

به نام خدا

راهنمای انجام پروژه درس VLSI پیشرفته

اهداف پروژه

هدف از انجام پروژه درس VLSI پیشرفته بررسی و اجرای عملی برخی از مفاهیمی است که در طول درس آموخته شده‌است. برای رسیدن به این هدف، معمولاً یک مثال مشخص از دنیای واقعی انتخاب می‌شود تا مراحل مختلف طراحی، مدلسازی و تحلیل بر روی آن مثال اعمال شوند. مثالی که برای این ترم در نظر گرفته شده‌است موضوع تنظیم سرعت مدارهای ترتیبی به صورت تطبیقی است. مراحل انجام پروژه شامل فهم مفاهیم اولیه و جمع‌آوری مطالب مورد نیاز، انجام طراحی اولیه در سطح بالای تجرید، بررسی و تحلیل طراحی، بردن طراحی به سطح ترانزیستور و تحلیل آن با استفاده از HSpice است. جزئیات این پروژه در ادامه آمده‌است.

توصیف و شرح پروژه

یکی از مباحث مهمی که در جلسات پایانی این درس با آن آشنا شدید می‌بحث Adaptive Sequencing بود. در این می‌بحث با دو ایده که در این راستا پیشنهاد شده‌اند، یعنی مدار Razor و مدار Double Sampling with Time Borrowing (DSTB)، آشنا شدید. برای کسب دانش عمیق نظری در این زمینه و همچنین مشاهده عملی نحوه کارکرد این مدارها و معایب و محاسن هر کدام، در این پروژه می‌خواهیم با استفاده از شبیه‌ساز HSpice به طراحی و شبیه‌سازی این مدارها بپردازیم.

مراحل انجام پروژه

برای اطمینان از انجام این پروژه به صورت مرحله به مرحله، این پروژه به دو فاز شکسته شده‌است:

فاز اول – در این فاز از پروژه ابتدا بخش ۵.۴.۱۰ از کتاب (صفحات ۴۰۹ تا ۴۱۱) را به دقت مطالعه کنید. همچنین، مقالات اصلی که دو مدار Razor و DSTB در آنها معرفی شده‌اند را نیز مطالعه کنید تا دانش عمیق‌تری نسبت به این مدارها پیدا کنید.

قدم مهم بعدی در انجام این فاز از پروژه طراحی المانهای اصلی مدارها (یعنی لچ و فلیپ‌فلاپ) در سطح ترانزیستور است. از آنجایی که ابزار HSpice به طور معمول مستقیماً امکان شبیه‌سازی این دو المان را نمی‌دهد، و حتی اگر با استفاده از برخی Pluginها این امکان هم به وجود بیاید، باز کنترلی برای طراحی جزئیات پیاده‌سازی آنها وجود ندارد، لازم است که این المانها در سطح ترانزیستور توسط خود شما مدل شوند. لذا در این فاز، ابتدا Jamb Latch که در اسلاید ۲۷ از مجموعه اسلاید ۱۰ و همچنین شکل ۱۰.۱۷ قسمت g از کتاب آمده است را در HSpice مدل و شبیه‌سازی کنید. هنگام تعیین ساینز ترانزیستورها به مصالحه بین ساینز کلی مدار و کیفیت پارامترهای مهم مدار (مانند سرعت و توان) دقت ویژه داشته باشید. با توجه به این که تجربه قبلی در این مورد ندارید، پیشنهاد میشود که ابتدا بر حسب محاسبات تئوری یک طراحی اولیه انجام دهید و سپس در محیط شبیه‌ساز با مقداری سعی و خطا مقادیر اولیه را اصلاح نمایید. ممکن است که در ابتدا این فرایند خیلی دشوار به نظر برسد، ولی اطمینان دارم که با مقداری تمرکز و حوصله از عهده انجام این کار بر می‌آیید. در پایان این مرحله علاوه بر محاسبات تئوری ساینزبندی اولیه، مقادیر ساینزبندی نهایی، مقادیر ولتاژهای مهم (مانند V_{IH} و V_{IL} وارونکننده‌ها) و زمانهای مهم لچ (مانند تأخیر کلاک به Q، تأخیر D به Q، زمان Setup، زمان Hold)

را در گزارش این فاز قید نمایید. همچنین، شکل موجهای خروجی شبیهساز که مبین نحوه اندازگیری این پارامترها هستند را نیز در گزارش درج کنید.

در قدم بعدی، مبنایست یک فلیپ فلاپ طراحی شود. برای این کار میتوانید مدار شکل ۱۰.۱۹ کتاب قسمت b را مبنا قرار دهید. ابتدا با همان سائزهایی که برای لچ به دست آوردید، فلیپفلاپ را در HSpice مدل و شبیهسازی کنید. به احتمال زیاد، به دلیل تغییر بار روی وارونکنندهها، ابعاد ترانزیستورهای فلیپ فلاپ نیاز به کمی تغییر نسبت به ابعاد لچ داشته باشند. اما این کار هم با کمی دقت نظر به راحتی قابل انجام خواهد بود. زمانی که طراحی و شبیهسازی فلیپفلاپ به اتمام رسید، سائزبندی نهایی، مقادیر ول تاژهای مهم وارونکنندهها، و زمانهای مهم مدارتان (مانند تأخیر کلاک به Q، زمان Setup، زمان Hold) را در گزارش این فاز قید نمایید. همچنین، مانند مورد قبلی، شکل موجهای خروجی شبیهساز که مبین نحوه اندازگیری این پارامترها هستند را نیز در گزارش درج کنید.

فاز دوم – اکنون که از صحت عملکرد لچ و فلیپ فلاپ خود مطمئن شدید، مبنایست از آنها برای طراحی مدارهای Razor و DSTB که در قسمت های a و c از ش کل ۴۱.۱۰ کتاب آمدهاند استفاده کنید. برای طراحی گیت XOR در سطح ترانزیستور گزینههای فراوانی وجود دارد ولی توصیه میشود که از یک مدار خیلی رایج که در شکل ۱۱.۵۹ قسمت d از کتاب آمده است استفاده نمایید.

برای تعیین سائز ترانزیستورهای این مدار، ابتدا باید به صورت نظری با در نظر گرفتن باری که گیت XOR روی لچ و فلیپ فلاپ تحمیل خواهد کرد محاسبات را انجام دهید. سپس با استفاده از شبیهساز مقادیر اولیه را اصلاح نمایید. مانند قبل، محاسبات تئوری سائزبندی اولیه و مقادیر سائزبندی نهایی گیت را در گزارش این فاز قید نمایید.

قدم بعدی شبیهسازی و تحلیل کل طراحی مدار Razor است. برای این کار، پس از تعریف کل مدار در شبیهساز، ابتدا زمان آمدن ورودی D نسبت به لبه کلاک را به اندازه کافی قبل از زمان Setup هر دو المان حافظه و به اندازه کافی بعد از زمان Hold المانهای حافظه قرار دهید و نشان دهید که مدار رفتار عادی خود را دارد و سیگنال خطا تولید نمیشود. سپس، زمان آمدن D را آهسته به داخل پنجره ممنوعه ببرید و تأثیر آن را بر عملکرد کلی مدار و تولید سیگنال خطا گزارش کنید. در چه شرایطی ایراد اصلی این مدار (یعنی metastable شدن خروجی فلیپ فلاپ ولی فعال نشدن سیگنال خطا) اتفاق میافتد؟ شکل موجهای خروجی HSpice که این امر را نشان میدهند را در گزارش قید نمایید.

پس از مشخص شدن ایراد این مدار، با کمک ابزار HSpice مدار DSTB را شبیهسازی نمایید. تمامی آزمایشهایی که برای مدار Razor انجام دادید (یعنی تغییر زمان آمدن ورودی D نسبت به لبه کلاک) را برای این مدار نیز تکرار کنید و نتایج را در گزارشتان قید کنید. نهایتاً به تحلیل و مقایسه دو مدار آن از نقطه نظر پارامترهایی که قبلاً ذکر شد بپردازید.