



دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

گزارش پروژه

درس

طراحی مدارهای مجتمع پرتراکم پیشرفته

استاد درس

دکتر صدیقی

نگارش

شایان نقی زاده

۴۰۲۱۳۱۰۴۳

فهرست

۱.....	۱-مقدمه
۲.....	۲-پایاده سازی بخش های مختلف
۳.....	۲-۱-چ
۴.....	۲-۲-فلیپ فلاپ
۵.....	۲-۳-مدار مجتمع

شکل ۱-۲ مدار لچ	۴
شکل ۲-۲ مدار وارون کننده سه حالت	۴
شکل ۳-۲ نمودار وارون کنندهها	۶
شکل ۴-۲ نمودار مشتق وارون کننده ها	۶
شکل ۵-۲ زمانی که ورودی در نزدیک setup تغییر می کند	۷
شکل ۶-۲ زمانی که ورودی در نزدیک setup تغییر می کند و جلوتر از حالت قبلی	۷
شکل ۷-۲ تغییر در ورودی برای نشان دادن رفتار داخل setup	۸
شکل ۸-۲ تغییر در ورودی برای نشان دادن رفتار بعد setup	۸
شکل ۹-۲ تغییر در خروجی برای نشان دادن رفتار داخل hold با وارون کننده های با سایز بزرگ	۹
شکل ۱۰-۲ تغییر در خروجی برای نشان دادن رفتار داخل hold با وارون کننده های با سایز بزرگ	۹
شکل ۱۱-۲ مدار یک فلیپ فلاپ	۱۰
شکل ۱۲-۲ رفتار فلیپ فلاپ	۱۰
شکل ۱۳-۲ مدار xor	۱۱
شکل ۱۴-۲ پنجره خاموش لچ و فلیپ فلاپ روی لبه نیست	۱۲
شکل ۱۵-۲ پنجره روشن لچ و فلیپ فلاپ روی لبه نیست	۱۲
شکل ۱۶-۲ تغییر ورودی بدون رعایت setup	۱۳
شکل ۱۷-۲ تغییر ورودی بدون رعایت setup برای مدار razor و DSTB	۱۳


فهرست جداول

جدول ۱-۲ مشخصات لچ	۱۰
جدول ۲-۲ مشخصات فلیپ فلاپ	۱۱

در این پروژه هدف این است که بتوانیم یک واحد حافظه رایج را به صورتی پیاده‌سازی کنیم از نظر ساینس و فرکانس کاری رفتار درستی داشته باشد تا بتوانیم در مدار یک DSTB یا razor برای پیدا کردن خطا از آن استفاده کنیم و با آن بتوانیم تشخیص دهیم که فرکانس مدار ما به درستی تنظیم شده است و همچنین رفتار یک واحد حافظه را در صورتی که در پنجره ممنوع آن ورودی تغییر کند را ببینیم.


۱-۲ لچ

در فاز اول پروژه از ما خواسته شده است که یک LATCH را پیاده‌سازی کنیم و پارامترهای آن را به دست آوریم که به صورت زیر است.




شکل ۱-۲ مدار لچ

فقط برای Tri-State INVERTER طبق شرح پروژه از مدار زیر استفاده کردیم و نودها میانی رو نام‌های Un و Dn گذاشتیم.



شکل ۲-۲ مدار وارون کننده سه حالت

صرفاً برای بهتر نشان دادن رفتار latch پرپود ورودی را کوچک‌تر را از کلاک گذاشتیم تا رفتار لچ را در پنجره باز و بسته لچ مشاهده کنیم که خروجی قابل مشاهده است.




قابل مشاهده است که در زمانی که کلاک ما یک است؛ یعنی هنگامی که لچ باید باز باشد خروجی در حقیقت با ورودی برابر می شود.


ورودی	d
کلاک	q
خروجی	phi

Vtc وارون کننده

مرحله بعد به سراغ Vtc وارون کننده ها می رویم و برای وارون کننده های موجود در لچ نمودار آن را رسم می کنیم همچنین نمودار مشتق آن را هم به دست می آوریم که شکل زیر است.



شکل ۳-۲ نمودار وارون کننده ها




شکل ۴-۲ نمودار مشتق وارون کننده ها

که در شکل ۴-۲ برای وارون کننده خروجی بعد برای وارون کننده دوم و پایین برای اولی است و جاهایی که شیب برابر است با ۱- نقطه های V_{ih} و V_{il} است. که ۰.۴ ولت برای V_{ih} و ۰.۵۷ برای V_{ih} خواهیم داشت.

در قسمت بعد از ما خواسته شده است که تأخیرهای T_{cq} و T_{dq} را حساب کنیم که به صورت زیر است و مقادیر آن به دست می آید.


```
***** transient analysis tnom= 25.000 temp= 25.000 *****
tcq= 2.8492E-10 targ= 2.8992E-10 trig= 5.0000E-12
tdq= 1.9922E-11 targ= 2.8992E-10 trig= 2.7000E-10
```

در مرحله بعد به سراغ t_setup و t_hold می‌رویم که به صورت زیر به دست می‌آید. اگر d داخل پنجره $setup$ تغییر کند ما تغییری در خروجی نخواهیم دید. شکل زیر زمانی رخ می‌دهد که d ما در نزدیکی لبه پایین‌رونده تغییر می‌کند




شکل ۲-۵ زمانی که ورودی در نزدیک $setup$ تغییر می‌کند

مشاهده می‌کنیم که تأخیر یک شدن بیشتر شده است و هر چه به سمت $setup$ برویم بیشتر هم می‌شود و تا جایی جلو می‌رویم که دیگر خروجی تغییری ندارد.




شکل ۲-۶ زمانی که ورودی در نزدیک $setup$ تغییر می‌کند و جلوتر از حالت قبلی

تا جایی که دیگر تغییر ورودی را نخواهیم دید البته یک تأخیر ایجاد می‌شود از این جهت که خروجی سعی می‌کند به یک برسد؛ ولی نمی‌تواند




شکل ۷-۲ تغییر در ورودی برای نشان دادن رفتار داخل setup




شکل ۸-۲ تغییر در ورودی برای نشان دادن رفتار بعد setup

که setup ما در حد ۱ps به دست می‌آید.

زمان hold از آن جایی که سرعت گیت انتقال ما خیلی بالاتر است نسبت به وارون‌کننده ما hold نخواهیم داشت؛ چون تا زمانی که ورودی بخواند در خروجی وارون‌کننده اول قرار بگیرد کلاک که به گیت انتقال وصل است قطع شده و اتفاقی نخواهد افتاد. ولی برای نشان دادن hold و اتفاقی که اگر تغییر در آن بدهیم می‌افتد وارون‌کننده را سریع‌تر کردیم و خروجی زیر به دست آمده است که می‌بینیم در این حالت نویز رو خروجی ما می‌افتد؛ ولی اگر بعد از زمان hold تغییر بدهیم تغییری رخ نمی‌دهد.



شکل ۲-۹ تغییر در خروجی برای نشان دادن رفتار داخل hold با وارون کننده های با سایز بزرگ




شکل ۲-۱۰ تغییر در خروجی برای نشان دادن رفتار داخل hold با وارون کننده های با سایز بزرگ

جدول ۱-۲ مشخصات لچ


مشخصات	مقدار
Tcq تأخیر	۲/۸۴e-۱۰
Tdq تأخیر	۱/۹۹e-۱۱
T-SETUP Rise	۱ps
T-SETUP Fall	۱ps
T-HOLD Rise	.
T-HOLD Fall	.

۲-۲ فلیپ فلاپ

مرحله بعد پیاده‌سازی فلیپ‌فلاپ است که از شکل کتاب استفاده شده است.



شکل ۱۱-۲ مدار یک فلیپ فلاپ



شکل ۱۲-۲ رفتار فلیپ فلاپ


تأخیر T_{cq} برابر است با

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
tcq= 4.0232E-09 targ= 4.0282E-09 trig= 5.0000E-12
```

جدول ۲-۲ مشخصات فلیپ فلاپ

مقدار	مشخصات
$4.02e-9$	تأخیر T_{cq}
$0.8ps$	T-SETUP Rise
$0.8ps$	T-SETUP Fall
.	T-HOLD Rise
.	T-HOLD Fall


برای XOR از مدار گفته شده استفاده می‌کنیم



شکل ۲-۱۳ مدار XOR


Razor/DSTB ۳-۲

برای درست کردن مدار RAZOR باید خروجی فلیپ‌فلاپ رو با لچ با هم به ورودی XOR بدهیم تا را پیدا کنیم.




شکل ۲-۱۴ پنجره خاموش لچ و فلیپ فلاپ روی لبه نیست

برای نشان دادن این که مدار درست کار می‌کند ورودی را در داخل پنجره لچ می‌دهیم انتظار داریم لچ آن را ببیند و فلیپ‌فلاپ نبیند تا سیگنال خطا یک شود.



شکل ۲-۱۵ پنجره روشن لچ و فلیپ فلاپ روی لبه نیست


حالا اگر ورودی را در نزدیکی لبه بالارونده تغییر بدهیم و بخواهیم setup را رعایت نکنیم شکل زیر را خواهیم دید



شکل ۲-۱۶ تغییر ورودی بدون رعایت setup

ما می‌دانیم که اگر از لچ برای خروجی استفاده کنیم در حقیقت DSTB ایجاد شده و اگر از فلیپ‌فلاپ استفاده کنیم یک RAZOR داریم.

حالا اگر ورودی را به نحوی تغییر بدهیم که در داخل پنجره setup فلیپ‌فلاپ بیفتد لچ ما آن را می‌بینید؛ ولی فلیپ‌فلاپ رفتار درستی از خودش نشان نخواهد داد و تا لبه بعدی باید منتظر بمانیم تا دیتا درست شود و همچنین ارور ما فعال خواهد شد.



شکل ۲-۱۷ تغییر ورودی بدون رعایت setup برای مدار razor و DSTB

خروجی Q همان خروجی مدار RAZOR ما و خروجی QL خروجی DSTB است.

پس همان‌طور که می‌دانیم بهتر است برای خروجی از لچ استفاده کنیم؛ چون بهتر می‌تواند نمونه‌برداری کند و اگر دچار metastability شویم خروجی Razor بهتر مدیریت می‌کند.