



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

طراحی جمع کننده دهنده

نام درس

آزمایشگاه معماری کامپیوتر

نیم سال ۱۴۰۳

استاد

دکتر سربازی آزاد

گروه ۲

امیرشایان سلیمانی نیا - ۴۰۳۱۰۶۱۰۸

محمد مهدی مرادی - ۴۰۳۱۰۶۶۸۱

فهرست مطالب

۱	هدف آزمایش	۲
۲	شرح آزمایش	۲
۳	مراحل انجام آزمایش	۲
۱.۳	طراحی زیرمدار اول (Full Adder)	۲
۲.۳	طراحی زیرمدار دوم (جمع‌کننده ۴ بیتی)	۳
۳.۳	طراحی زیرمدار سوم (جمع‌کننده BCD یک رقمی)	۳
۴.۳	طراحی مدار اصلی (جمع‌کننده BCD سه رقمی)	۴
۴	تست و شبیه‌سازی	۴
۱.۴	تست اول: جمع دو عدد با تولید رقم نقلی در خروجی	۴
۲.۴	تست دوم: جمع دو عدد تصادفی سه رقمی	۵
۳.۴	تست سوم: بررسی حالت مرزی و حداکثری	۵
۵	نتیجه‌گیری	۶

۱ هدف آزمایش

هدف از این آزمایش، آشنایی با اصول طراحی سیستم‌های دیجیتال و پیاده‌سازی یک مدار جمع‌کننده دهمی است. در این گزارش بررسی می‌کنیم که چگونه می‌توان با استفاده از بلوک‌های پایه، عملیات جمع دو عدد دهمی سه رقمی را به صورت اصولی شبیه‌سازی و پیاده‌سازی کرد.


۲ شرح آزمایش

برای انجام این آزمایش، مدار کلی به چند زیرسیستم مجزا تقسیم شده است تا فرآیند طراحی، عیب‌یابی و توسعه ساده‌تر شود. هر بخش از مدار وظیفه مشخصی را بر عهده دارد و در نهایت با اتصال این بلوک‌ها به یکدیگر، مدار نهایی جمع‌کننده تشکیل می‌شود. در ادامه به بررسی دقیق هر یک از این زیرمدارها می‌پردازیم.

۳ مراحل انجام آزمایش

۱.۳ طراحی زیرمدار اول (Full Adder)


در این مرحله، پایه‌ای‌ترین بلوک مدار یعنی یک جمع‌کننده کامل (Full Adder) طراحی شده است. این مدار با استفاده از گیت‌های منطقی پایه (AND، OR، XOR)، دو بیت ورودی (I_0 و I_1) را به همراه رقم نقلی ورودی (C_{in}) دریافت کرده و حاصل جمع (S) و رقم نقلی خروجی (C_{out}) را تولید می‌کند.



شکل ۱: شماتیک زیرمدار اول (Full Adder)

۲.۳ طراحی زیرمدار دوم (جمع‌کننده ۴ بیتی)


با اتصال آبشاری (Cascade) چهار عدد از فول ادرهای طراحی شده در مرحله قبل، یک جمع‌کننده ۴ بیتی (Ripple Carry Adder) پیاده‌سازی شده است. این زیرمدار دو عدد ۴ بیتی (A و B) و یک Carry ورودی را دریافت کرده و پس از طی شدن مسیر، حاصل جمع ۴ بیتی (S) و رقم نقلی نهایی ($Cout$) را در خروجی قرار می‌دهد.



شکل ۲: شماتیک زیرمدار دوم (جمع‌کننده ۴ بیتی)

۳.۳ طراحی زیرمدار سوم (جمع‌کننده BCD یک رقمی)


این بخش وظیفه جمع دو رقم در مبنای دهدهی (BCD) را بر عهده دارد. ابتدا دو عدد توسط جمع‌کننده ۴ بیتی با هم جمع می‌شوند. سپس با استفاده از یک منطق ترکیبی $(S[3] + (S[2] + S[1]))$ ، بررسی می‌شود که آیا حاصل جمع از عدد ۹ بزرگتر شده یا رقم نقلی تولید شده است یا خیر. در صورت نیاز به تصحیح، عدد ۶ (۰۱۱۰) توسط یک مالتی‌پلکسر (MUX) انتخاب شده و توسط یک جمع‌کننده ۴ بیتی دیگر به حاصل جمع اولیه اضافه می‌گردد تا خروجی نهایی یک رقم BCD معتبر باشد.



شکل ۳: شماتیک زیرمدار سوم (جمع‌کننده BCD یک رقمی)

۴.۳ طراحی مدار اصلی (جمع‌کننده BCD سه رقمی)

در نهایت، مدار اصلی (Main Circuit) با استفاده از سه جمع‌کننده BCD یک رقمی ساخته شده است. این بلوک‌ها به صورت آبشاری به هم متصل شده‌اند تا رقم‌های یکان، دهگان و صدگان را به صورت مجزا دریافت کرده و رقم نقلی (Carry) هر بلوک را به بلوک با ارزش‌تر منتقل کنند. بدین ترتیب حاصل جمع نهایی دو عدد سه رقمی دهدهی به دست می‌آید.




شکل ۴: شماتیک مدار اصلی (جمع‌کننده BCD سه رقمی)

۴ تست و شبیه‌سازی

پس از اتمام طراحی و اتصال تمامی زیرمدارها، سیستم به صورت یکپارچه در محیط نرم‌افزار مورد آزمایش قرار گرفت. برای اطمینان از عملکرد صحیح مدار در شرایط مختلف، سه تست متفاوت شامل مقادیر تصادفی و مقادیر مرزی انجام شده است که در ادامه بررسی می‌شوند.

۱.۴ تست اول: جمع دو عدد با تولید رقم نقلی در خروجی


در این تست، دو عدد ۹۹۰ و ۸۴۲ به عنوان ورودی اعمال شده‌اند ($C_{in} = 0$). همان‌طور که در شکل ۵ مشاهده می‌کنید، خروجی مدار مقدار ۸۳۲ را برای حاصل جمع (S) و مقدار ۱ را برای رقم نقلی خروجی (Cout) نشان می‌دهد که در مجموع عدد ۱۸۳۲ را می‌سازد و این عملکرد صحیح مدار را تایید می‌کند.



شکل ۵: تست اول: جمع اعداد ۹۹۰ و ۸۴۲

۲.۴ تست دوم: جمع دو عدد تصادفی سه رقمی


در این مرحله، دو عدد ۷۱۴ و ۱۹۹ با یکدیگر جمع شده‌اند ($C_{in} = 0$). با توجه به شکل ۶، حاصل جمع این دو عدد ۹۱۳ است که مدار آن را روی خروجی‌های اصلی (S) و مقدار ۰ را روی پایه $Cout$ قرار داده است.



شکل ۶: تست دوم: جمع اعداد ۷۱۴ و ۱۹۹

۳.۴ تست سوم: بررسی حالت مرزی و حداکثری

برای تست پایداری مدار در شلوغ‌ترین حالت، بیشترین مقادیر ممکن یعنی دو عدد ۹۹۹ و ۹۹۹ به همراه رقم نقلی ورودی ($C_{in} = 1$) به مدار اعمال شد. خروجی مورد انتظار در این حالت ۱۹۹۹ است. همان‌گونه که در شکل ۷ مشخص است، مدار با موفقیت مقدار ۹۹۹ را در خروجی S و مقدار ۱ را در خروجی $Cout$ تولید کرده است.



شکل ۷: تست سوم: جمع اعداد ۹۹۹ و ۹۹۹ با $Cin = 1$

۵ نتیجه گیری

در این آزمایش موفق شدیم با شکستن یک مسئله پیچیده به بلوک‌های کوچکتر (از سطح گیت تا ماژول‌های چندرقمی)، فرآیند طراحی یک جمع‌کننده BCD را بهینه‌سازی کنیم. شبیه‌سازی‌ها ثابت کردند که استفاده از این معماری ماژولار و رعایت دقیق منطق تصحیح BCD، صحت عملکرد خروجی را به طور کامل تضمین می‌کند.