



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

مبدل دهنده به دودویی

نام درس

آزمایشگاه معماری کامپیوتر

نیم سال ۱۴۰۴

استاد

دکتر سربازی آزاد

گروه ۲

امیرشایان سلیمانی نیا - ۴۰۳۱۰۶۱۰۸

محمد مهدی مرادی - ۴۰۳۱۰۶۶۸۱

فهرست مطالب

۱	هدف آزمایش	۲
۲	شرح آزمایش و مشخصات طراحی	۲
۳	الگوریتم تبدیل	۳
۳	۱.۳ دلیل کم کردن ۳ پس از شیف	۳
۴	طراحی نمودار ASM	۴
۵	طراحی واحد کنترل (CU)	۵
۶	طراحی مسیر داده (Datapath)	۶
۷	۱.۶ رجیستر ورودی و انتخاب مقدار بعدی	۷
۷	۲.۶ شیف راست و تصحیح دو رقم پایین	۷
۸	۳.۶ تشکیل خروجی دودویی	۸
۹	۴.۶ شمارنده، سیگنال Done و سیگنال E	۹
۷	اتصال نهایی واحد کنترل و مسیر داده	۱۰
۸	نمونه اجرای الگوریتم	۱۱
۹	تست و شبیه سازی	۱۲
۱۲	۱.۹ تست اول: ورودی 010	۱۲
۱۳	۲.۹ تست دوم: ورودی 100	۱۳
۱۴	۳.۹ تست سوم: ورودی 512	۱۴
۱۵	۴.۹ تست چهارم: ورودی 999	۱۵
۱۶	۱۰ نتیجه گیری	۱۶

۱ هدف آزمایش

هدف از این آزمایش، طراحی و شبیه‌سازی یک مبدل ترتیبی برای تبدیل یک عدد دهدهی سه‌رقمی با نمایش BCD به عدد دودویی معادل آن است. ورودی مدار یک کلمه ۱۲ بیتی شامل سه رقم BCD و خروجی آن یک کلمه دودویی ۱۰ بیتی است. با فعال‌شدن سیگنال Start، فرآیند تبدیل آغاز می‌شود و پس از پایان محاسبه، سیگنال E فعال می‌شود تا معتبرشدن خروجی را اعلام کند.

در دستورکار آزمایش، سیگنال پایان عملیات با نام End مشخص شده است. در مدار پیاده‌سازی شده، همین سیگنال با نام E در نظر گرفته شده است؛ بنابراین در ادامه گزارش، E همان End دستورکار است.

مدار به صورت تفکیک شده به دو بخش Datapath و Control Unit طراحی شده و سپس این دو بخش در مدار اصلی به یکدیگر متصل شده‌اند. پیاده‌سازی و شبیه‌سازی نهایی در محیط Logisim-Evolution انجام شده است.

۲ شرح آزمایش و مشخصات طراحی

ورودی سه‌رقمی دهدهی از سه رقم BCD چهار بیتی تشکیل می‌شود. در مدار اصلی، رقم یکان با A_0 ، رقم دهگان با A_1 و رقم صدگان با A_2 مشخص شده‌اند. بنابراین ورودی ۱۲ بیتی به صورت زیر تفسیر می‌شود:

$$A = \{A_2, A_1, A_0\}.$$

هر یک از سه رقم باید یکی از کدهای معتبر BCD از 0000 تا 1001 باشد. در نتیجه، بازه عدد ورودی از 000 تا 999 است. برای نمایش دودویی بزرگترین مقدار ورودی داریم:

$$999 < 2^{10} = 1024,$$

بنابراین خروجی ۱۰ بیتی برای نمایش تمام مقادیر ممکن کافی است.

این آزمایش با اعداد غیرمنفی سروکار دارد و بیت علامت جداگانه‌ای برای ورودی یا خروجی وجود ندارد. جدول ۱ سیگنال‌های اصلی مدار را نشان می‌دهد.

سیگنال	تعداد بیت	توضیح
A_0	۴	رقم یکان ورودی در نمایش BCD
A_1	۴	رقم دهگان ورودی در نمایش BCD
A_2	۴	رقم صدگان ورودی در نمایش BCD
Start	۱	فرمان آغاز تبدیل
Clk	۱	کلاک مشترک واحد کنترل و مسیر داده
Rst	۱	بازنشانی مدار و بازگرداندن واحد کنترل به حالت اولیه
O	۱۰	خروجی دودویی معادل عدد ورودی
E	۱	اعلام پایان محاسبه و معتبرشدن خروجی؛ معادل End دستورکار

جدول ۱: ورودی‌ها و خروجی‌های مبدل دهدهی به دودویی

۳ الگوریتم تبدیل

الگوریتم معرفی شده در دستورکار بر مبنای تقسیم متوالی عدد دهدهی بر ۲ است. در نمایش دودویی، تقسیم بر ۲ با یک شیفت راست انجام می‌شود؛ اما انجام شیفت راست مستقیم روی رشته BCD به‌تنهایی کافی نیست، زیرا وزن بیت‌های داخل هر رقم BCD با ارزش مکانی رقم دهدهی یکسان نیست. به همین دلیل، پس از هر شیفت، بعضی رقم‌ها باید تصحیح شوند.

ابتدا کل کلمه ۱۲ بیتی یک بیت به سمت راست شیفت داده می‌شود:

$$A_{\text{shifted}} = \{0, R_A[11 : 1]\}.$$

پس از شیفت، دو رقم پایین‌تر بررسی می‌شوند. اگر پرارزش‌ترین بیت یک رقم برابر یک باشد، از آن رقم مقدار ۳ کم می‌شود. برای دو رقم پایین داریم:

$$D_0 = \begin{cases} A_{\text{shifted}}[3 : 0] - 3 & A_{\text{shifted}}[3] = 1, \\ A_{\text{shifted}}[3 : 0] & A_{\text{shifted}}[3] = 0, \end{cases}$$

و

$$D_1 = \begin{cases} A_{\text{shifted}}[7 : 4] - 3 & A_{\text{shifted}}[7] = 1, \\ A_{\text{shifted}}[7 : 4] & A_{\text{shifted}}[7] = 0. \end{cases}$$

رقم بالایی نیازی به این تصحیح ندارد، زیرا از سمت چپ همیشه صفر وارد می‌شود. در نتیجه:

$$A_{\text{next}} = \{A_{\text{shifted}}[11 : 8], D_1, D_0\}.$$

۱.۳ دلیل کم‌کردن ۳ پس از شیفت

علت کم‌کردن ۳ را می‌توان با در نظر گرفتن انتقال یک بیت از یک رقم دهدهی به رقم بعدی توضیح داد. پس از شیفت راست، بیت ورودی در پرارزش‌ترین جایگاه یک رقم چهار بیتی BCD قرار می‌گیرد و در نمایش باینری ارزش ۸ دارد. در مقابل، نصف یک ده‌تایی باید مقدار ۵ را در رقم بعدی ایجاد کند. بنابراین برای تبدیل این مقدار ۸ به مقدار صحیح ۵ باید سه واحد کم شود:

$$8 - 3 = 5.$$

برای مثال، عدد دهدهی ۱۰ در BCD برابر است با:

$$0000 \ 0001 \ 0000.$$

پس از شیفت راست داریم:

$$0000 \ 0000 \ 1000.$$

رقم پایینی برابر ۸ شده است، در حالی که نتیجه تقسیم ۱۰ بر ۲ باید ۵ باشد؛ بنابراین با کم‌کردن ۳:

$$1000 - 0011 = 0101$$

و مقدار درست ۵ به دست می‌آید.

در هر مرحله، بیت کم‌ارزش $R_A[0]$ نیز یکی از بیت‌های عدد دودویی خروجی است. این بیت وارد رجیستر خروجی می‌شود:

$$R_{out,next} = \{R_A[0], R_{out}[9 : 1]\}.$$


در پیاده‌سازی انجام‌شده، به‌جای توقف متغیر هنگام صفرشدن تمام رقم‌های BCD، ده مرحله ثابت محاسبه انجام می‌شود. این انتخاب با توجه به حداکثر ده مرحله ذکرشده در دستورکار انجام شده و باعث می‌شود خروجی ۱۰ بیتی بدون نیاز به منطق اضافی هم‌تراز شود. پس از صفرشدن مقدار BCD، مراحل باقی‌مانده تنها صفر وارد رجیستر خروجی می‌کنند و مقدار عددی نتیجه تغییر نمی‌کند.

۴ طراحی نمودار ASM

پیش از پیاده‌سازی مدار در Logisim، توالی عملیات به‌صورت یک ماشین حالت سه‌حالت در نظر گرفته شد. سه حالت اصلی عبارت‌اند از INIT، LOAD و CALC.

در حالت INIT، مدار تا زمان فعال‌شدن Start منتظر می‌ماند. پس از دریافت فرمان شروع، برای یک سیکل وارد LOAD می‌شود. در این حالت، ورودی در رجیستر R_A قرار گرفته، رجیستر خروجی و شمارنده صفر می‌شوند. سپس ماشین بدون شرط وارد CALC می‌شود. در CALC، در هر سیکل یک مرحله از شیفت، تصحیح BCD، ثبت بیت خروجی و افزایش شمارنده انجام می‌شود. تا زمانی که Done صفر باشد، ماشین در همین حالت باقی می‌ماند و پس از فعال‌شدن Done به INIT بازمی‌گردد.

شکل ۱ نمودار ساده ASM استفاده‌شده برای طراحی واحد کنترل را نشان می‌دهد.



شکل ۱: نمودار ASM سه‌حالت مبدل دهمی به دودویی

۵ طراحی واحد کنترل (CU)

بر اساس نمودار ASM، واحد کنترل به صورت یک ماشین حالت One-Hot با سه فلیپ فلاپ برای حالت‌های INIT، LOAD و CALC پیاده‌سازی شد. در هر لحظه تنها یکی از این سه حالت فعال است. روابط حالت بعد به صورت زیر به دست آمدند:

$$D_{LOAD} = INIT \cdot Start,$$

$$D_{INIT} = INIT \cdot \overline{Start} + CALC \cdot Done,$$

$$D_{CALC} = LOAD + CALC \cdot \overline{Done}.$$

در زمان بازنشانی، حالت‌های ماشین به صورت زیر تنظیم می‌شوند:

$$INIT = 1, \quad LOAD = 0, \quad CALC = 0.$$

به این ترتیب، مدار پس از بازنشانی در وضعیت انتظار قرار می‌گیرد. خروجی‌های کنترلی مورد نیاز مسیر داده نیز مستقیماً از حالت‌ها تولید می‌شوند:

$$ld_A = LOAD + CALC,$$


$$ld_out = LOAD + CALC,$$

$$ld_cnt = LOAD,$$

$$add_cnt = CALC.$$

سیگنال‌های ld_A و ld_out در هر دو حالت بارگذاری و محاسبه فعال‌اند، زیرا رجیسترهای R_A و R_{out} در هر دو حالت باید مقدار جدیدی دریافت کنند. شمارنده در LOAD صفر می‌شود و فقط در CALC افزایش می‌یابد.

شکل ۲ پیاده‌سازی واحد کنترل در محیط Logisim را نشان می‌دهد. در بخش بالایی، فلیپ فلاپ‌های حالت و در بخش پایینی، منطق ترکیبی تولید حالت بعد قرار دارد. همچنین سیگنال‌های کنترلی مسیر داده در سمت راست تولید شده‌اند.




شکل ۲: پیاده‌سازی واحد کنترل سه‌حالت INIT، LOAD و CALC

۶ طراحی مسیر داده (Datapath)

مسیر داده وظیفه نگه‌داری مقدار BCD، اجرای شیفت و تصحیح، ساخت خروجی دودویی، شمارش مراحل و تولید سیگنال پایان را بر عهده دارد. اجزای اصلی آن عبارت‌اند از رجیستر ۱۲ بیتی R_A ، رجیستر ۱۰ بیتی R_{out} ، شمارنده مراحل، مالتی‌پلکسرهای انتخاب مسیر داده، جمع‌کننده‌های چهار بیتی برای اعمال تصحیح 3- و منطق تولید Done و E .

نمای کلی مسیر داده در شکل ۳ نشان داده شده است.



شکل ۳: نمای کلی مسیر داده مبدل دهنده به دودویی

۱.۶ رجیستر ورودی و انتخاب مقدار بعدی

رجیستر R_A یک رجیستر ۱۲ بیتی است. در حالت LOAD، ورودی اصلی A در آن ذخیره می‌شود و در حالت CALC، مقدار محاسبه شده A_{next} جایگزین مقدار قبلی می‌شود. این انتخاب با یک مالتی پلکسر و بر اساس سیگنال CALC انجام شده است:

$$D_A = \begin{cases} A & \text{CALC} = 0, \\ A_{next} & \text{CALC} = 1. \end{cases}$$

از آنجا که ld_A تنها در LOAD یا CALC فعال می‌شود، انتخاب ورودی A در حالت INIT باعث تغییر رجیستر نمی‌شود.

۲.۶ شیفت راست و تصحیح دو رقم پایین

خروجی R_A ابتدا به صورت منطقی یک بیت به راست شیفت داده می‌شود:

$$A_{shifted} = \{0, R_A[11 : 1]\}.$$

سپس با استفاده از جداکننده‌ها، مقدار ۱۲ بیتی به سه رقم چهار بیتی تقسیم می‌شود:

$$A_{0:3} = A_{shifted}[3 : 0],$$


$$A_{4:7} = A_{shifted}[7 : 4],$$

$$A_{8:11} = A_{\text{shifted}}[11 : 8].$$

برای رقم پایین، بیت A_3 و برای رقم میانی، بیت A_7 به عنوان سیگنال انتخاب مالتی پلکسر استفاده می‌شوند. اگر هر یک از این بیت‌ها یک باشد، خروجی مسیر جمع‌کننده انتخاب می‌شود. مقدار ثابت چهار بیتی 1101 به ورودی جمع‌کننده متصل شده است؛ زیرا که مکمل دو عدد ۳ عدد ۱۳ می‌شود اینگونه بجای تفریق با ۳، جمع با ۱۳ را انجام می‌دهیم.

بنابراین تصحیح هر رقم بدون نیاز به یک حالت جداگانه در واحد کنترل و کاملاً به صورت ترکیبی انجام می‌شود. این موضوع باعث می‌شود عملیات شیف، بررسی بیت پرارزش و تصحیح رقم در یک سیکل CALC انجام شود.

شکل ۴ بخش محاسباتی مسیر داده شامل شیف راست، جداکردن سه رقم، مدارهای تصحیح و تولید A_{next} را نشان می‌دهد.



شکل ۴: مسیر شیف راست، تصحیح 3- و تولید A_{next} در مسیر داده

۳.۶ تشکیل خروجی دودویی

بیتی که در هر مرحله از سمت راست R_A خارج می‌شود، یعنی $R_A[0]$ ، یکی از بیت‌های نتیجه دودویی است. برای ذخیره این بیت‌ها از رجیستر ۱۰ بیتی R_{out} استفاده شده است. در حالت LOAD، ورودی این رجیستر صفر انتخاب می‌شود:

$$R_{\text{out}} \leftarrow 0.$$

در حالت CALC، مقدار رجیستر یک بیت به راست شیف شده و $R_A[0]$ در سمت چپ آن قرار می‌گیرد:

$$D_{\text{out}} = \{R_A[0], R_{\text{out}}[9 : 1]\}.$$

پس از ده مرحله، تمام بیت‌های موردنیاز نتیجه در جایگاه صحیح خود قرار می‌گیرند و خروجی O مستقیماً از R_{out} گرفته می‌شود.

۴.۶ شمارنده، سیگنال Done و سیگنال E

برای تعیین تعداد مراحل CALC از یک شمارنده چهار بیتی استفاده شده است. در حالت LOAD، شمارنده با مقدار صفر بارگذاری می‌شود و در هر سیکل CALC یک واحد افزایش می‌یابد:

$$CNT \leftarrow CNT + 1.$$

سیگنال Done از مقایسه مقدار شمارنده با ۹ تولید می‌شود:

$$Done = (CNT = 9).$$


زمانی که شمارنده به ۹ می‌رسد، Done در حالی فعال می‌شود که ماشین هنوز در حالت CALC قرار دارد. در لبه کلاک بعدی، دهمین مرحله محاسبه در مسیر داده انجام می‌شود و به صورت هم‌زمان واحد کنترل از CALC به INIT بازمی‌گردد. به این ترتیب، دقیقاً ده مرحله محاسبه اجرا می‌شود. برای آن‌که سیگنال پایان تنها یک پالس کوتاه نباشد، E با یک عنصر حافظه دار SR نگه‌داری می‌شود. ورودی Set از رابطه زیر به دست می‌آید:

$$S_E = CALC \cdot Done.$$

بازنشانی E هنگام شروع عملیات بعدی انجام می‌شود:

$$R_E = INIT \cdot Start.$$

علاوه بر آن، سیگنال Rst نیز E را صفر می‌کند. در نتیجه، پس از پایان محاسبه $E = 1$ باقی می‌ماند و خروجی معتبر است؛ با آغاز تبدیل بعدی، E دوباره صفر می‌شود. شکل ۵ رجیسترها، شمارنده، منطق تشخیص Done و مدار تولید E را نشان می‌دهد.




شکل ۵: رجیسترهای مسیر داده، شمارنده مراحل و منطق تولید Done و E

۷ اتصال نهایی واحد کنترل و مسیر داده

پس از تکمیل زیرمدارهای CU و DP، مدار اصلی با اتصال سیگنال‌های کنترلی و وضعیت بین این دو بخش ساخته شد. ورودی‌های A_0 ، A_1 و A_2 با یک جداکننده به باس ۱۲ بیتی A تبدیل و وارد مسیر داده می‌شوند. سیگنال‌های Start، Rst و Clk نیز به بخش‌های موردنیاز متصل هستند.

واحد کنترل سیگنال‌های ld_A، ld_out، add_cnt را برای مسیر داده تولید می‌کند. همچنین حالت‌های INIT، LOAD و CALC برای انتخاب مسیرهای داخلی به DP داده می‌شوند. در جهت مقابل، سیگنال Done از مسیر داده به واحد کنترل بازگردانده می‌شود تا پایان محاسبه مشخص شود.

شکل ۶ مدار اصلی و ارتباط بین CU و DP را نشان می‌دهد.



شکل ۶: مدار اصلی مبدل دهدهی به دودویی و اتصال واحد کنترل به مسیر داده

۸ نمونه اجرای الگوریتم

برای مشاهده روند تبدیل، عدد دهدهی 110 در نظر گرفته می‌شود. نمایش BCD آن برابر است با:

$$A = 0001\ 0001\ 0000.$$

پس از اولین شیفت راست:

$$0001\ 0001\ 0000 \rightarrow 0000\ 1000\ 1000.$$

در این مرحله، بیت پرارزش هر دو رقم پایین برابر یک است؛ بنابراین از هر دو رقم مقدار ۳ کم می‌شود:

$$0000\ 1000\ 1000 \rightarrow 0000\ 0101\ 0101.$$

این مقدار همان BCD عدد 55 است و نشان می‌دهد که تقسیم 110 بر 2 به درستی انجام شده است. با تکرار همین فرآیند، بیت‌هایی که از سمت راست خارج می‌شوند، مقدار دودویی عدد 110 را تشکیل می‌دهند:

$$110_{10} = 1101110_2.$$

در رجیستر ۱۰ بیتی خروجی، این مقدار با صفرهای پیشرو به صورت زیر ذخیره می‌شود:

$$O = 0001101110.$$

این مثال علاوه بر روند شیفت، حالتی را نشان می‌دهد که در آن هر دو مدار تصحیح در یک مرحله به صورت هم‌زمان فعال می‌شوند.

۹ تست و شبیه‌سازی

پس از تکمیل مدار، چهار تست انتخاب شد تا مسیرهای مختلف تصحیح، محدوده خروجی و حالت مرزی ورودی بررسی شوند. در هر تست، ابتدا رقم‌های BCD تنظیم شده و سپس Start فعال شده است. خروجی پس از فعال شدن E خوانده می‌شود.

جدول ۲ بردارهای آزمون و خروجی‌های مورد انتظار را نشان می‌دهد.

تست	ورودی دهدهی	BCD ورودی	خروجی دودویی ۱۰ بیتی	هدف تست
۱	010	0000 0001 0000	0000001010	فعال شدن مسیر تصحیح رقم پایین و بررسی تبدیل یک عدد دورقمی کوچک
۲	100	0001 0000 0000	0001100100	فعال شدن مسیر تصحیح رقم میانی و بررسی انتقال از رقم صدگان
۳	512	0101 0001 0010	1000000000	بررسی بیت پرارزش خروجی ۱۰ بیتی و چند مرحله متوالی تصحیح
۴	999	1001 1001 1001	1111100111	بررسی بیشترین ورودی مجاز و درگیر شدن گسترده مسیر داده

جدول ۲: بردارهای آزمون انتخاب شده برای مبدل دهدهی به دودویی

۱.۹ تست اول: ورودی 010


در تست اول، ورودی برابر عدد دهدهی 10 در نظر گرفته شده است:

$$A = 0000 \ 0001 \ 0000.$$

در نخستین شیفت، رقم پایین به 1000 می‌رسد؛ بنابراین بیت A_3 برابر یک و بیت A_7 برابر صفر است. در نتیجه، تنها مسیر تصحیح رقم پایین فعال می‌شود. خروجی مورد انتظار:

$$10_{10} = 0000001010_2.$$

همان‌طور که در شکل ۷ مشاهده می‌شود، پس از پایان محاسبه خروجی 0000001010 و سیگنال $E = 1$ به دست آمده است.



شکل ۷: نتیجه شبیه‌سازی برای ورودی 010 و خروجی دودویی 0000001010

۲.۹ تست دوم: ورودی 100


در تست دوم، عدد دهدهی 100 اعمال شده است:

$$A = 0001 \ 0000 \ 0000.$$

پس از نخستین شیفت، رقم میانی به 1000 می‌رسد و این بار مسیر تصحیح مربوط به رقم میانی فعال می‌شود. خروجی مورد انتظار برابر است با:

$$100_{10} = 0001100100_2.$$

شکل ۸ نتیجه شبیه‌سازی این ورودی را نشان می‌دهد. فعال بودن E نیز بیانگر پایان عملیات و معتبر بودن خروجی است.



شکل ۸: نتیجه شبیه‌سازی برای ورودی 100 و خروجی دودویی 0001100100

۳.۹ تست سوم: ورودی 512

ورودی سوم برابر 512 انتخاب شده است:

$$A = 0101 \ 0001 \ 0010.$$


از آن‌جا که:

$$512 = 2^9,$$

خروجی ۱۰ بیتی آن تنها باید دارای بیت پرارزش فعال باشد:

$$512_{10} = 1000000000_2.$$

این تست به‌طور خاص برای بررسی صحیح بودن طول رجیستر خروجی، جایگاه بیت دهم و عملکرد مسیر داده در چند مرحله متوالی انتخاب شده است. شکل ۹ خروجی مورد انتظار و $E = 1$ را نشان می‌دهد.



شکل ۹: نتیجه شبیه‌سازی برای ورودی 512 و خروجی دودویی 1000000000

۴.۹ تست چهارم: ورودی 999


آخرین تست با بزرگ‌ترین ورودی سه‌رقمی معتبر انجام شده است:

$$A = 1001 \ 1001 \ 1001.$$

خروجی دودویی این عدد برابر است با:

$$999_{10} = 1111100111_2.$$

این تست بیشترین مقدار ورودی مجاز را پوشش می‌دهد و به دلیل وجود رقم ۹ در هر سه رقم مسیر شیف و تصحیح را در مراحل متعددی درگیر می‌کند. شکل ۱۰ نشان می‌دهد که خروجی نهایی با مقدار مورد انتظار برابر بوده و E نیز فعال شده است.



شکل ۱۰: نتیجه شبیه‌سازی برای ورودی 999 و خروجی دودویی 1111100111

نتایج چهار تست نشان می‌دهند که علاوه بر تبدیل صحیح مقدار عددی، مسیرهای مستقل تصحیح دو رقم پایین، بیت پرارزش خروجی و بیشترین ورودی قابل نمایش نیز به‌درستی پوشش داده شده‌اند.

۱۰ نتیجه‌گیری

در این آزمایش، یک مبدل ترتیبی برای تبدیل عدد دهدهی سه‌رقمی با نمایش BCD به خروجی دودویی ۱۰ بیتی طراحی و در محیط Logisim شبیه‌سازی شد. طراحی ابتدا با مشخص کردن توالی عملیات و رسم نمودار ASM آغاز شد و سپس واحد کنترل و مسیر داده به‌صورت مستقل پیاده‌سازی شدند.

واحد کنترل با سه حالت INIT، LOAD و CALC توالی بارگذاری و محاسبه را مدیریت می‌کند. در مسیر داده، رجیستر ۱۲ بیتی ورودی، رجیستر ۱۰ بیتی خروجی و شمارنده مراحل به‌همراه مدار شیفت و تصحیح ۳- به کار گرفته شده‌اند. تصحیح رقم‌ها به‌صورت ترکیبی انجام می‌شود؛ بنابراین شیفت و اصلاح مقدار BCD در یک سیکل CALC قابل انجام است.

برای ساده‌تر شدن کنترل و هم‌تراز شدن نتیجه در رجیستر ۱۰ بیتی، ده مرحله ثابت محاسبه در نظر گرفته شد. سیگنال Done با رسیدن شمارنده به ۹، آخرین مرحله را مشخص می‌کند و سیگنال E پس از تکمیل تبدیل فعال شده و تا آغاز عملیات بعدی در سطح یک باقی می‌ماند.

چهار تست 010، 100، 512 و 999 برای پوشش مسیرهای مختلف مدار انجام شدند. نتایج به‌دست‌آمده با مقادیر دودویی مورد انتظار یکسان بودند و نشان دادند که واحد کنترل، مسیر داده، مدارهای تصحیح، شمارنده و منطق پایان عملیات مطابق انتظار عمل می‌کنند.