



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

ضرب کننده ممیز ثابت

نام درس

آزمایشگاه معماری کامپیوتر

نیم سال ۱۴۰۴

استاد

دکتر سربازی آزاد

گروه ۲

امیرشایان سلیمانی نیا - ۴۰۳۱۰۶۱۰۸

محمد مهدی مرادی - ۴۰۳۱۰۶۶۸۱

فهرست مطالب

۱	هدف آزمایش	۲
۲	شرح آزمایش و مشخصات طراحی	۲
۱.۲	ورودی‌ها و خروجی‌های مدار	۲
۳	مراحل انجام آزمایش	۳
۱.۳	طراحی مدار اصلی	۳
۲.۳	پردازش علامت و استفاده از تراشه‌های TTL در مدار اصلی	۴
۳.۳	طراحی هسته ضرب ترتیبی (MUL)	۶
۴.۳	مسیر داده و الگوریتم Shift and Add	۶
۵.۳	رجیستر حاصل جزئی با تراشه 74377	۷
۶.۳	شمارنده مراحل با تراشه 74193	۷
۷.۳	طراحی واحد کنترل (CU)	۸
۸.۳	طراحی شیفت‌دهنده راست (SHR)	۱۰
۹.۳	تولید سیگنال پایان عملیات	۱۰
۱۰.۳	نمونه اجرای دستی الگوریتم	۱۰
۴	تراشه‌های TTL به کار رفته	۱۱
۵	تست و شبیه‌سازی	۱۱
۱.۵	تست اول: ضرب بیشترین مقدار مثبت در خودش	۱۲
۲.۵	تست دوم: ضرب کمترین مقدار منفی در بیشترین مقدار مثبت	۱۲
۳.۵	تست سوم: ضرب دو مقدار منفی مرزی	۱۳
۴.۵	تست چهارم: حاصل منفی با بخش اعشاری غیرساده	۱۳
۶	نتیجه‌گیری	۱۴

۱ هدف آزمایش

هدف از این آزمایش، طراحی و شبیه‌سازی یک ضرب‌کننده ترتیبی ۴ بیتی برای اعداد علامت‌دار ممیز ثابت است. مدار باید پس از فعال‌شدن سیگنال Start، عمل ضرب را در چند سیکل کلاک و بر پایه الگوریتم Shift and Add انجام دهد. پس از پایان محاسبه نیز سیگنال E فعال می‌شود تا معتبرشدن خروجی را اعلام کند.

در این طراحی، علاوه بر پیاده‌سازی مسیر داده و واحد کنترل، پشتیبانی از اعداد منفی در نمایش مکمل دو نیز در نظر گرفته شده است. همچنین برای آشنایی عملی با خانواده منطقی سری ۷۴، تعدادی از بلوک‌های اصلی مدار با تراشه‌های TTL پیاده‌سازی شده‌اند.

۲ شرح آزمایش و مشخصات طراحی

مدار طراحی‌شده دو ورودی ۴ بیتی A و B را دریافت کرده و یک خروجی ۸ بیتی C تولید می‌کند. ورودی‌ها در قالب علامت‌دار ۲.2 Q2 تفسیر می‌شوند؛ یعنی دو بیت سمت چپ شامل بیت علامت و بخش صحیح و دو بیت سمت راست شامل بخش اعشاری هستند:

$$A = A_{\text{int}}.A_{\text{frac}}, \quad B = B_{\text{int}}.B_{\text{frac}}.$$

از آن‌جا که هر ورودی دو بیت اعشاری دارد، حاصل ضرب دارای چهار بیت اعشاری است و در قالب علامت‌دار ۴.4 Q4 نمایش داده می‌شود:

$$C = C_{\text{int}}.C_{\text{frac}}.$$

ممیز در مدار به صورت فیزیکی ذخیره نمی‌شود و تنها یک قرارداد برای تفسیر بیت‌ها است. اگر مقدار مکمل دوی ذخیره‌شده در ورودی برابر A_{raw} باشد، مقدار حقیقی آن از رابطه زیر به دست می‌آید:

$$A_{\text{real}} = \frac{A_{\text{raw}}}{2^2}.$$

به همین ترتیب، مقدار حقیقی خروجی برابر است با:

$$C_{\text{real}} = \frac{C_{\text{raw}}}{2^4}.$$

برای مثال، ورودی 01.10 برابر 1.5 و ورودی 11.10 برابر -0.5 است. خروجی 1111.0100 نیز در قالب ۴.4 Q4 مقدار -0.75 را نمایش می‌دهد.

۱.۲ ورودی‌ها و خروجی‌های مدار

جدول ۱ سیگنال‌های اصلی مدار و نقش هر یک را نشان می‌دهد.


سیگنال	تعداد بیت	توضیح
A_int	۲	بیت علامت و بیت صحیح ورودی اول
A_frac	۲	دو بیت اعشاری ورودی اول
B_int	۲	بیت علامت و بیت صحیح ورودی دوم
B_frac	۲	دو بیت اعشاری ورودی دوم
Start	۱	فرمان آغاز عملیات ضرب
Clk	۱	کلاک مشترک بخش‌های ترتیبی مدار
Rst	۱	بازنشانی واحد کنترل و بخش‌های لازم
C_int	۴	بیت علامت و بخش صحیح حاصل ضرب
C_frac	۴	چهار بیت اعشاری حاصل ضرب
E	۱	اعلام پایان محاسبه و معتبرشدن خروجی

جدول ۱: ورودی‌ها و خروجی‌های ضرب‌کننده ممیز ثابت

۳ مراحل انجام آزمایش

۱.۳ طراحی مدار اصلی

مدار اصلی وظیفه تشکیل باس‌های ۴ بیتی ورودی، تعیین علامت حاصل، تبدیل ورودی‌های منفی به قدرمطلق، فراخوانی هسته ضرب و اصلاح علامت خروجی را بر عهده دارد. همان‌طور که در شکل ۱ مشاهده می‌شود، دو پین ۲ بیتی A_int و A_frac باس A و دو پین B_int و B_frac باس B را تشکیل می‌دهند. خروجی نهایی نیز با یک جداکننده به دو بخش ۴ بیتی C_int و C_frac تقسیم شده است.



شکل ۱: مدار اصلی ضرب‌کننده ترتیبی ممیز ثابت

در مسیر خروجی، اگر علامت حاصل مثبت باشد، خروجی مستقیم هسته ضرب انتخاب می‌شود. اگر علامت حاصل منفی باشد، مکمل دوی نتیجه ۸ بیتی محاسبه و توسط مالتی‌پلکسر خروجی انتخاب می‌شود. بنابراین قالب Q4.4 بدون حذف یا گردکردن بیت‌ها حفظ می‌شود.

۲.۳ پردازش علامت و استفاده از تراشه‌های TTL در مدار اصلی

علامت حاصل از رابطه زیر به دست می‌آید:


$$\text{sign} = A_3 \oplus B_3.$$

در مدار نهایی، این عمل با یکی از گیت‌های تراشه 7486 انجام شده است.

الگوریتم Shift and Add در هسته ضرب بر روی مقادیر بدون علامت اجرا می‌شود؛ بنابراین پیش از ورود داده‌ها، قدرمطلق آن‌ها محاسبه می‌شود. رابطه کلی تبدیل هر ورودی به قدرمطلق به صورت زیر است:

$$|X| = \begin{cases} X & X_3 = 0, \\ \bar{X} + 1 & X_3 = 1. \end{cases}$$

در نسخه نهایی، مسیر قدرمطلق ورودی B با تراشه‌های سری 74۷ ساخته شده است. ابتدا بیت‌های B معکوس می‌شوند، سپس تراشه جمع‌کننده 4 بیتی 74283 مقدار یک را به آن‌ها اضافه می‌کند. در ادامه، تراشه 74157 بر اساس بیت علامت B₃، بین خود B و مکمل دوی آن انتخاب می‌کند. شکل ۲ این بخش از مدار را نشان می‌دهد. مسیر ورودی A از نظر منطقی عملکرد مشابهی دارد، اما با قطعات عمومی Logisim پیاده‌سازی شده است.




شکل ۲: بخش پردازش علامت و تولید قدرمطلق ورودی با تراشه‌های 7486، 74283 و 74157

استفاده از تراشه‌های مذکور نشان می‌دهد که بلوک‌های اصلی طراحی قابلیت پیاده‌سازی با قطعات واقعی خانواده سری ۷۴ را دارند، در حالی که برای جلوگیری از پیچیدگی غیرضروری، همه گیت‌ها و بلوک‌های مدار با تراشه جایگزین نشده‌اند.

۳.۳ طراحی هسته ضرب ترتیبی (MUL)

زیرمدار MUL هسته اصلی محاسبات است و ضرب دو قدرمطلق ۴ بیتی را طی چهار مرحله انجام می‌دهد. ساختار کلی این زیرمدار در شکل ۳ نمایش داده شده است. اجزای اصلی آن شامل رجیستر ۴ بیتی RA ، رجیستر ۸ بیتی P ، جمع‌کننده ۴ بیتی، مالتی‌پلکسر مسیر داده، شیفت‌دهنده راست، شمارنده مراحل و واحد کنترل هستند.



شکل ۳: نمای کلی زیرمدار ضرب ترتیبی (MUL)

پس از فعال شدن Start، واحد کنترل ابتدا وارد حالت LOAD می‌شود. در این حالت، مقادیر اولیه به صورت زیر در رجیسترها قرار می‌گیرند:

$$RA \leftarrow |A|,$$

$$P \leftarrow \{0000, |B|\},$$

$$\text{Count} \leftarrow 3.$$

پس از بارگذاری، مدار وارد حالت CALC می‌شود و چهار مرحله جمع و شیفت را اجرا می‌کند.

۴.۳ مسیر داده و الگوریتم Shift and Add

در هر مرحله، بیت کم‌ارزش رجیستر P ، یعنی P_0 ، بررسی می‌شود. اگر $P_0 = 1$ باشد، رجیستر RA با چهار بیت بالایی P جمع می‌شود. سپس حاصل جمع در نیمه بالایی قرار گرفته و کل کلمه ۸ بیتی یک بیت به سمت راست شیفت داده می‌شود. اگر $P_0 = 0$ باشد، عمل جمع حذف شده و فقط شیفت راست انجام

می‌شود:

$$T = \begin{cases} \{P_{7:4} + RA, P_{3:0}\} & P_0 = 1, \\ P & P_0 = 0, \end{cases}$$

$$P \leftarrow T \gg 1.$$

مالتی پلکسر مسیر داده در حالت LOAD مقدار $\{0000, B\}$ ، در حالت محاسبه یکی از دو مسیر «جمع و شیف» یا «شیفت مستقیم» و در حالت غیرفعال مقدار قبلی P را انتخاب می‌کند.


۵.۳ رجیستر حاصل جزئی با تراشه 74377

رجیستر P باید هشت بیت داده را نگه دارد و تنها در زمان فعال‌بودن سیگنال ld_P به‌روزرسانی شود. در مدار نهایی، این رجیستر با تراشه 74377 پیاده‌سازی شده است. این تراشه شامل هشت فلیپ‌فلاپ D با ورودی فعال‌سازی کلاک مشترک است.

همان‌طور که در شکل ۴ دیده می‌شود، بیت‌های DP_0 تا DP_7 به ورودی‌های داده تراشه و خروجی‌های آن به باس P متصل شده‌اند. پایه $nCLKen$ فعال‌پایین است؛ از این‌رو معکوس سیگنال ld_P به آن اعمال می‌شود:

$$nCLKen = \overline{ld_P}.$$

در نتیجه، وقتی ld_P برابر یک باشد، مقدار جدید در لبه کلاک ذخیره می‌شود و در غیر این صورت مقدار قبلی حفظ می‌گردد.



شکل ۴: پیاده‌سازی رجیستر ۸ بیتی حاصل جزئی P با تراشه 74377

تراشه 74377 ورودی بازنشانی مستقل ندارد؛ با این حال این موضوع در عملکرد مدار اختلالی ایجاد نمی‌کند، زیرا پیش از آغاز هر ضرب، رجیستر P در حالت LOAD با مقدار جدید بازنویسی می‌شود.

۶.۳ شمارنده مراحل با تراشه 74193


برای کنترل تعداد مراحل ضرب از تراشه شمارنده بالا/پایین باینری 74193 استفاده شده است. اگرچه این تراشه ۴ بیتی است، مقدار اولیه آن برابر 0011 قرار داده شده و تنها دو بیت کم‌ارزش آن در روند شمارش

تغییر می‌کنند.

مطابق شکل ۵، پایه بارگذاری موازی فعال‌پایین است؛ بنابراین معکوس سیگنال ld_Count به آن متصل شده است. ورودی شمارش افزایشی در سطح یک ثابت نگه داشته می‌شود و ورودی شمارش نزولی از رابطه زیر پیروی می‌کند:

$$DOWN = Clk + \overline{CALC}.$$

در نتیجه، وقتی CALC صفر است، ورودی DOWN در سطح یک ثابت می‌ماند و شمارش متوقف است. هنگام فعال‌بودن CALC، این ورودی از کلاک پیروی کرده و شمارنده کاهش می‌یابد.



شکل ۵: پیاده‌سازی شمارندهٔ مراحل و منطق تشخیص صفر با تراشهٔ 74193

مقادیر کنترلی چهار مرحلهٔ محاسبه به ترتیب برابر هستند با:

$$3 \rightarrow 2 \rightarrow 1 \rightarrow 0.$$

هنگامی که دو بیت کم‌ارزش شمارنده صفر شوند، گیت NOR سیگنال Z را فعال می‌کند. واحد کنترل از این سیگنال برای پایان‌دادن به مرحلهٔ محاسبه استفاده می‌کند.

۷.۳ طراحی واحد کنترل (CU)

واحد کنترل به صورت یک ماشین حالت با سه حالت INIT، LOAD و CALC طراحی شده است. روابط حالت بعد به صورت زیر هستند:



$$D_{LOAD} = INIT \cdot Start,$$

$$D_{INIT} = INIT \cdot \overline{Start} + CALC \cdot Z,$$

$$D_{CALC} = LOAD + CALC \cdot \overline{Z}.$$

در حالت INIT، مدار منتظر فعال‌شدن Start می‌ماند. پس از آن، حالت LOAD برای یک سیکل فعال شده و ورودی‌ها و شمارنده مقداردهی می‌شوند. سپس حالت CALC تا تکمیل چهار مرحله ضرب فعال باقی می‌ماند.

در نسخهٔ نهایی، فلیپ‌فلاپ حالت CALC با یکی از فلیپ‌فلاپ‌های تراشهٔ 7474 پیاده‌سازی شده است. پایه nCLR این فلیپ‌فلاپ فعال‌پایین است و با معکوس سیگنال بازنشانی کنترل می‌شود. دو حالت دیگر با فلیپ‌فلاپ‌های عمومی Logisim پیاده‌سازی شده‌اند. شکل ۶ ساختار واحد کنترل را نشان می‌دهد.



شکل ۶: واحد کنترل سه‌حالت و استفاده از تراشه 7474 برای حالت CALC


ترکیب پیاده‌سازی عمومی و تراشه TTL در این بخش، بدون تغییر منطق اصلی ماشین حالت، نمونه‌ای از تبدیل یک بلوک ترتیبی انتزاعی به پیاده‌سازی مبتنی بر آی‌سی واقعی است.

۸.۳ طراحی شیفت‌دهنده راست (SHR)

زیرمدار SHR با استفاده از سیم‌کشی و جداکننده‌ها ساخته شده است و ورودی ۸ بیتی P را یک بیت به سمت راست شیفت می‌دهد:

$$\text{OUTP} = \{0, P_7, P_6, P_5, P_4, P_3, P_2, P_1\}.$$

همان‌طور که در شکل ۷ مشاهده می‌شود، بیت صفر از سمت چپ وارد می‌شود و بیت P_0 حذف می‌گردد. از آن‌جا که داده‌های داخل هسته ضرب قدرمطلق و بدون علامت هستند، شیفت منطقی راست برای این بخش مناسب است.



شکل ۷: زیرمدار شیفت‌دهنده منطقی راست ۸ بیتی (SHR)

۹.۳ تولید سیگنال پایان عملیات

سیگنال E توسط یک لچ SR تولید می‌شود. ورودی Set این لچ از عبارت $\text{CALC} \cdot Z$ به دست می‌آید؛ بنابراین پس از رسیدن شمارنده به صفر و تکمیل محاسبه، خروجی E یک می‌شود. با آغاز عملیات بعدی، سیگنال Start لچ را بازنشانی می‌کند. در نتیجه، خروجی تنها زمانی معتبر در نظر گرفته می‌شود که $E = 1$ باشد.

۱۰.۳ نمونه اجرای دستی الگوریتم

برای نمایش روند محاسبه، ورودی‌های زیر در نظر گرفته می‌شوند:

$$A = 01.11 = 1.75, \quad B = 01.10 = 1.5.$$

مقادیر خام این دو ورودی به ترتیب ۷ و ۶ هستند. در حالت بارگذاری، $RA = 0111$ و $P = 00000110$ می‌شود. جدول ۲ تغییرات رجیستر P را در چهار مرحله نشان می‌دهد.

مرحله	P_0	مقدار P پس از مرحله	عملیات انجام شده
بارگذاری	—	00000110	قرار دادن B در چهار بیت پایین
مرحله اول	۰	00000011	شیفت راست بدون جمع
مرحله دوم	۱	00111001	جمع RA با نیمه بالا و سپس شیفت
مرحله سوم	۱	01010100	جمع RA با نیمه بالا و سپس شیفت
مرحله چهارم	۰	00101010	شیفت راست بدون جمع

جدول ۲: اجرای دستی الگوریتم برای ضرب 1.75 در 1.5

نتیجه نهایی برابر 0010.1010 است. این کلمه در قالب $Q4.4$ مقدار 2.625 را نمایش می‌دهد:

$$1.75 \times 1.5 = 2.625.$$

۴ تراشه‌های TTL به کاررفته

در این آزمایش قرار نبود تمام قطعات عمومی نرم‌افزار با تراشه جایگزین شوند. به همین دلیل، برای هر یک از گروه‌های مهم سخت‌افزاری، نمونه‌ای از خانواده سری ۷۴ استفاده شده است. جدول ۳ تراشه‌های به کاررفته و نقش آن‌ها را خلاصه می‌کند.

تراشه	نوع بلوک	کاربرد در مدار
7486	چهار گیت XOR	تولید علامت حاصل از $A_3 \oplus B_3$
74283	جمع‌کننده کامل ۴ بیتی	افزودن یک به بیت‌های معکوس شده B برای ساخت مکمل دو
74157	چهار مالتی‌پلکسر ۲ به ۱	انتخاب بین B و قدرمطلق B بر اساس بیت علامت
74193	شمارنده باینری بالا/پایین ۴ بیتی	شمارش مراحل محاسبه از ۳ تا صفر
74377	رجیستر ۸ بیتی با فعال‌سازی کلاک	نگهداری رجیستر حاصل جزئی P
7474	دو فلیپ‌فلاپ D	نگهداری حالت CALC در واحد کنترل

جدول ۳: تراشه‌های سری ۷۴ استفاده شده در طراحی

۵ تست و شبیه‌سازی

پس از تکمیل مدار، چهار تست شامل مقادیر مرزی، ترکیب‌های مختلف علامت و حاصل‌های اعشاری انجام شد. در تمام تست‌ها، ابتدا ورودی‌ها تنظیم و سیگنال Start فعال شده است. پس از اجرای سیکل‌های لازم، نتیجه تنها در زمان فعال شدن E خوانده می‌شود.

جدول ۴ مجموعه تست‌های انتخاب شده را نشان می‌دهد. این تست‌ها علاوه بر بررسی ضرب صحیح، بخش تبدیل علامت، مکمل دو، بیشترین و کمترین مقدار ورودی و محل ثابت ممیز را نیز ارزیابی می‌کنند.

تست	A در Q2.2	B در Q2.2	C در Q4.4	مقدار دهدهی
۱	01.11	01.11	0011.0001	3.0625
۲	10.00	01.11	1100.1000	-3.5
۳	10.00	10.00	0100.0000	4
۴	10.01	00.11	1110.1011	-1.3125


جدول ۴: بردارهای آزمون انتخاب شده برای بررسی مدار

۱.۵ تست اول: ضرب بیشترین مقدار مثبت در خودش

در این تست، هر دو ورودی برابر بیشترین مقدار مثبت قابل نمایش در قالب علامت دار Q2.2 هستند:

$$A = 01.11 = 1.75, \quad B = 01.11 = 1.75.$$

مقادیر خام ورودی‌ها هر دو برابر ۷ هستند؛ بنابراین حاصل خام برابر ۴۹ یا 00110001 است. با قرارگیری ممیز پس از چهار بیت کم ارزش، نتیجه برابر 3.0625 می‌شود. شکل ۸ باید وضعیت خروجی 0011.0001 و فعال بودن سیگنال E را نشان دهد.



شکل ۸: تست اول: ضرب 1.75 در 1.75 و تولید نتیجه 3.0625

این تست بیشینه مثبت ورودی و ایجاد نقلی‌های متعدد در جمع‌های میانی مسیر داده را بررسی می‌کند.

۲.۵ تست دوم: ضرب کمترین مقدار منفی در بیشترین مقدار مثبت


برای بررسی حالت مرزی منفی و عملکرد مکمل دو، ورودی‌ها به صورت زیر انتخاب می‌شوند:

$$A = 10.00 = -2, \quad B = 01.11 = 1.75.$$

حاصل مورد انتظار برابر است با:

$$-2 \times 1.75 = -3.5.$$

نمایش مکمل دوی ۸ بیتی این عدد در قالب Q4.4 برابر 1100.1000 است. همان‌طور که باید در شکل ۹ دیده شود، بخش صحیح خروجی 1100 و بخش اعشاری آن 1000 خواهد بود.



شکل ۹: تست دوم: ضرب -2 در 1.75 و تولید نتیجه -3.5

این تست هم‌زمان کمترین مقدار ورودی، اختلاف علامت دو عملوند و اصلاح علامت خروجی را ارزیابی می‌کند.

۳.۵ تست سوم: ضرب دو مقدار منفی مرزی


در تست سوم، هر دو ورودی برابر کمترین مقدار قابل نمایش در قالب Q2.2 قرار داده می‌شوند:

$$A = 10.00 = -2, \quad B = 10.00 = -2.$$

به دلیل یکسان‌بودن علامت‌ها، خروجی باید مثبت باشد:

$$-2 \times -2 = 4.$$

نمایش ۸ بیتی نتیجه برابر 0100.0000 است. شکل ۱۰ برای ثبت این تست در نظر گرفته شده است.



شکل ۱۰: تست سوم: ضرب -2 در -2 و تولید نتیجه مثبت 4

این حالت، تبدیل هر دو ورودی منفی به قدرمطلق و مثبت‌شدن علامت حاصل را بررسی می‌کند و از مهم‌ترین تست‌های مرزی مدار است.

۴.۵ تست چهارم: حاصل منفی با بخش اعشاری غیر ساده


برای بررسی دقیق بیت‌های اعشاری و خروجی منفی غیر صحیح، ورودی‌های زیر انتخاب می‌شوند:

$$A = 10.01 = -1.75, \quad B = 00.11 = 0.75.$$

حاصل مورد انتظار:

$$-1.75 \times 0.75 = -1.3125.$$

مقادیر خام ورودی‌ها -7 و 3 هستند و حاصل خام برابر -21 است. نمایش مکمل دوی ۸ بیتی -21 برابر 11101011 است؛ بنابراین با در نظر گرفتن چهار بیت اعشاری، خروجی 1110.1011 به دست می‌آید. شکل ۱۱ محل ثبت نتیجه این شبیه‌سازی است.



شکل ۱۱: تست چهارم: ضرب -1.75 در 0.75 و تولید نتیجه -1.3125

این تست از آن جهت اهمیت دارد که هم علامت منفی و هم تمام بیت‌های بخش اعشاری خروجی را به صورت هم‌زمان درگیر می‌کند.

۶ نتیجه‌گیری

در این آزمایش، یک ضرب‌کننده ترتیبی ۴ بیتی برای اعداد علامت‌دار ممیز ثابت طراحی و در محیط Logisim شبیه‌سازی شد. معماری مدار بر پایه الگوریتم Shift and Add است و با استفاده از یک رجیستر حاصل جزئی، یک جمع‌کننده ۴ بیتی و یک شیفت‌دهنده راست، عملیات ضرب را در چهار مرحله انجام می‌دهد. برای مدیریت توالی عملیات، یک واحد کنترل سه‌حالت و یک شمارنده مراحل به کار گرفته شد. همچنین با محاسبه قدرمطلق ورودی‌های منفی و اصلاح علامت خروجی، تمام ترکیب‌های مثبت و منفی پشتیبانی شدند. قالب $Q2.2$ برای ورودی‌ها و $Q4.4$ برای خروجی سبب شد حاصل کامل ۸ بیتی بدون حذف دقت اعشاری نگه‌داری شود.

در بخش پیاده‌سازی سخت‌افزاری، نمونه‌هایی از بلوک‌های اصلی با تراشه‌های ۷۴۸۶، ۷۴۲۸۳، ۷۴۱۵۷، ۷۴۱۹۳، ۷۴۳۷۷ و ۷۴۷۴ از خانواده سری ۷۴ جایگزین شدند. نتایج تست‌های مرزی و اعشاری نشان دادند که مسیر داده، واحد کنترل، بخش علامت و منطق ممیز ثابت همگی مطابق انتظار عمل می‌کنند و سیگنال E پس از پایان محاسبه، معتبر شدن خروجی را به درستی اعلام می‌کند.