



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان آزمایش:

آزمایش اول: طراحی مدارهای ترکیبی با استفاده از امکانات شماتیک

اعضای گروه

حسن پناهی

امین استاد کاظمی

امیرشایان سلیمانی نیا

نام درس

آزمایشگاه سیستم‌های دیجیتال

ترم تابستان ۱۴۰۵

نام استاد درس

دکتر انصاری

فهرست مطالب

۲	۱ مقدمه و اهداف آزمایش
۳	۲ بخش اول: مدار تشخیص بخش پذیری بر ۳ (mult3_bcd16)
۳	۱-۲ تحلیل الگوریتم
۳	۲-۲ طراحی ماژول ها و شماتیک های منطقی
۳	۱-۲-۲ ماژول کاهش رقم BCD به پیمانه ۳ (bcd_mod3)
۴	۲-۲-۲ ماژول جمع کننده ۲ بیتی پیمانه ۳ (mod3_add)
۵	۳-۲ سنتز مدار در Quartus II و نتایج سخت افزاری
۷	۴-۲ شبیه سازی در ModelSim و اجرای testbench
۹	۳ بخش دوم: مدار تشخیص بخش پذیری بر ۱۱ (mult11_bcd16)
۹	۱-۳ تحلیل الگوریتم
۹	۲-۳ طراحی ماژول ها و شماتیک های منطقی
۹	۱-۲-۳ ماژول full_adder
۱۰	۲-۲-۳ جمع کننده ۴ بیتی (adder4)
۱۰	۳-۲-۳ جمع کننده عدد ثابت ۱۱ (add5_const11)
۱۰	۴-۲-۳ مقایسه کننده مساوی ۵ بیتی (eq_cmp5)
۱۱	۳-۳ سنتز مدار در Quartus II و نتایج سخت افزاری
۱۲	۴-۳ شبیه سازی در ModelSim و صحه گذاری تست بنچ
۱۴	۴ نتیجه گیری

۱ مقدمه و اهداف آزمایش

هدف از این آزمایش، طراحی و پیاده‌سازی مدارهای ترکیبی در Verilog و بررسی آن‌ها در نرم‌افزارهای Quartus II و ModelSim است. در این آزمایش، ورودی مدار یک عدد BCD چهاررقمی ۱۶ بیتی ($N = D_3D_2D_1D_0$) در بازه ۰۰۰۰ تا ۹۹۹۹ است.

با توجه به درخواست صورت آزمایش، دو مدار زیر طراحی و ساختاردهی شده‌اند:

۱. مدار تشخیص بخش‌پذیری بر ۳ (mult3_bcd16): خروجی ۱ خواهد بود اگر و تنها اگر عدد BCD چهاررقمی مضربی از ۳ باشد.

۲. مدار تشخیص بخش‌پذیری بر ۱۱ (mult11_bcd16): خروجی ۱ خواهد بود اگر و تنها اگر عدد BCD چهاررقمی مضربی از ۱۱ باشد.

۲ بخش اول: مدار تشخیص بخش پذیری بر ۳ (mult3_bcd16)

۱-۲ تحلیل الگوریتم

یک عدد BCD چهاررقمی به صورت $N = D_3 \cdot 10^3 + D_2 \cdot 10^2 + D_1 \cdot 10^1 + D_0$ تعریف می شود. با توجه به ویژگی های پیمانه ۳، داریم:

$$10 \equiv 1 \pmod{3} \implies 10^k \equiv 1^k \equiv 1 \pmod{3}$$

بنابراین باقی مانده تقسیم عدد N بر ۳ برابر است با مجموع رقم های آن در پیمانه ۳:

$$N \equiv D_3 + D_2 + D_1 + D_0 \pmod{3}$$

جهت پیاده سازی این رابطه:

۱. هر رقم BCD چهاربیتی $D_i \in \{0 \dots 9\}$ به یک باقی مانده ۲ بیتی $r_i \in \{0, 1, 2\}$ کاهش می یابد.

۲. باقی مانده های ۲ بیتی چهار رقم با استفاده از جمع کننده های پیمانه ۳ (mod3_add) به صورت درختی جمع می شوند.

۳. اگر حاصل جمع نهایی برابر ۰۰ شود، خروجی مدار برابر ۱ می گردد.

۲-۲ طراحی مازول ها و شماتیک های منطقی

۱-۲-۲ مازول کاهش رقم BCD به پیمانه ۳ (bcd_mod3)

معادلات منطقی بهینه شده با گیت های پایه:


$$r_0 = \bar{A}\bar{B}\bar{C}D + \bar{A}B\bar{C}\bar{D} + \bar{A}BCD$$

حاصل از اعداد ۱ و ۴ و ۷.

$$r_1 = \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}D + A\bar{B}\bar{C}\bar{D}$$

حاصل از اعداد ۲ و ۵ و ۸.


شماتیک منطقی حاصل برای ماژول bcd_mod3 در شکل ۱ مشاهده می‌شود.



شکل ۱: شماتیک منطقی ماژول bcd_mod3

۲-۲-۲ ماژول جمع‌کننده ۲ بیتی پیمانه ۳ (mod3_add)


این ماژول دو ورودی ۲ بیتی $X, Y \in \{0, 1, 2\}$ را دریافت کرده و حاصل جمع آن‌ها را در پیمانه ۳ ($Z = (X + Y) \bmod 3$) تولید می‌کند. شماتیک منطقی این جمع‌کننده در شکل ۲ آورده شده است.



شکل ۲: شماتیک منطقی ماژول mod3_add

۳-۲ سنتز مدار در Quartus II و نتایج سخت‌افزاری

پس از ساختاردهی زیرماژول‌ها، مدار کامل mult3_bcd16 در نرم‌افزار Quartus II سنتز گردید. شماتیک کامل RTL سنتز شده مدار در شکل ۳ مشاهده می‌شود.



شکل ۳: شماتیک RTL مدار کامل mult3_bcd16 در نرم افزار Quartus II


گزارش سنتز و میزان استفاده از منابع سخت افزاری FPGA (Flow Summary) در شکل ۴ آورده شده است.

Flow Summary	
Flow Status	Successful - Tue Aug 04 21:52:08 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 S1 Full Version
Revision Name	mult3_bcd16
Top-level Entity Name	mult3_bcd16
Family	Cyclone IV GX
Total logic elements	13 / 14,400 (< 1 %)
Total combinational functions	13 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۴: خلاصه گزارش سنتز و منابع سخت افزاری مصرفی مدار بخش پذیری بر ۳ در Quartus II (Flow Summary)

۴-۲ شبیه‌سازی در ModelSim و اجرای testbench

برای صفحه‌گذاری کارکرد مدار، تست‌بنچ tb_mult3_bcd16.v شامل ۱۵ سناریوی مختلف اجرا شد. شکل موج حاصل از شبیه‌سازی در ModelSim در شکل ۵ و خروجی متنی در شکل ۶ درج شده است.



شکل ۵: شکل موج شبیه‌سازی مدار بخش‌پذیری بر ۳ در نرم‌افزار ModelSim

```

=====
TESTBENCH: 4-Digit BCD Divisibility by 3 Detector (mult3_bcd16)
=====

[PASS]    0000 (0 / 3) | BCD = 0000 (0000) | Expected Y = 1, Got Y = 1
[PASS]    0003 (3 / 3) | BCD = 0003 (0003) | Expected Y = 1, Got Y = 1
[PASS]    0009 (9 / 3) | BCD = 0009 (0009) | Expected Y = 1, Got Y = 1
[PASS]    0012 (12 / 3) | BCD = 0012 (0012) | Expected Y = 1, Got Y = 1
[PASS]    0300 (300 / 3) | BCD = 0300 (0300) | Expected Y = 1, Got Y = 1
[PASS]    1230 (1230 / 3) | BCD = 1230 (1230) | Expected Y = 1, Got Y = 1
[PASS]    9999 (9999 / 3) | BCD = 9999 (9999) | Expected Y = 1, Got Y = 1
[PASS] 0001 (Not mult 3) | BCD = 0001 (0001) | Expected Y = 0, Got Y = 0
[PASS] 0002 (Not mult 3) | BCD = 0002 (0002) | Expected Y = 0, Got Y = 0
[PASS] 0004 (Not mult 3) | BCD = 0004 (0004) | Expected Y = 0, Got Y = 0
[PASS] 1000 (Not mult 3) | BCD = 1000 (1000) | Expected Y = 0, Got Y = 0
[PASS] 9998 (Not mult 3) | BCD = 9998 (9998) | Expected Y = 0, Got Y = 0
[PASS] 1110 (1+1+1+0 = 3) | BCD = 1110 (1110) | Expected Y = 1, Got Y = 1
[PASS] 2580 (2+5+8+0 = 15) | BCD = 2580 (2580) | Expected Y = 1, Got Y = 1
[PASS] 1234 (1+2+3+4 = 10) | BCD = 1234 (1234) | Expected Y = 0, Got Y = 0
=====

TEST SUMMARY: Total PASSED = 15 | Total FAILED = 0
=====

```

شکل ۶: نتایج اجرای تست‌بنچ مدار بخش‌پذیری بر ۳ و تایید تمامی سناریوها

۳ بخش دوم: مدار تشخیص بخش پذیری بر ۱۱ (mult11_bcd16)

۱-۳ تحلیل الگوریتم

با توجه به ویژگی پیمانه ۱۱:

$$10 \equiv -1 \pmod{11} \Rightarrow 10^0 \equiv 1, \quad 10^1 \equiv -1, \quad 10^2 \equiv 1, \quad 10^3 \equiv -1 \pmod{11}$$

بنابراین برای عدد BCD چهاررقمی $N = D_3 D_2 D_1 D_0$:

$$N \equiv -D_3 + D_2 - D_1 + D_0 \equiv (D_0 + D_2) - (D_1 + D_3) \pmod{11}$$

مجموع ارقام زوج را $S_{\text{even}} = D_0 + D_2$ و مجموع ارقام فرد را $S_{\text{odd}} = D_1 + D_3$ می‌نامیم. چون هر رقم BCD بین ۰ تا ۹ است، دامنه S_{odd} و S_{even} بین ۰ تا ۱۸ می‌باشد. تفاضل این دو مجموع در بازه $[-18, 18]$ قرار می‌گیرد. تنها مضارب ۱۱ در این بازه اعداد $\{-11, 0, +11\}$ هستند. بنابراین، عدد N بر ۱۱ بخش پذیر است اگر و تنها اگر یکی از سه شرط زیر برقرار باشد:

$$1. S_{\text{even}} == S_{\text{odd}}$$


$$2. S_{\text{even}} == S_{\text{odd}} + 11$$

$$3. S_{\text{odd}} == S_{\text{even}} + 11$$

۲-۳ طراحی ماژول‌ها و شماتیک‌های منطقی

۱-۲-۳ ماژول full_adder


پایه اصلی ساخت جمع‌کننده‌ها، ماژول full_adder است. شماتیک این ماژول در شکل ۷ آمده است.



شکل ۷: شماتیک منطقی ماژول full_adder

۲-۲-۳ جمع‌کننده ۴ بیتی (adder4)


برای محاسبه $S_{\text{even}} = D_0 + D_2$ و $S_{\text{odd}} = D_1 + D_3$ از جمع‌کننده ۴ بیتی با ساختار RCA استفاده شده که خروجی ۵ بیتی تولید می‌کند. شماتیک آن در شکل ۸ مشاهده می‌شود.



شکل ۸: شماتیک منطقی جمع‌کننده ۴ بیتی (adder4)

۳-۲-۳ جمع‌کننده عدد ثابت ۱۱ (add5_const11)


جهت اضافه کردن مقدار ثابت $11 = 01011_2$ به مجموع‌ها، ماژول ۵ بیتی add5_const11 طراحی شده است (شکل ۹).



شکل ۹: شماتیک منطقی ماژول افزودن مقدار ثابت ۱۱ (add5_const11)

۴-۲-۳ مقایسه‌کننده مساوی ۵ بیتی (eq_cmp5)


برای بررسی تساوی ۵ بیتی، ۵ گیت XNOR به همراه یک گیت AND ۵ ورودی استفاده شده است (شکل ۱۰).



شکل ۱۰: شماتیک منطقی مقایسه کننده ۵ بیتی (eq_cmp5)

۳-۳ سنتر مدار در Quartus II و نتایج سخت افزاری

با ترکیب ماژول‌های فوق، ساختار کلی مدار mult11_bcd16 تشکیل شد. شماتیک کامل RTL سنتر شده در Quartus II در شکل ۱۱ مشاهده می‌شود.



شکل ۱۱: شماتیک RTL مدار کامل mult11_bcd16 در نرم افزار Quartus II

خلاصه گزارش سنتر و منابع سخت افزاری مصرفی مدار (Flow Summary) در شکل ۱۲ آورده شده است.

Flow Summary	
Flow Status	Successful - Tue Aug 04 22:18:00 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version
Revision Name	mult3_bcd16
Top-level Entity Name	mult11_bcd16
Family	Cyclone IV GX
Total logic elements	29 / 14,400 (< 1 %)
Total combinational functions	29 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۱۲: خلاصه گزارش سنتز و منابع سخت‌افزاری مصرفی مدار بخش‌پذیری بر ۱۱ در Quartus II (Flow Summary)

۳-۴ شبیه‌سازی در ModelSim و صفحه‌گذاری تست‌بنچ

برای ارزیابی عملکرد مدار بخش‌پذیری بر ۱۱، تست‌بنچ tb_mult11_bcd16.v شامل ۱۵ سناریوی متنوع اجرا شد. شکل‌موج حاصل در شکل ۱۳ و خروجی متنی در شکل ۱۴ آورده شده است.



شکل ۱۳: شکل موج شبیه سازی مدار بخش پذیری بر ۱۱ در نرم افزار ModelSim

```

=====
TESTBENCH: 4-Digit BCD Divisibility by 11 Detector (mult11_bcd16)
=====

[PASS] 0000 (0 / 11) | BCD = 0000 (0000) | Expected Y = 1, Got Y = 1
[PASS] 0011 (11 / 11) | BCD = 0011 (0011) | Expected Y = 1, Got Y = 1
[PASS] 0022 (22 / 11) | BCD = 0022 (0022) | Expected Y = 1, Got Y = 1
[PASS] 0121 (121 / 11) | BCD = 0121 (0121) | Expected Y = 1, Got Y = 1
[PASS] 1221 (1221 / 11) | BCD = 1221 (1221) | Expected Y = 1, Got Y = 1
[PASS] 0990 (990 / 11) | BCD = 0990 (0990) | Expected Y = 1, Got Y = 1
[PASS] 9900 (9900 / 11) | BCD = 9900 (9900) | Expected Y = 1, Got Y = 1
[PASS] 9009 (9009 / 11) | BCD = 9009 (9009) | Expected Y = 1, Got Y = 1
[PASS] 9999 (9999 / 11) | BCD = 9999 (9999) | Expected Y = 1, Got Y = 1
[PASS] 0924 (924 / 11) | BCD = 0924 (0924) | Expected Y = 1, Got Y = 1
[PASS] 9020 (9020 / 11) | BCD = 9020 (9020) | Expected Y = 1, Got Y = 1
[PASS] 0010 (Not mult 11) | BCD = 0010 (0010) | Expected Y = 0, Got Y = 0
[PASS] 0012 (Not mult 11) | BCD = 0012 (0012) | Expected Y = 0, Got Y = 0
[PASS] 1000 (Not mult 11) | BCD = 1000 (1000) | Expected Y = 0, Got Y = 0
[PASS] 9998 (Not mult 11) | BCD = 9998 (9998) | Expected Y = 0, Got Y = 0
=====

TEST SUMMARY: Total PASSED = 15 | Total FAILED = 0
=====

```

شکل ۱۴: نتایج اجرای تست بنچ مدار بخش پذیری بر ۱۱ و تایید تمامی سناریوها

۴ نتیجه گیری

در این آزمایش، مدارهای ترکیبی تشخیص بخش پذیری عدد BCD چهاررقمی بر ۳ و ۱۱ به صورت کاملاً ساختاری با استفاده از گیت‌های پایه طراحی و پیاده‌سازی شدند. صحت عملکرد مدارها در تست بنچ‌های جامع در نرم‌افزارهای Quartus II و ModelSim مورد تایید قرار گرفت.