



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان آزمایش:

آزمایش چهارم: توصیف رفتاری

اعضای گروه

حسن پناهی

امین استاد کاظمی

امیرشایان سلیمانی نیا

نام درس

آزمایشگاه سیستم‌های دیجیتال

ترم تابستان ۱۴۰۵

نام استاد درس

دکتر انصاری

فهرست مطالب

۲	۱	مقدمه و اهداف آزمایش
۳	۲	تحلیل معماری و اصول عملکرد مدار پشته
۳	۱-۲	ساختار حافظه و اشاره گر پشته (Stack Pointer)
۳	۲-۲	تحلیل حالات کنترلی و عملیات همزمان (Simultaneous Operations) . . .
۵	۳	توصیف رفتاری پشته در Verilog
۸	۴	سنتز مدار در Quartus II و تحلیل سخت افزاری
۸	۱-۴	شماتیک RTL Viewer
۹	۲-۴	نگاشت فناوری و جایابی در FPGA
۱۰	۳-۴	گزارش مصرف منابع سخت افزاری (Flow Summary)
۱۱	۵	شبیه سازی در ModelSim و صحنه گذاری عملکرد
۱۱	۱-۵	سناریوهای آزمون تست بنچ
۱۲	۲-۵	شکل موج های شبیه سازی
۱۲	۳-۵	خروجی متنی تست بنچ (Console Transcript)
۱۵	۶	نتیجه گیری

۱ مقدمه و اهداف آزمایش

هدف از این آزمایش، طراحی، تحلیل و پیاده‌سازی یک مدار ترتیبی با توصیف رفتاری در زبان Verilog و بررسی جامع آن در نرم‌افزارهای Quartus II و ModelSim است. در این آزمایش، مدار مورد نظر یک پشته سخت‌افزاری با ساختار داده LIFO (Last In, First Out) است.

با توجه به صورت آزمایش، این پشته دارای عمق ۸ کلمه و پهنای داده ۴ بیت می‌باشد. پشته از طریق سیگنال‌های کنترلی Push و Pop مدیریت شده و مجهز به مکانیزم‌های حفاظتی در برابر Overflow و Underflow است.

ورودی‌ها و خروجی‌های مدار مطابق مشخصات صورت آزمایش به شرح زیر است:

• ورودی‌ها (Inputs):

- Clk: پالس ساعت سراسری مدار
- RstN: سیگنال بازنشانی آسنکرون و فعال با صفر
- Data_In: گذرگاه ورودی داده ۴ بیتی جهت ذخیره‌سازی در پشته
- Push: سیگنال فرمان درج داده در بالای پشته
- Pop: سیگنال فرمان برداشت داده از بالای پشته

• خروجی‌ها (Outputs):

- Data_Out: گذرگاه خروجی داده ۴ بیتی خوانده‌شده از پشته
- Full: سیگنال نشان دهنده پر بودن پشته؛ مقدار 1 نشان‌دهنده پر بودن کامل ظرفیت پشته است.
- Empty: سیگنال نشان دهنده وضعیت پشته؛ مقدار 0 نشان‌دهنده خالی بودن کامل پشته و مقدار 1 نشان‌دهنده وجود حداقل یک عنصر در پشته است.

۲ تحلیل معماری و اصول عملکرد مدار پشته

۱-۲ ساختار حافظه و اشاره گر پشته (Stack Pointer)

stack سخت‌افزاری دارای ۸ خانه حافظه ۴ بیتی است که در قالب یک آرایه ثبات به صورت $mem[0:7]$ $reg[3:0]$ مدل‌سازی می‌شود. جهت مدیریت موقعیت داده‌ها و هدایت عملیات، از یک اشاره گر پشته (sp) استفاده شده است.

اشاره گر پشته همواره به اولین موقعیت خالی بعدی جهت درج داده اشاره می‌کند:

- چون پشته می‌تواند شامل ۰ تا ۸ عنصر (در مجموع ۹ حالت متمایز) باشد، اشاره گر پشته به ۴ بیت ($[3:0]$) پهنا نیاز دارد تا مقادیر ۰ تا ۸ را پوشش دهد.
- مقدار $sp = 0$ نشان‌دهنده خالی بودن کامل پشته است. در این حالت، سیگنال $Empty = 0$ فعال (نشان‌دهنده خالی بودن) و $Full = 0$ هستند.
- مقدار $sp = 8$ بیانگر پر بودن کامل ظرفیت پشته است. در این حالت، سیگنال $Full = 1$ فعال و $Empty = 1$ هستند.
- در سایر حالات ($1 \leq sp \leq 7$)، پشته در وضعیت نیمه‌پر قرار داشته و هر دو سیگنال $Full = 0$ و $Empty = 1$ هستند.

معادلات منطقی خروجی‌های وضعیت و داده بر اساس اشاره گر پشته به صورت زیر تعریف می‌شوند:

$$Data_Out = data_out_reg \quad (۱)$$

$$Full = (sp == 4'd8) \quad (۲)$$

$$Empty = (sp \neq 4'd0) \quad (۳)$$

۲-۲ تحلیل حالات کنترلی و عملیات همزمان (Simultaneous Operations)

عملکرد مدار تحت سیگنال‌های کنترلی Push و Pop در هر لبه بالارونده پالس ساعت طبق جدول ۱ تعیین می‌شود:

جدول ۱: جدول عملکرد کنترلی مدار پشته

عملکرد مدار و تغییرات اشاره گر	وضعیت	Pop	Push
هیچ عملیاتی انجام نمی شود و محتوای پشته و اشاره گر ثابت می ماند.	بدون تغییر	0	0
داده Data_In در $mem[sp]$ ذخیره شده و $sp \leftarrow sp + 1$ می شود.	$sp < 8$ (عادی)	0	1
عملیات نادیده گرفته شده و مانع از سرریز (Overflow) می شود.	$sp = 8$ (پر)		
عنصر بالایی $mem[sp-1]$ به Data_Out منتقل شده و $sp \leftarrow sp - 1$ می شود.	$sp > 0$ (عادی)	1	0
عملیات نادیده گرفته شده و مانع از Underflow می شود.	$sp = 0$ (خالی)		
پشته خالی است؛ فقط عملیات Push انجام می پذیرد $(sp \leftarrow sp + 1)$.	$sp = 0$ (خالی)	1	1
پشته پر است؛ فقط عملیات Pop انجام می پذیرد $(sp \leftarrow sp - 1)$.	$sp = 8$ (پر)		
همزمان مقدار قبلی $mem[sp-1]$ در خروجی قرار گرفته و مقدار جدید در همان خانه جایگزین می شود (sp) ثابت می ماند).	$0 < sp < 8$		

۳ توصیف رفتاری پشته در Verilog

کد پیاده‌سازی شده ماژول پشته (stack.v) از ساختار رفتاری (always @(posedge Clk or negedge RstN)) بهره می‌برد که در آن بازنشانی آسنکرون با بالاترین اولویت بررسی می‌شود. ساختار ماژول در کد زیر آورده شده است:

```
module stack (  
    input      Clk,  
    input      RstN,  
    input  [3:0] Data_In,  
    input      Push,  
    input      Pop,  
    output [3:0] Data_Out,  
    output      Full,  
    output      Empty  
);  
  
    reg [3:0] mem [0:7];  
    reg [3:0] sp;  
    reg [3:0] data_out_reg;  
  
    assign Data_Out = data_out_reg;  
    assign Full      = (sp == 4'd8);  
    assign Empty     = (sp != 4'd0);  
  
    integer i;  
  
    always @(posedge Clk or negedge RstN) begin  
        if (!RstN) begin  
            sp <= 4'd0;  
            data_out_reg <= 4'd0;  
            for (i = 0; i < 8; i = i + 1)
```

```

        mem[i] <= 4'd0;
end
else begin
    case ({Push, Pop})
        2'b10: begin
            if (sp < 4'd8) begin
                mem[sp] <= Data_In;
                sp <= sp + 1;
            end
        end
        2'b01: begin
            if (sp > 4'd0) begin
                data_out_reg <= mem[sp - 1];
                sp <= sp - 1;
            end
        end
        2'b11: begin
            if (sp == 4'd0) begin
                mem[sp] <= Data_In;
                sp <= sp + 1;
            end
            else if (sp == 4'd8) begin
                data_out_reg <= mem[sp - 1];
                sp <= sp - 1;
            end
            else begin
                data_out_reg <= mem[sp - 1];
                mem[sp - 1] <= Data_In;
            end
        end
        default: ;
    endcase
end

```

end

end


endmodule

۴ سنتز مدار در Quartus II و تحلیل سخت‌افزاری

ماژول stack در نرم‌افزار Quartus II کامپایل و سنتز گردید. روند سنتز شامل تبدیل توصیف رفتاری به عناصر پایه‌ای منطقی و ثبات‌های D-FF موجود در معماری FPGA سری Cyclone IV GX است.

۴-۱ شماتیک RTL Viewer

شماتیک مدار حاصل از ابزار RTL Viewer در نرم‌افزار Quartus II در شکل ۱ نشان داده شده است. این دیاگرام نشان می‌دهد چگونه دکودرها، مالتی‌پلکسرهای انتخاب داده و ثبات‌های حافظه در سطح RTL پیاده‌سازی شده‌اند.




شکل ۱: شماتیک کامل RTL مدار پشته سنتز شده در نرم‌افزار Quartus II

۲-۴ نگاشت فناوری و جایی در FPGA

ابزار Technology Map Viewer نگاشت مدار به عناصر منطقی واقعی (Logic Elements - LE) را قبل و بعد از مرحله جایی و سیم‌کشی (Fitting) نمایش می‌دهد:

- شکل ۲ شماتیک مدار در مرحله پس از نگاشت (Post-Mapping) را نشان می‌دهد.
- شکل ۳ ساختار فیزیکی پیاده‌سازی شده در تراشه FPGA در مرحله پس از جایی و مسیریابی (Post-Fitting) را به تصویر می‌کشد.



شکل ۲: نمای نگاشت فناوری مدار پشته پس از فاز نگاشت اولیه (Technology Map Viewer - Post-Mapping)



شکل ۳: نمای مدار پشته پس از جایی و مسیریابی نهایی (Technology Map Viewer - Post-Fitting)

۳-۴ گزارش مصرف منابع سخت‌افزاری (Flow Summary)

خلاصه گزارش سنتز و میزان بهره‌برداری مدار از منابع تراشه FPGA در شکل ۴ آورده شده است.

Flow Summary	
Flow Status	Successful - Mon Aug 17 17:37:18 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version
Revision Name	stack
Top-level Entity Name	stack
Family	Cyclone IV GX
Total logic elements	71 / 14,400 (< 1 %)
Total combinational functions	54 / 14,400 (< 1 %)
Dedicated logic registers	40 / 14,400 (< 1 %)
Total registers	40
Total pins	14 / 81 (17 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۴: خلاصه گزارش سنتز و منابع مصرفی مدار پشته در نرم‌افزار Quartus II (Flow Summary)

تحلیل کمی منابع مصرفی طبق گزارش به شرح زیر است:

۱. عناصر منطقی کل (Total Logic Elements): مدار از ۷۱ بلوک منطقی معادل کمتر از ۱

درصد کل ظرفیت تراشه (71/14,400) استفاده نموده است.

۲. توابع ترکیبی (Combinational Functions): ۵۴ تابع ترکیبی جهت منطق رمزگشایی

اشاره‌گر، شرط‌های پر و خالی بودن و مالتی‌پلکسرهای ورودی/خروجی مصرف شده است.

۳. ثبات‌های منطقی اختصاصی (Dedicated Logic Registers): مجموعاً ۴۰ ثبات فلیپ‌فلاپ

مصرف شده است که شامل ۳۲ بیت برای ۸ خانه حافظه ۴ بیتی ($8 \times 4 = 32$)، ۴ بیت برای

اشاره‌گر پشته (sp) و ۴ بیت برای ثبات ثبات خروجی داده (data_out_reg) می‌باشد.

۴. پایه‌های ورودی/خروجی (Total Pins): ۱۴ پایه معادل ۱۷ درصد پایه‌های در دسترس

(14/81) به مدار اختصاص یافته است (شامل پالس ساعت، ریست، کنترل‌های ورودی،

باس‌های ۴ بیتی داده ورودی و خروجی و سیگنال‌های وضعیت).

۵ شبیه‌سازی در ModelSim و صفحه‌گذاری عملکرد

جهت اعتبارسنجی دقیق رفتار ترتیبی مدار، تست‌بنچ جامع stack_tb.v طراحی گردید. کلاک با دوره تناوب ۱۰ نانوثانیه ($f = 100\text{MHz}$) تولید شده و اعمال سیگنال‌ها در لبه‌های پایین‌رونده کلاک (@(negedge Clk)) صورت می‌پذیرد تا از بروز تداخل با لبه‌های بالارونده که زمان نمونه‌برداری مدار هستند جلوگیری شود.

۱-۵ سناریوهای آزمون تست‌بنچ

تست‌بنچ شامل ۶ سناریوی اعتبارسنجی مجزا است:

۱. تست ۱ (درج ۸ مقدار و پر کردن پشته): اعداد فرد 1, 3, 5, 7, 9, 11, 13, 15 به ترتیب در پشته درج شدند. پس از ۸ درج، مقدار $\text{Full} = 1$ تایید گردید.

۲. تست ۲ (بررسی حفاظت overflow در حالت پر): تلاش برای درج عدد ۲ هنگامی که پشته پر است انجام شد؛ تست‌بنچ تایید کرد که اشاره‌گر و داده‌های پشته بدون تغییر باقی ماندند.

۳. تست ۳ (خارج کردن تمام ۸ مقدار و بررسی ترتیب LIFO): مقادیر از پشته خارج شدند و خروجی‌ها به ترتیب معکوس 15, 13, 11, 9, 7, 5, 3, 1 دریافت شدند. پس از تخلیه کامل، $\text{Empty} = 0$ گردید.


۴. تست ۴ (بررسی حفاظت underflow در حالت خالی): تلاش برای اجرای Pop روی پشته خالی بررسی شد و پشته در حالت خالی امن باقی ماند.

۵. تست ۵ (توالی ترکیبی درج و برداشت): درج مقادیر 2, 4, 6، سپس یک Pop (خروج ۶)، سپس درج مقادیر 8, 10، و نهایتاً تخلیه کامل پشته (خروج مقادیر 10, 8, 4, 2).

۶. تست ۶ (عملیات همزمان Push و Pop): در پشته حاوی داده‌های [7, 14]، فرمان همزمان $\text{Push} = 1$ با ورودی 3 و $\text{Pop} = 1$ ارسال شد. مقدار عنصر بالایی (14) در خروجی ظاهر شد و مقدار جدید (3) جایگزین آن در پشته گردید؛ با تخلیه بعدی، مقادیر 3 و سپس 7 خارج شدند.

۲-۵ شکل موج‌های شبیه‌سازی

شکل موج سیگنال‌های کلاک، ریست، کنترلی، گذرگاه‌های داده و سیگنال‌های وضعیت حاصل از شبیه‌سازی در نرم‌افزار ModelSim در شکل ۵ نشان داده شده است.



شکل ۵: شکل موج‌های شبیه‌سازی مدار پشته در نرم‌افزار ModelSim و پوشش کلیه سناریوها

۳-۵ خروجی متنی تست‌بنچ (Console Transcript)

خروجی متنی اجرای تست‌بنچ در کنسول شبیه‌ساز ModelSim در شکل ۶ و متن کامل آن در ادامه آورده شده است:

```

# ===== TEST 1: Push 8 values (fill the stack) =====
# Full = 1 (expected 1)
#
# ===== TEST 2: Try to push when full (should be ignored) =====
# Full = 1 (expected 1, push was ignored)
#
# ===== TEST 3: Pop all 8 values (LIFO order) =====
# Expected order: 15, 13, 11, 9, 7, 5, 3, 1
# Popped: 15
# Popped: 13
# Popped: 11
# Popped: 9
# Popped: 7
# Popped: 5
# Popped: 3
# Popped: 1
# Empty = 0 (expected 0)
#
# ===== TEST 4: Try to pop when empty (should be ignored) =====
# Empty = 0 (expected 0, pop was ignored)
#
# ===== TEST 5: Push 3, Pop 1, Push 2, Pop all =====
# Popped: 6 (expected 6)
# Popped: 10 (expected 10)
# Popped: 8 (expected 8)
# Popped: 4 (expected 4)
# Popped: 2 (expected 2)
# Empty = 0 (expected 0)
#
# ===== TEST 6: Simultaneous Push and Pop =====
# After simultaneous Push(3) & Pop: Data_Out = 14 (expected 14)
# Popped: 3 (expected 3)
# Popped: 7 (expected 7)
#
# ===== ALL TESTS COMPLETE =====
# ** Note: $finish      : stack_tb.v(133)
#   Time: 731 ns  Iteration: 0  Instance: /stack_tb

```

شکل ۶: خروجی متنی چاپ شده در کنسول ModelSim حین اجرای تست بنچ

===== TEST 1: Push 8 values (fill the stack) =====

Full = 1 (expected 1)

===== TEST 2: Try to push when full (should be ignored) =====

Full = 1 (expected 1, push was ignored)

===== TEST 3: Pop all 8 values (LIFO order) =====

Expected order: 15, 13, 11, 9, 7, 5, 3, 1

Popped: 15

Popped: 13

Popped: 11

Popped: 9

Popped: 7

Popped: 5

Popped: 3

Popped: 1

Empty = 0 (expected 0)

===== TEST 4: Try to pop when empty (should be ignored) =====

Empty = 0 (expected 0, pop was ignored)

===== TEST 5: Push 3, Pop 1, Push 2, Pop all =====

Popped: 6 (expected 6)

Popped: 10 (expected 10)

Popped: 8 (expected 8)

Popped: 4 (expected 4)

Popped: 2 (expected 2)

Empty = 0 (expected 0)

===== TEST 6: Simultaneous Push and Pop =====

After simultaneous Push(3) & Pop: Data_Out = 14 (expected 14)

Popped: 3 (expected 3)

Popped: 7 (expected 7)

===== ALL TESTS COMPLETE =====

۶ نتیجه‌گیری

در این آزمایش، ساختار پشته سخت‌افزاری با عمق ۸ و پهنای ۴ بیت بر مبنای مدل رفتاری در زبان Verilog طراحی و پیاده‌سازی گردید. کلیه عملیات‌های پایه پشته (Push و Pop)، سازوکارهای جلوگیری از overflow و underflow و همچنین منطق عملیات همزمان پیاده‌سازی شدند. شبیه‌سازی جامع در نرم‌افزار ModelSim صحت کامل کارکرد مدار را به درستی تأیید کرد.