



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

آزمایش دوم- طراحی مدارهای ترتیبی

اعضای گروه

امیرشایان سلیمانی نیا

حسن پناهی

امین استادکاظمی

نام درس

آزمایشگاه طراحی سیستم های دیجیتال

تابستان ۱۴۰۵

نام استاد درس

دکتر انصاری

۱ مقدمه

هدف از انجام این آزمایش، طراحی، توصیف سخت‌افزاری و شبیه‌سازی یک مدار ترتیبی برای کنترل ورود و خروج یک اتاق انتظار است. در این سیستم، با استفاده از مفاهیم مدارهای ترتیبی و طراحی ماژولار در زبان وریلاگ، یک Up/Down Counter پیاده‌سازی شده و در کنار منطق کنترلی درها، مدیریت ظرفیت اتاق را بر عهده دارد.

۲ شرح آزمایش

در این آزمایش یک اتاق انتظار با ظرفیت حداکثر ۱۵ نفر مدل‌سازی شده است. قوانین کنترل این اتاق به شرح زیر است:


- **سنسورهای عبور:** در کنار درهای ورودی و خروجی سنسورهایی وجود دارند که با عبور افراد، پالس‌های IN و OUT را تولید می‌کنند.
- **شرایط ورود:** فردی که قصد ورود دارد باید دکمه Ent را فشار دهد. اگر ظرفیت اتاق کمتر از ۱۵ نفر باشد و زمان هم مجاز باشد (سیگنال T برابر ۱)، سیگنال Open فعال شده و در ورودی باز می‌شود.
- **بسته شدن در ورودی:** در ورودی پس از باز شدن، باز می‌ماند تا زمانی که سنسور IN عبور فرد را تشخیص دهد؛ پس از آن در بسته می‌شود.
- **کنترل در خروجی:** در خروجی همواره باز است، مگر زمانی که اتاق کاملاً خالی باشد (شمارنده روی صفر باشد). در این حالت سیگنال Close فعال می‌شود.
- **همزمانی ورود و خروج:** اگر دو نفر همزمان وارد و خارج شوند، تعداد افراد داخل اتاق نباید تغییری کند.

۳ توضیح کد وریلاگ

طراحی این سیستم شامل دو بخش اصلی است:

۱-۳ ماژول شمارنده (up_down_counter)

این ماژول یک شمارنده ۴ بیتی است که ورودی‌های کنترل جهت شمارش (U)، Enable و یک پایه ریست اکتیو لو (~Clr) دارد. اگر Enable صفر باشد، شمارنده بدون توجه به لبه‌های کلاک، مقدار فعلی خود را حفظ می‌کند.



شکل ۱: نمای RTL مدار داخلی شمارنده


۲-۳ ماژول اصلی (Waiting_Room)

این ماژول ارتباط بین سنسورها، درها و شمارنده را مدیریت می‌کند. چند منطق در طراحی این بخش به کار رفته است:

- مدیریت همزمانی: برای تشخیص حالت ورود و خروج همزمان، سنسورهای IN و OUT با یک گیت XOR با یکدیگر ترکیب شده‌اند. خروجی این گیت به پایه Enable شمارنده متصل است. در نتیجه اگر هر دو سنسور همزمان فعال شوند، حاصل XOR صفر شده و شمارنده مقدار قبلی خود را حفظ می‌کند.

- کنترل در خروجی (Close): هرگاه خروجی شمارنده برابر با صفر باشد، سیگنال Close برابر ۱ شود تا در بسته بماند.


- کنترل در ورودی (Open): این بخش با یک منطق ترتیبی (بلوک always حساس به لبه کلاک و لبه پایین‌رونده ریست آسنکرون) پیاده‌سازی شده است. یک نکته مهم منطقی در این بخش، رعایت اولویت شروط است؛ دستور بسته شدن در با سنسور عبور (IN_sensor) بالاتر از شرط باز شدن در قرار گرفته است. این یعنی سنسور عبور اولویت مطلق دارد و جلوی باز ماندن اشتباه در را می‌گیرد. شرط باز شدن در نیز بررسی درخواست (Ent)، کمتر بودن ظرفیت از ۱۵ ($Count < 15$) و مجاز بودن زمان ($T=1$) است.



شکل ۲: نمای RTL مدار استخراج شده از نرم‌افزار Quartus

۴ شبیه‌سازی مدار

جهت بررسی صحت عملکرد مدار، یک Testbench نوشته شد و در نرم‌افزار ModelSim مورد شبیه‌سازی قرار گرفت. شکل موج خروجی این شبیه‌سازی در ادامه قابل مشاهده است:



شکل ۳: شکل موج‌های شبیه‌سازی مدار در نرم‌افزار ModelSim

در این شکل موج، سناریوهای زیر به ترتیب زمان اجرا و تحلیل شده‌اند:

۱. **مقداردهی اولیه:** در ابتدا با اعمال سیگنال صفر به پایه ریست ($Clr=0$)، شمارنده در حالت صفر قرار می‌گیرد و چون اتاق خالی است، در خروجی قفل می‌باشد ($Close=1$). پس از ۲۵ نانوثانیه، با یک شدن این سیگنال ($Clr=1$)، مدار از حالت ریست خارج شده و آماده کار می‌شود.

۲. **درخواست نامعتبر:** در ادامه، دکمه ورود (Ent) فشرده می‌شود اما چون زمان مجاز نیست ($T=0$)، سیگنال $Open$ فعال نمی‌شود و در بسته می‌ماند.

۳. **ورودهای متوالی:** سپس دو نفر با رعایت شرایط مجاز ($Ent=1$ و $T=1$) وارد می‌شوند. با هر بار فعال شدن سنسور ورودی (IN)، شمارنده یک واحد بالا می‌رود و مقدار $Count$ به عدد ۲ می‌رسد.

۴. **ورود و خروج همزمان:** برای تست منطق $Hold$ ، سنسورهای IN و OUT همزمان فعال می‌شوند. مدار به درستی این تقابل را تشخیص داده و مقدار شمارنده را روی عدد ۲ ثابت نگه می‌دارد.

۵. **خروج متوالی و تخلیه اتاق:** سنسور خروجی (OUT) دو بار به صورت مجزا پالس می‌دهد. شمارنده به درستی کاهش یافته و به محض اینکه اتاق کاملاً خالی می‌شود ($Count=0$)، مجدداً سیگنال $Close$ برابر ۱ شده و در خروجی قفل می‌گردد.

۶. تست ظرفیت حداکثر (پر شدن اتاق): با استفاده از یک حلقه در کد تست بنچ، ورود ۱۵ نفر به صورت متوالی شبیه سازی شد. پس از رسیدن شمارنده به عدد ۱۵ (تکمیل ظرفیت)، مجدداً دکمه درخواست ورود فشرده شد ($T=1$ و $Ent=1$). همان طور که در شکل موج مشاهده می شود، مدار با تشخیص پر بودن اتاق، اجازه ورود نداده و سیگنال Open صفر باقی می ماند. در این حالت در خروجی همچنان باز است ($Close=0$) تا افراد داخل بتوانند از اتاق خارج شوند.

۵ فرکانس کاری مدار

با توجه به گزارش Fmax Summary استخراج شده از نرم افزار Quartus، بیشینه فرکانس کاری مجاز مدار برابر با ۲۵۰ مگاهرتز به دست آمد.

Slow 1200mV 85C Model Fmax Summary				
	Fmax	Restricted Fmax	Clock Name	Note
1	607.16 MHz	250.0 MHz	Clk	limit due to minimum period restriction (max I/O toggle rate)

شکل ۴: گزارش Fmax مدار

۶ نتیجه گیری

در این آزمایش، مدار کنترل یک اتاق انتظار با استفاده از یک شمارنده و منطق ترکیبی در Verilog طراحی شد. شبیه سازی های انجام شده در نرم افزار ModelSim تایید کرد که سیستم در تمامی سناریوهای تعریف شده (از جمله ورود و خروج همزمان و محدودیت ظرفیت ۱۵ نفر) عملکردی کاملاً صحیح دارد. در نهایت، با سنتز مدار در نرم افزار Quartus، شماتیک RTL مدار استخراج و بیشینه فرکانس کاری مجاز برابر با ۲۵۰ مگاهرتز گزارش شد.