



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

گزارش آزمایش ۳ : توصیف جریان داده

اعضای گروه

امیرشایان سلیمانی نیا

حسن پناهی

امین استادکاظمی

نام درس

آز طراحی سیستم های دیجیتال

تابستان ۱۴۰۵

نام استاد درس

دکتر انصاری

فهرست مطالب

اول	مقایسه کننده ۴ بیتی سلسله‌مراتبی (4-bit Combinational Comparator)	۳
۱	هدف آزمایش	۳
۲	مبانی تئوری و عملکرد مدار	۳
۱-۲	معادلات بولی مدار	۳
۳	تحلیل ساختار ترکیبی مدار	۴
۴	طراحی سلسله‌مراتبی (Hierarchical Design)	۴
۵	کدهای Verilog پیاده‌سازی شده و نتایج سنتز	۵
۱-۵	ماژول مقایسه کننده ۱ بیتی آبشاری	۵
۲-۵	ماژول مقایسه کننده ۴ بیتی سلسله‌مراتبی	۵
۶	شبیه‌سازی و نتایج تست	۸
۱-۶	نتایج متنی اجرای تست‌بنچ (Console Output)	۸
۲-۶	نمودار زمانی و شکل موج (Waveform)	۸
۷	نتیجه‌گیری	۸
دوم	مقایسه کننده سریال ترتیبی (Sequential Serial Comparator)	۱۰
۱	هدف آزمایش	۱۰
۲	مبانی تئوری و نحوه عملکرد مدار	۱۰

۱۱	۱-۲	مدل‌سازی حافظه با استفاده از Master-Slave در Assign
۱۱	۲-۲	معادلات منطقی حالت بعدی (Next-State Logic)
۱۲	۳	کد Verilog مدار مقایسه‌کننده سریال
۱۲	۴	شبیه‌سازی و ارزیابی نتایج
۱۲	۱-۴	شماتیک RTL استخراج‌شده از Quartus
۱۳	۲-۴	خروجی متنی تست‌بنچ (Console Logs)
۱۴	۳-۴	شکل موج زمانی (Timing Waveform)
۱۵	۵	نتیجه‌گیری

مقایسه کننده ۴ بیتی سلسله‌مراتبی (4-bit Combinational Comparator)

۱ هدف آزمایش

هدف از این آزمایش، فراگیری مدل‌سازی جریان داده (Dataflow) با استفاده از دستورهای تخصیص پیوسته (assign) در زبان توصیف سخت‌افزار Verilog، درک ساختار مقایسه‌کننده‌های آبشاری (Cascadable Comparator) و نحوه پیاده‌سازی مدارات به روش سلسله‌مراتبی (Hierarchical Design) بدون استفاده از المان‌های حافظه‌دار است.

۲ مبانی تئوری و عملکرد مدار

یک مقایسه‌کننده آبشاری ۱ بیتی علاوه بر دریافت دو بیت a و b ، سیگنال‌های کنترلی وضعیت بیت‌های پرارزش‌تر قبلی را نیز دریافت می‌کند:

• gt_in : بزرگتر بودن بیت‌های پرارزش‌تر ($A > B$).

• eq_in : برابری تمام بیت‌های پرارزش‌تر قبلی ($A == B$).

• lt_in : کوچکتر بودن بیت‌های پرارزش‌تر ($A < B$).

۱-۲ معادلات بولی مدار

مقایسه داده‌ها همواره از باارزش‌ترین بیت (MSB) آغاز می‌شود. اگر در بیت‌های پرارزش وضعیت برابری نقض شده باشد، نتیجه مشخص شده و بیت‌های کم‌ارزش‌تر اثری نخواهند داشت. معادلات بولی حاکم بر هر مازول ۱ بیتی به شرح زیر است:

$$gt_out = gt_in \vee (eq_in \wedge a \wedge \bar{b}) \quad (1)$$

$$lt_out = lt_in \vee (eq_in \wedge \bar{a} \wedge b) \quad (2)$$

$$eq_out = eq_in \wedge (a \odot b) \quad (3)$$

که در آن عملگر $\odot$ نشان‌دهنده عملگر تساوی (XNOR) است.

۳ تحلیل ساختار ترکیبی مدار

این مدار یک مدار تماماً ترکیبی (Combinational) است:

۱. خروجی‌های مدار در هر لحظه تنها تابعی از مقادیر ورودی‌های فعلی هستند.
۲. هیچ‌گونه سیگنال کلاک (CLK)، لچ یا فلیپ‌فلاپی در ساختار مدار استفاده نشده است.
۳. کلیه تخصیص‌ها با دستور assign انجام شده که پس از سنتز به شبکه‌ای از گیت‌های منطقی موازی تبدیل می‌شوند.

۴ طراحی سلسله‌مراتبی (Hierarchical Design)


در طراحی سلسله‌مراتبی، ابتدا ماژول پایه ۱ بیتی طراحی شده و سپس ماژول اصلی ۴ بیتی از طریق نمونه‌سازی (Instantiation) چهار بلوک یکپارچه ساخته می‌شود:

- بیت ۳: (MSB) به دلیل اینکه مرحله بالاتری ندارد، ورودی‌های اولیه آن به صورت $eq_in = 1$ ، $gt_in = 0$ و $lt_in = 0$ تنظیم می‌شوند.
- بیت‌های ۲ و ۱: سیگنال‌های خروجی زنجیره‌ای طبقه قبل را دریافت کرده و پس از پردازش به طبقه بعدی هدایت می‌کنند.
- بیت ۰: (LSB) خروجی نهایی مقایسه دو عدد ۴ بیتی را تولید می‌کند.

۵ کدهای Verilog پیاده‌سازی شده و نتایج سنتز

۱-۵ ماژول مقایسه‌کننده ۱ بیتی آبشاری

```
1 module cascadable_1bit_comparator (  
2     input wire a,  
3     input wire b,  
4     input wire gt_in,  
5     input wire eq_in,  
6     input wire lt_in,  
7     output wire gt_out,  
8     output wire eq_out,  
9     output wire lt_out  
10 );  
11 assign gt_out = gt_in | (eq_in & (a & ~b));  
12 assign lt_out = lt_in | (eq_in & (~a & b));  
13 assign eq_out = eq_in & (a ~^ b);  
14 endmodule
```



شکل ۱: شماتیک RTL مقایسه‌کننده ۱ بیتی سلسله‌مراتبی آبشاری در Quartus


۲-۵ ماژول مقایسه‌کننده ۴ بیتی سلسله‌مراتبی

```
1 module comparator_4bit (  
2     input wire [3:0] A,  
3     input wire [3:0] B,  
4     output wire      A_gt_B,  
5     output wire      A_eq_B,  
6     output wire      A_lt_B
```

```

7 );
8 wire [2:0] gt_chain;
9 wire [2:0] eq_chain;
10 wire [2:0] lt_chain;
11
12 // Bit 3 (MSB)
13 cascadable_1bit_comparator comp3 (
14     .a(A[3]), .b(B[3]),
15     .gt_in(1'b0), .eq_in(1'b1), .lt_in(1'b0),
16     .gt_out(gt_chain[2]), .eq_out(eq_chain[2]), .lt_out(lt_chain[2])
17 );
18
19 // Bit 2
20 cascadable_1bit_comparator comp2 (
21     .a(A[2]), .b(B[2]),
22     .gt_in(gt_chain[2]), .eq_in(eq_chain[2]), .lt_in(lt_chain[2]),
23     .gt_out(gt_chain[1]), .eq_out(eq_chain[1]), .lt_out(lt_chain[1])
24 );
25
26 // Bit 1
27 cascadable_1bit_comparator comp1 (
28     .a(A[1]), .b(B[1]),
29     .gt_in(gt_chain[1]), .eq_in(eq_chain[1]), .lt_in(lt_chain[1]),
30     .gt_out(gt_chain[0]), .eq_out(eq_chain[0]), .lt_out(lt_chain[0])
31 );
32
33 // Bit 0 (LSB)
34 cascadable_1bit_comparator comp0 (
35     .a(A[0]), .b(B[0]),
36     .gt_in(gt_chain[0]), .eq_in(eq_chain[0]), .lt_in(lt_chain[0]),
37     .gt_out(A_gt_B), .eq_out(A_eq_B), .lt_out(A_lt_B)
38 );
39 endmodule

```



شکل ۲: شماتیک RTL مقایسه کننده ۴ بیتی سلسله مراتبی در Quartus

Flow Summary	
<<Filter>>	
Flow Status	In progress - Tue Aug 18 21:45:06 2026
Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	comparator_4bit
Top-level Entity Name	comparator_4bit
Family	Cyclone V
Device	5CGXFC7C7F23C8
Timing Models	Final
Logic utilization (in ALMs)	4 / 56,480 (< 1 %)
Total registers	0
Total pins	11 / 268 (4 %)
Total virtual pins	0
Total block memory bits	0 / 7,024,640 (0 %)
Total DSP Blocks	0 / 156 (0 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 13 (0 %)
Total DLLs	0 / 4 (0 %)

شکل ۳: flow summary برای مدار مقایسه کننده ۴ بیتی

۶ شبیه‌سازی و نتایج تست

۱-۶ نتایج متنی اجرای تست‌بنچ (Console Output)


خروجی‌های ثبت‌شده در کنسول ناشی از اجرای تست‌بنچ و اعمال بردارهای آزمون مختلف در شکل زیر آورده شده است:

```
~/Desktop/DSD_lab
> vvp sim.vvp
VCD info: dumpfile wave.vcd opened for output.
Time=0 | A=0000 (0) | B=0000 (0) | GT=0, EQ=1, LT=0
Time=10000 | A=1000 (8) | B=0011 (3) | GT=1, EQ=0, LT=0
Time=20000 | A=0010 (2) | B=1010 (10) | GT=0, EQ=0, LT=1
Time=30000 | A=0111 (7) | B=0110 (6) | GT=1, EQ=0, LT=0
Time=40000 | A=0100 (4) | B=0101 (5) | GT=0, EQ=0, LT=1
Time=50000 | A=1111 (15) | B=1111 (15) | GT=0, EQ=1, LT=0
Time=60000 | A=1100 (12) | B=0100 (4) | GT=1, EQ=0, LT=0
Time=70000 | A=0001 (1) | B=1110 (14) | GT=0, EQ=0, LT=1
tb_comparator_4bit_1.v:59: $finish called at 90000 (1ps)
```

شکل ۴: نتایج اجرای شبیه‌سازی و چاپ بردارهای تست در کنسول

۲-۶ نمودار زمانی و شکل موج (Waveform)

شکل موج سیگنال‌های ورودی و خروجی در محیط نرم‌افزار GTKWave / ModelSim در شکل زیر قابل مشاهده است:



شکل ۵: شکل موج خروجی سیگنال‌های مدار در محیط شبیه‌ساز

۷ نتیجه‌گیری

طراحی مقایسه‌کننده ۴ بیتی بر پایه مدل جریان داده و با ساختار آبشاری با موفقیت پیاده‌سازی و شبیه‌سازی گردید. نتایج خروجی نشان داد که انتقال وضعیت از بیت پرارزش به بیت‌های کم‌ارزش‌تر

بدون ایجاد وابستگی زمانی یا نیاز به عناصر ترتیبی، صحت عملکرد مقایسه را در مدار ترکیبی تضمین می‌کند.

بخش دوم

مقایسه کننده سریال ترتیبی (Sequential Serial Comparator)

۱ هدف آزمایش

هدف از این بخش، طراحی یک مقایسه کننده سریال ترتیبی (Sequential Serial Comparator) صرفاً با استفاده از مدل سازی جریان داده (assign) در زبان Verilog است. در این آزمایش قیود زیر اعمال شده است:

۱. استفاده انحصاری از دستورات assign و عدم استفاده از ساختارهای رفتاری نظیر always @(posedge clk).

۲. عدم استفاده از طراحی سلسله مراتبی و پیاده سازی کل مدار ترتیبی در قالب یک ماژول تک پیمانه (Flat Module).

۳. پردازش بیت ها به صورت همزمان با پالس ساعت و به روزرسانی خروجی به ازای هر بیت ورودی.

۲ مبانی تئوری و نحوه عملکرد مدار

در پردازش سریال، مقایسه از باارزش ترین بیت (MSB-First) آغاز می شود:

- با اعمال سیگنال reset، مدار به حالت اولیه بازمی گردد ($EQ = 1$ و $GT = LT = 0$).
- تا زمانی که بیت های ورودی برابر باشند ($a = b$)، خروجی $EQ = 1$ باقی می ماند.
- به محض رخ دادن اولین اختلاف بین دو بیت ورودی، وضعیت مدار به یکی از حالات $A > B$ یا $A < B$ قفل شده و تا پایان مقایسه (یا وقوع ریست مجدد) خروجی بیت های بعدی بی اثر خواهد بود.

۱-۲ مدل سازی حافظه با استفاده از Master-Slave در Assign

برای ساخت فلیپ فلاپ لبه مثبت ترتیبی با دستورات assign، از دو طبقه لچ فیدبک دار (Master-Slave Latch) استفاده می شود:

۱. طبقه **Master**: در سطح پایین کلاک ($\sim clk$) داده ورودی را نمونه برداری می کند.

۲. طبقه **Slave**: در سطح بالای کلاک (clk) خروجی طبقه Master را به خروجی نهایی انتقال می دهد.

این سازوکار تضمین می کند تغییرات وضعیت دقیقاً در لبه مثبت ساعت اعمال شوند.

۲-۲ معادلات منطقی حالت بعدی (Next-State Logic)

$$next_gt = q_gt \vee (\overline{q_gt} \wedge \overline{q_lt} \wedge a \wedge \overline{b}) \quad (۱)$$

$$next_lt = q_lt \vee (\overline{q_gt} \wedge \overline{q_lt} \wedge \overline{a} \wedge b) \quad (۲)$$


$$eq = \overline{q_gt} \wedge \overline{q_lt} \quad (۳)$$

۳ کد Verilog مدار مقایسه کننده سریال و نتایج سنتز

```

1 module serial_comparator (
2     input wire clk,
3     input wire reset,
4     input wire a,
5     input wire b,
6     output wire gt,
7     output wire eq,
8     output wire lt
9 );
10 wire next_gt, next_lt;
11 wire q_gt_master, q_gt;
12 wire q_lt_master, q_lt;
13
14 // .
15 assign next_gt = q_gt | (~q_gt & ~q_lt & (a & ~b));
16 assign next_lt = q_lt | (~q_gt & ~q_lt & (~a & b));
17
18 // .      GT (Master-Slave      )
19 assign q_gt_master = reset ? 1'b0 : (~clk ? next_gt : q_gt_master);
20 assign q_gt        = reset ? 1'b0 : ( clk ? q_gt_master : q_gt);
21
22 // .      LT (Master-Slave      )
23 assign q_lt_master = reset ? 1'b0 : (~clk ? next_lt : q_lt_master);
24 assign q_lt        = reset ? 1'b0 : ( clk ? q_lt_master : q_lt);
25
26 // .
27 assign gt = q_gt;
28 assign lt = q_lt;
29 assign eq = ~q_gt & ~q_lt;
30 endmodule

```



شکل ۱: شماتیک RTL مقایسه کننده سریال ترتیبی در Quartus

Flow Summary	
<<Filter>>	
Flow Status	In progress - Tue Aug 18 21:40:32 2026
Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	serial_comparator
Top-level Entity Name	serial_comparator
Family	Cyclone V
Device	5CGXFC7C7F23C8
Timing Models	Final
Logic utilization (in ALMs)	4 / 56,480 (< 1 %)
Total registers	0
Total pins	7 / 268 (3 %)
Total virtual pins	0
Total block memory bits	0 / 7,024,640 (0 %)
Total DSP Blocks	0 / 156 (0 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 13 (0 %)
Total DLLs	0 / 4 (0 %)

شکل ۲: flow summary برای مدار مقایسه کننده سریال

۴ شبیه سازی و ارزیابی نتایج

۴-۱ خروجی متنی تست بنچ (Console Logs)

برای سنجش عملکرد مدار، جفت عددهای ۴ بیتی مختلفی از بیت پرارزش به کم ارزش به همراه پالس های ساعت و سیگنال ریست به مدار ارسال گردید. خروجی کنسول در شکل زیر قابل مشاهده است:

```
~/Desktop/DSD_lab
> vvp sim
VCD info: dumpfile wave_serial.vcd opened for output.

--- شروع مقایسه: A = 1100 (12) | B = 1100 (12) ---
Time=36000 | Bit[3]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=46000 | Bit[2]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=56000 | Bit[1]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=66000 | Bit[0]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0

--- شروع مقایسه: A = 1000 (8) | B = 0011 (3) ---
Time=86000 | Bit[3]: a=1, b=0 | وضعیت تا این بیت -> GT=1, EQ=0, LT=0
Time=96000 | Bit[2]: a=0, b=0 | وضعیت تا این بیت -> GT=1, EQ=0, LT=0
Time=106000 | Bit[1]: a=0, b=1 | وضعیت تا این بیت -> GT=1, EQ=0, LT=0
Time=116000 | Bit[0]: a=0, b=1 | وضعیت تا این بیت -> GT=1, EQ=0, LT=0

--- شروع مقایسه: A = 0010 (2) | B = 1010 (10) ---
Time=136000 | Bit[3]: a=0, b=1 | وضعیت تا این بیت -> GT=0, EQ=0, LT=1
Time=146000 | Bit[2]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=0, LT=1
Time=156000 | Bit[1]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=0, LT=1
Time=166000 | Bit[0]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=0, LT=1


--- شروع مقایسه: A = 0111 (7) | B = 0110 (6) ---
Time=186000 | Bit[3]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=196000 | Bit[2]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=206000 | Bit[1]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=216000 | Bit[0]: a=1, b=0 | وضعیت تا این بیت -> GT=1, EQ=0, LT=0

--- شروع مقایسه: A = 0100 (4) | B = 0101 (5) ---
Time=236000 | Bit[3]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=246000 | Bit[2]: a=1, b=1 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=256000 | Bit[1]: a=0, b=0 | وضعیت تا این بیت -> GT=0, EQ=1, LT=0
Time=266000 | Bit[0]: a=0, b=1 | وضعیت تا این بیت -> GT=0, EQ=0, LT=1
tb_serial_comparator.v:84: $finish called at 286000 (1ps)
```

شکل ۳: نتایج اجرای تست‌بنچ سریال و بررسی پالس به پالس سیگنال‌ها در کنسول

۲-۴ شکل موج زمانی (Timing Waveform)

شکل موج سیگنال‌های کلاک، ریست، ورودی‌های سریالی a و b و خروجی‌های مدار در شکل زیر آورده شده است:



شکل ۴: نمودار زمانی و شکل موج عملکرد مقایسه‌کننده سریال در GTKWave

۵ نتیجه‌گیری

در این آزمایش نشان داده شد که با استفاده از تخصیص پیوسته (assign) و ایجاد مسیرهای فیدبک متقاطع در قالب لچ‌های Master-Slave، می‌توان مدارهای ترتیبی دارای حافظه را بدون نیاز به بلاک‌های رفتاری (always) پیاده‌سازی نمود. نتایج شبیه‌سازی تایید کرد که مدار با دریافت هر بیت در لبه مثبت کلاک، وضعیت مقایسه را به درستی حفظ کرده و با اولین اختلاف در بیت‌های پرارزش، خروجی نهایی را تا رست بعدی تثبیت می‌کند.