



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

گزارش آزمایش ۶ : طراحی یک انکوباتور

اعضای گروه

امین استاد کاظمی

حسن پناهی

امیرشایان سلیمانی نیا

نام درس

آز طراحی سیستم های دیجیتال

تابستان ۱۴۰۵

نام استاد درس

دکتر انصاری

فهرست مطالب

۱	مقدمه و هدف آزمایش	۱
۱	تشریح معماری و منطق ماشین‌های حالت (FSM)	۲
۲	کد مازول کنترلر انکوباتور (Verilog HDL)	۳
۵	شبیه‌سازی و اعتبارسنجی عملکرد (Testbench)	۴
۵	سنتز و پیاده‌سازی سخت‌افزاری در نرم‌افزار Quartus	۵
۶	۱-۵ شماتیک مداری (RTL Viewer)	۵-۱
۶	۲-۵ گزارش منابع مصرفی (Flow Summary)	۵-۲
۷	نتیجه‌گیری	۶

۱ مقدمه و هدف آزمایش

هدف از این آزمایش، طراحی، شبیه‌سازی و سنتز واحد کنترل دیجیتال یک سیستم انکوباتور (Incubator) با زبان توصیف سخت‌افزار Verilog است. در سیستم‌های انکوباتور، تثبیت و مدیریت دقیق دما در یک بازه ایمن اهمیت بالایی دارد. سیستم مورد نظر شامل یک حسگر دما با خروجی ۸ بیتی با علامت (در بازه -10°C تا $+60^{\circ}\text{C}$)، یک واحد گرم‌کننده (Heater) و یک واحد خنک‌کننده (Cooler) مجهز به پنکه متغیر با دورهای مختلف (Fan) است.

۲ تشریح معماری و منطق ماشین‌های حالت (FSM)

سیستم کنترل از دو ماشین حالت متناهی (FSM) وابسته به هم تشکیل شده است:

۱. ماشین حالت اصلی (Main FSM): این واحد بر اساس دمای دریافتی، عملکرد کلی سیستم را بین سه حالت مدیریت می‌کند:

- حالت S_1 (IDLE): هر دو واحد Heater و Cooler خاموش هستند.
- حالت S_2 (Cooling): واحد Cooler روشن و Heater خاموش است (ورود در $T > 35^{\circ}\text{C}$ و خروج در $T < 25^{\circ}\text{C}$).
- حالت S_3 (Heating): واحد Heater روشن و Cooler خاموش است (ورود در $T < 15^{\circ}\text{C}$ و خروج در $T > 30^{\circ}\text{C}$).

۲. ماشین حالت تنظیم دور فن (Fan Speed / CRS FSM): این ماشین صرفاً در زمانی که سیستم در حالت S_2 قرار دارد فعال بوده و سرعت چرخش فن (CRS) را در مقادیر ۴، ۶ و ۸ دور بر ثانیه (RPS) تنظیم می‌کند. در صورت خروج از حالت خنک‌کننده، حالت فن برابر با OUT (۰ RPS) خواهد شد.

۳ کد ماژول کنترلر انکوباتور (Verilog HDL)

پیاده‌سازی ماژول به صورت دوگانه و با استفاده از روش استاندارد توصیف ترتیبی (Sequential) برای رجیستر وضعیت و منطق ترکیبی (Combinational) برای گذار حالت‌ها صورت گرفته است:

```
1 module incubator_controller (  
2     input wire      clk,  
3     input wire      rst_n,  
4     input wire signed [7:0] temp,  
5     output reg       heater,  
6     output reg       cooler,  
7     output reg [3:0] crs  
8 );  
9  
10    localparam MAIN_S1_IDLE = 2'b00;  
11    localparam MAIN_S2_COOL = 2'b01;  
12    localparam MAIN_S3_HEAT = 2'b10;  
13  
14    localparam FAN_OUT = 2'b00;  
15    localparam FAN_S1  = 2'b01;  
16    localparam FAN_S2  = 2'b10;  
17    localparam FAN_S3  = 2'b11;  
18  
19    reg [1:0] main_state, next_main_state;  
20    reg [1:0] fan_state,  next_fan_state;  
21  
22    always @(posedge clk or negedge rst_n) begin  
23        if (!rst_n) begin  
24            main_state <= MAIN_S1_IDLE;  
25            fan_state  <= FAN_OUT;  
26        end else begin  
27            main_state <= next_main_state;  
28            fan_state  <= next_fan_state;  
29        end  
30    end  
31
```

```

32  always @(*) begin
33      next_main_state = main_state;
34      case (main_state)
35          MAIN_S1_IDLE: begin
36              if (temp > 8'sd35)
37                  next_main_state = MAIN_S2_COOL;
38              else if (temp < 8'sd15)
39                  next_main_state = MAIN_S3_HEAT;
40          end
41          MAIN_S2_COOL: begin
42              if (temp < 8'sd25)
43                  next_main_state = MAIN_S1_IDLE;
44          end
45          MAIN_S3_HEAT: begin
46              if (temp > 8'sd30)
47                  next_main_state = MAIN_S1_IDLE;
48          end
49          default: next_main_state = MAIN_S1_IDLE;
50      endcase
51  end
52
53  always @(*) begin
54      if (main_state != MAIN_S2_COOL) begin
55          next_fan_state = FAN_OUT;
56      end else begin
57          next_fan_state = fan_state;
58          case (fan_state)
59              FAN_OUT: begin
60                  if (temp > 8'sd35)
61                      next_fan_state = FAN_S1;
62              end
63              FAN_S1: begin
64                  if (temp < 8'sd25)
65                      next_fan_state = FAN_OUT;
66                  else if (temp > 8'sd40)
67                      next_fan_state = FAN_S2;

```

```

68         end
69         FAN_S2: begin
70             if (temp < 8'sd35)
71                 next_fan_state = FAN_S1;
72             else if (temp > 8'sd45)
73                 next_fan_state = FAN_S3;
74             end
75         FAN_S3: begin
76             if (temp < 8'sd40)
77                 next_fan_state = FAN_S2;
78             end
79             default: next_fan_state = FAN_OUT;
80         endcase
81     end
82 end
83
84 always @(*) begin
85     case (main_state)
86         MAIN_S1_IDLE: begin heater = 1'b0; cooler = 1'b0; end
87         MAIN_S2_COOL: begin heater = 1'b0; cooler = 1'b1; end
88         MAIN_S3_HEAT: begin heater = 1'b1; cooler = 1'b0; end
89         default:      begin heater = 1'b0; cooler = 1'b0; end
90     endcase
91
92     case (fan_state)
93         FAN_S1: crs = 4'd4;
94         FAN_S2: crs = 4'd6;
95         FAN_S3: crs = 4'd8;
96         default: crs = 4'd0;
97     endcase
98 end
99
100 endmodule


```

۴ شبیه‌سازی و اعتبار‌سنجی عملکرد (Testbench)

برای بررسی صحت عملکرد مدار، یک سناریوی جامع شامل کاهش شدید دما تا مقادیر منفی، بررسی اثر هیستریزیس، افزایش دما تا آستانه‌های سرعت مختلف فن و بازگشت به حالت تعادل تست شد.

```
Time = 0 ns | Temp = 20 C | Heater = 0 | Cooler = 0 | CRS = 0 RPS
Time = 25000 ns | Temp = 10 C | Heater = 1 | Cooler = 0 | CRS = 0 RPS
Time = 45000 ns | Temp = 25 C | Heater = 1 | Cooler = 0 | CRS = 0 RPS
Time = 65000 ns | Temp = 32 C | Heater = 0 | Cooler = 0 | CRS = 0 RPS
Time = 85000 ns | Temp = 38 C | Heater = 0 | Cooler = 1 | CRS = 0 RPS
Time = 95000 ns | Temp = 38 C | Heater = 0 | Cooler = 1 | CRS = 4 RPS
Time = 105000 ns | Temp = 42 C | Heater = 0 | Cooler = 1 | CRS = 6 RPS
Time = 125000 ns | Temp = 48 C | Heater = 0 | Cooler = 1 | CRS = 8 RPS
Time = 145000 ns | Temp = 38 C | Heater = 0 | Cooler = 1 | CRS = 6 RPS
Time = 165000 ns | Temp = 32 C | Heater = 0 | Cooler = 1 | CRS = 4 RPS
Time = 185000 ns | Temp = 22 C | Heater = 0 | Cooler = 0 | CRS = 0 RPS
Time = 205000 ns | Temp = -5 C | Heater = 1 | Cooler = 0 | CRS = 0 RPS
Simulation Finished Successfully.
tb_incubator_controller.v:77: $stop called at 225000 (1ps)
** VVP Stop(0) **
** Flushing output streams.
** Current simulation time is 225000 ticks.
```

شکل ۱: نتایج تست بنچ و بررسی درستی مقادیر خروجی



شکل ۲: نمودار شکل موج شبیه‌سازی زمانی و بررسی درستی مقادیر خروجی


همان‌طور که در شکل ۲ مشاهده می‌شود، با عبور دما از 35°C سیستم وارد مود سرمایشی شده و سرعت فن به صورت گام‌به‌گام با افزایش دما افزایش و با کاهش آن افت می‌یابد و پس از رسیدن دما به زیر 25°C کل سیستم به حالت سکون (IDLE) بازمی‌گردد.

۵ سنتز و پیاده‌سازی سخت‌افزاری در نرم‌افزار Quartus

طرح پس از پیاده‌سازی در نرم‌افزار Intel Quartus Prime سنتز و به تارگت FPGA نگاشت شد.

۱-۵ شماتیک مداری (RTL Viewer)

شکل ۳ نمای شماتیک سطح RTL مدار استخراج شده توسط Quartus را نشان می دهد که دربرگیرنده مقایسه کننده های علامت دار، مولتی پلکسرها و فلیپ فلاپ های مربوط به ثبات های وضعیت است.



شکل ۳: شماتیک سطح RTL استخراج شده از نرم افزار Quartus Prime

۲-۵ گزارش منابع مصرفی (Flow Summary)

گزارش مصرف منابع و سنتز طرح در شکل ۴ آورده شده است. مدار با کمترین میزان مصرف Logic Elements و رجیسترها پیاده سازی شده است.

Flow Summary	
<<Filter>>	
Flow Status	Successful - Tue Aug 25 15:43:57 2026
Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	incubator_controller
Top-level Entity Name	incubator_controller
Family	Cyclone V
Device	5CGXFC7C7F23C8
Timing Models	Final
Logic utilization (in ALMs)	20 / 56,480 (< 1 %)
Total registers	7
Total pins	16 / 268 (6 %)
Total virtual pins	0
Total block memory bits	0 / 7,024,640 (0 %)
Total DSP Blocks	0 / 156 (0 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 13 (0 %)
Total DLLs	0 / 4 (0 %)
Total DLLs	

شکل ۴: گزارش مصرف منابع و سنتز ماژول (Flow Summary)

۶ نتیجه گیری

در این آزمایش، واحد کنترل دیجیتال سیستم انکوباتور با قابلیت کنترل هیستریزیس دما و تنظیم سرعت تطبیقی فن خنک‌کننده طراحی گردید. نتایج شبیه‌سازی نشان داد که استفاده از دو ماشین حالت مجزا اما وابسته، باعث تفکیک تمیز منطق کنترلی تجهیزات و عملکرد بدون خطای سیستم در برابر تغییرات دمایی رفت و برگشتی می‌شود. همچنین سنتز مدار در Quartus صحت کارکرد سخت‌افزاری و پیاده‌سازی بهینه آن را روی برد FPGA تایید نمود.