

MSP430x13x , MSP430x14x 混合信号微控制器

低电源电压范围:1.8~3.6V

超低功耗:

待机模式:1.6uA

关闭模式(RAM 保持): 0.1uA 活动模式: 280uA at 1MHz, 2.2V

5 种省电模式

6us 内从待机模式唤醒

16 位 RISC 结构, 125ns 指令周期

带内部参考,采样保持和自动扫描特性的12位A/D转换器

有7个捕获/比较寄存器的16位定时器Timer B 有3个捕获/比较寄存器的16位定时器Timer A

片内集成比较器

串行在线编程,无需外部编程电压,安全熔丝可编程代码保护.

器件系列包括:

-MSP430F133:8KB+256B 闪速存储器, 256B 的 RAM

-MSP430F135:16KB+256B 闪速存储器,512B的RAM

-MSP430F147:32KB+256B 闪速存储器,1KB 的 RAM

-MSP430F148:48KB+256B 闪速存储器,2KB的RAM

-MSP430F149:60KB+256B 闪速存储器,2KB的RAM

• 可用封装: 64 脚方形扁平封装(QFP).

描述

德州仪器的 MSP430 系列是一种超低功耗微控制器系列,由针对各种不同应用模块组合特性的多种型号组 成. 微控制器设计成可使用电池长时间工作. 由于其16位的体系结构,16位的CPU集成寄存器和常数发生器, 可使 MSP430 实现了最大化的代码效率。数字控制振荡器使所有低功率模式唤醒到运行模式小于 6us 的唤醒时间。

MSP430x13x 和 MSP430x14x 系列是有两个内置 16 位定时器,一个快速 12 位 A/D 转换器,一或两个通用串 行同步/异步通信接口(USART)和48个I/O引脚构造的微控制器。


典型应用包括传感系统,捕获模拟信号转换成数字值,处理并发送数据到主系统。定时器令 MCU 配置适合 于数字电机控制, EE 仪表, 手持仪表等的工业控制应用。硬件乘法器增强了性能, 并提供一个代码与硬件广泛兼 容的系列解决方案。

可用选项

	已封装器件
TA	塑料 64 脚 QFP
	(PM)
	MSP430F133IPM
	MSP430F135IPM
-40 —85	MSP430F147IPM
	MSP430F148IPM
	MSP430F149IPM




引脚说明: MSP430F133 . MSP430F135






引脚说明: MSP430F147、 MSP430F148、 MSP430F149






功能框图

MSP430X13X



MSP430X14X





引脚功能

引脚		1/0	. 24 no	
名称	编号	I/O	说 明	
AVCC	64		模拟电源,正端,仅供给模数转换器的模拟部分	
AVSS	62		模拟电源,负端,仅供给模数转换器的模拟部分	
DVCC	1		数字电源,正端,供给所有数字部分	
DVSS	63		数字电源,负端,供给所有数字部分	
P1.0/TACLK	12	I/O	普通 I /O 引脚/Timer_A , 时钟信号 TACLK 输入	
P1.1/TA0	13	I/O	普通数字 I/O 引脚/Timer_A,捕获:CCI0A 输入,比较:OUT0 输出	
P1.2/TA1	14	I/O	普通数字 I/O 引脚/Timer_A,捕获:CCI1A 输入,比较:OUT1 输出	
P1.3/TA2	15	I/O	普通数字 I/O 引脚/Timer_A,捕获:CCl2A 输入,比较:OUT2 输出	
P1.4/SMCLK	16	I/O	普通数字 I/O 引脚/SMCLK 信号输出	
P1.5/TA0	17	I/O	普通数字 I/O 引脚/Timer_A,比较:OUT0 输出	
P1.6/TA1	18	I/O	普通数字 I/O 引脚/Timer_A , 比较 : OUT1 输出	
P1.7/TA2	19	I/O	普通数字 I/O 引脚/Timer_A,比较:OUT2 输出	
P2.0/ACLK	20	I/O	普通数字 I/O 引脚/ACLK 输出	
P2.1/ACLK	21	I/O	普通数字 I/O 引脚/Timer_A: 时钟信号 INCLK	
P2.2/CAOUT/TA0	22	I/O	普通数字 I/O 引脚/Timer_A:捕获:CCIOB 输入/比较器_A 输出	
P2.3/CA0/TA1	23	I/O	普通数字 I/O 引脚/Timer_A:比较:Outl 输出/比较器_A 输入	
P2.4/CA1/TA2	24	I/O	普通数字 I/O 引脚/Timer_A:比较: Out2 输出/比较器_A 输入	
P2.5/Rosc	25	I/O	普通数字 I/O 引脚, 定义 DCO 标称频率的外部电阻输入	
P2.6/ADC12CLK	26	I/O	普通数字 I/O 引脚,转换时钟 12 位 ADC.	
P2.7/TA0	27	I/O	普通数字 I/O 引脚/Timer_A , 比较:Out() 输出	
P3.0/STE0	28	I/O	普通数字 I/O ,从发送使能-USARTO/SPI 方式	
P3.1/SIMO0	29	I/O	普通数字 I/O , USARTO/SPI 方式的从输入/主输出	
P3.2/SOMI0	30	I/O	普通数字 I/O , USARTO/SPI 方式的从输出/主输入	
P3.3/UCLK0	31	I/O	普通数字 I/O , 外部时钟输入-USARTO/UART 或 SPI 方式 , 时钟输出-USARTO/SPI 方	
P3.4/UTXD0	32	I/O	普通数字 I/O,发送数据输出—USART0/UART 方式	
P3.5/URXD0	33	I/O	普通数字 I/O ,接收数据输入-USART0/UART 方式	
P3.6/UTXD1 ⁺	34	I/O	普通数字 I/O,发送数据输出—USART1/UART 方式	
P3.7/URXD1 ⁺	35	I/O	普通数字 I/O ,接收数据输入—USART1/UART 方式	
P4.0/TB0	36	I/O	通用数字 I/O ,捕获 I/P 或 PWM 输出端口—Timer_B7 CCR0	
P4.1/TB1	37	I/O	通用数字 I/O ,捕获 I/P 或 PWM 输出端口—Timer_B7 CCR1	
P4.2/TB2	38	I/O	通用数字 I/O,捕获 I/P 或 PWM 输出端口-Timer_B7 CCR2	
P4.3/TB3 ⁺	39	I/O	通用数字 I/O,捕获 I/P 或 PWM 输出端口-Timer_B7 CCR3	
P4.4/TB4 ⁺	40	I/O	通用数字 I/O,捕获 I/P 或 PWM 输出端口-Timer_B7 CCR4	
P4.5/TB5 ⁺	41	I/O	通用数字 I/O,捕获 I/P 或 PWM 输出端口-Timer_B7 CCR5	
P4.6/TB6 ⁺	42	I/O	通用数字 I/O,捕获 I/P 或 PWM 输出端口-Timer_B7 CCR6	
P4.7/TBCLK	43	I/O	通用数字 I/O ,输入时钟 TBCLK-Timer_B7	
P5.0/STE1 ⁺	44	I/O	通用数字 I/O,从发送使能-USART1/SPI 方式	
P5.1/SIMI1 ⁺	45	I/O	通用数字I/O,从入主出USARTI/SPI模式	
P5.2/SOMI1 ⁺	46	I/O	通用数字 I/O , USART I/SPI 方式的从输出/主输入	
P5.3/UCLK1 ⁺	47	I/O	通用数字 I/O ,外部时钟输入 USART1/UART 或 SPI 方式 ,时钟输出 USART1/SPI 方式	
P5.4/MCLK	48	I/O	通用数字 I/O , 主系统时钟 MCLK 输出	
P5.5/SMCLK	49	I/O	通用数字 I/O , 次主系统时钟 SMCLK 输出	



引脚功能(续表)

引脚		1/0	34	
名 称	编号	I/O	说明	
P5.6/ACLK	50	I/O	通用数字 I/O , 辅助时钟 ACLK 输出	
P5.7/TboutH	51	I/O	通用数字 I/O,切换所有 PWM 输出端口到高阻—Timer_B7 TB0 到 TB6	
P6.0/A0	59	I/O	普通数字 I/O , 模拟输入 a0-12 位 ADC	
P6.1/A1	60	I/O	普通数字 I/O , 模拟输入 a1-12 位 ADC	
P6.2/A2	61	I/O	普通数字 I/O,模拟输入 a2-12 位 ADC	
P6.3/A3	2	I/O	普通数字 I/O , 模拟输入 a3-12 位 ADC	
P6.4/A4	3	I/O	普通数字 I/O , 模拟输入 a4-12 位 ADC	
P6.5/A5	4	I/O	普通数字 I/O,模拟输入 a5-12 位 ADC	
P6.6/A6	5	I/O	普通数字 I/O , 模拟输入 a6-12 位 ADC	
P6.7/A7	6	I/O	普通数字 I/O , 模拟输入 a7-12 位 ADC	
RST /NMI	58	I	复位输入,非屏蔽中断输入端口,或引导装载程序启动(Flash 器件).	
TCK	57	I	测试时钟 TCK 是用于器件编程测试和引导装载程序启动(flash 器件)时钟输入端口	
TDI	55	I	测试数据输入.TDI 用作一个数据输入端口.器件保护熔丝连接 TDI .	
TDO/TDI	54	I/O	测试数据输出端口.TDO/TDI 数据输出或编程数据输入端子	
TMS	56	I	选择测试模式.TMS 用作一个器件编程和测试的输入端口	
V _{eREF+}	10	I/P	ADC 外部参考电压输入	
V _{REF+}	7	0	ADC 内参考电压正端输出	
V _{REF} /V _{eREF}	11	0	内部 ADC 参考电压和外部施加的 ADC 参考电压的负端	
XIN	8	I	晶体振荡器 XT1 的输入端口,可以连接标准晶体或手表晶体	
XOUT/TCLK	9	I/O	晶体振荡器 XTI 的输出端或测试时钟输入	
XT2IN	53	I	晶体振荡器 XT2 的输入端口.只能连接标准晶体	
XT2OUT	52	0	晶体振荡器 XT2 输出端	

简要说明

处理单元

处理单元基于一种一致的正交设计的 CPU 和指令集. 这种设计结构形成了一种对应用开发高度透明,并以编 程简单著称的类 RISC 体系.除了程序流指令以外的所有操作,自然都是作为寄存器操作,连同7种源寻址方式 和4种目的操作数寻址方式来执行的.

CPU

CPU 有 16 个寄存器提供精简指令执行时间.寄存器到寄存器操作执行时间被减少到处理器频率的一个周期. 4 个寄存器被保留,专门用作程序计数器,堆栈计数器,状态寄存器,和常数发生器.其余的寄存器可用作 通用寄存器.

外设利用一个数据地址和控制总线连接到 CPU,并能容易利用内存处理指令操作.



程序计数器	PC/R0
堆栈指针	SP/R1
状态寄存器	SR/CG1/R2
常数发生器	CG2/R3
通用寄存器	R4
通用寄存器	R5
•	
通用寄存器	R14
通用寄存器	R15

指令集

指令集为这种-寄存器结构提供了一种强大和易用的汇编语言。这个指令集由三种格式和七种寻址方式的 51 条指令组成.表1给出了三类指令格式的总结和例子,寻址方式在表2中列出.

表1 指令字格式

双操作数,源-目的, 例如 ADD R4,R5 R4+R5 R5 单操作数,仅目的, 例如 CALL R8 PC (TOS), R8 PC 相对跳转,无/有条件,例如 JNE 不相等, 跳转

大多数指令能够对字和字节数据操作,字节操作由后缀 B 标识.

例: 字操作指令 字节操作指令

> MOV EDE, TONI EDE, TONI MOV.B ADD #235h , &MEM #35h, &MEM ADD.B

PUSH R5 PUSH.B **R**5

SWPB R5

表2 寻址方式说明

寻址方式	S	d	语 法	例 子	操作
寄存器			MOV Rs , Rd	MOV R10 , R11	R10 R11
索引			MOV X(Rn), Y(Rm)	MOV 2(R5), 6(R6)	M(2+R5) $M(6+R6)$
符号(PC相对)			MOV EDE , TONI		M(EDE) M(TONI)
绝对			MOV &MEM, TCDAT		M(MEM) M(TCDAT)
间接			MOV @Rn, Y(Rm)	MOV @R10 , Tab(R6)	M(R10) M(Tab + R6)
间接自动增量			MOV @Rn+ , RM	MOV @R10+ , R11	M(R10) R11, R10+2 R10
直接			MOV #X , TONI	MOV #45, TONI	#45 M(TONI)

注意: s=源操作数 d=目的操作数



运行模式

MSP430具有一种活动模式和五种软件可选的低功耗运行模式。一个中断事件可以将芯片从五种低功耗模式中 的任何一种唤醒,为请求服务并在从中断程序返回时恢复低功耗模式。

下列六种运行模式由软件配置:

活动模式AM:

- 所有时钟活动

低功耗模式0(LPM0)

- CPU关闭

ACLK和SMCLK保持活动, MCLK关闭

低功耗模式1(LPM1)

- CPU关闭

ACLK和SMCLK保持活动, MCLK关闭

如果DCO在活动模式中没有使用, DCO的直流发生器将关闭

低功耗模式2(LPM2)

- CPU关闭

MCLK、FLL+, DCOCLK关闭

DCO的直流发生器保持活动

ACLK保持活动

低功耗模式3(LPM3)

- CPU关闭

MCLK、FLL+, DCOCLK关闭

ACLK保持活动

低功耗模式4(LPM4)

- CPU关闭

ACLK关闭

MCLK、FLL+, DCOCLK关闭

DCO的直流发生器关闭

晶体振荡器停止

中断矢量地址

中断矢量和上电启动地址位于存储器中OFFFFh-OFFEOh的地址范围内。这个矢量包含相应中断处理程序指令序 列的16位地址.

中断源	中断标志	系统中断	字地址	优先级
上电,外部复位,看门狗,	WDTIFG(见注1)	复位	0FFFEH	15,最高
闪速存储器	KEYV(见注1)			
NMI	NMIIFG(见注1&4)	(非)屏蔽	0FFFCH	14
振荡器故障	OFIFG(见注1&4)	(非)屏蔽		
闪速存储器访问违例	ACCIVFG(见注1&4)	(非)屏蔽		
Timer_B7(见注5)	BCCIFG0(见注2)	可屏蔽	0FFFAH	13
Timer_B7(见注5)	BCCIFG1到BCCIFG6	可屏蔽	0FFF8H	12
	TBIFG(见注1&2)			
比较器_A	CAIFG	可屏蔽	0FFF6H	11
看门狗定时器	WDTIFG	可屏蔽	0FFF4H	10



USART0接收	URXIFG0	可屏蔽	0FFF2H	9
USART0发送	UTXIFG0	可屏蔽	0FFF0H	8
ADC	ADCIFG(见注1&2)	可屏蔽	0FFEEH	7
Timer_A3	CCIFG0(见注1&2)	可屏蔽	0FFECH	6
Timer_A3	CCIFG1 ,CCIFG2 ,TAIFG(见注1&2)	可屏蔽	0FFEAH	5
I/O端口P1(8个标志)	P1IFG0到P1IFG7(见注1&2)	可屏蔽	0FFE8H	4
USART1接收	URXIFG1	可屏蔽	0FFE6H	3
USART1发送	UTXIFG1	可屏蔽	0FFE4H	2
I/O端口P2(8个标志,见注3)	P2IFG0到P2IFG7(见注1&2)	可屏蔽	0FFE2H	1
			0FFE0H	0,最低

注:1. 多源标志.

- 2. 中断标志位于模块中.
- 3.非屏蔽:既非独立的也非通用的中断允许位能够禁止中断事件.
- 4.(非)屏蔽:独立中断允许位能够禁止中断事件,但通用中断允许位不能禁止.
- 5.MSP430x14x系列中Timer B7有7个捕获/比较寄存器:MSP430x14x系列中Timer B3有3个捕获/比较寄存 器;Timer_B3仅有中断标志CCIGO、1和2和中断使能位CCIEO、1和2被集成在内.

特殊功能寄存器

大多数中断和模块的使能位被集中于最低地址空间.没有分配功能用途的特殊功能寄存器位在物理上并不存在 干器件中,这种安排提供简单的软件访问,


中断使能1和2

地址	7	6	5	4	3	2	1	0
00h	UTXIE 0	URXIE 0	ACCVIE	NMIIE			OFIE	WDTIE
	rw-0	rw-0	rw-0	rw-0			rw-0	rw-0

WDTIE: 看门狗定时器中断使能信号 OFIE: 振荡器故障中断使能信号 NMIIE:非屏蔽中断使能信号

ACCVIE:(非)屏蔽中断使能信号,访问违例如果闪速存储器/模块忙

URXIE0: USARTO, UART, 和SPI接收中断使能信号 UTXIE0: USARTO, UART, 和SPI发送中断使能信号



URXIE1: USART1, UART, 和SPI接收中断使能信号

UTXIE1: USART1, UART, 和SPI发送中断使能信号

中断标志寄存器1和2



WDTIFG:溢出,或安全键违例,或VCC上电复位,或RST/NMI有复位条件时,置位.

OFIFG: 振荡器发生故障时标志置位.



NMIIFG:通过RST/NMI引脚置位.

URXIFG0: USARTO, UART, 和SPI接收标志. UTXIFG0: USART0, UART, 和SPI发送标志.

地址 03h UTXIFG1 URXIFG1

> rw-1 rw-0

URXIFG1: USART1, UART, 和SPI接收标志. UTXIFG1: USART1, UART, 和SPI发送标志.

模块使能寄存器1和2

地址 7 3 2 04h UTXE0 URXEO , USPIEO rw-0

URXE0: USARTO, UART接收使能. UTXE0: USARTO, UART发送使能.

USPIE0: USARTO, SPI(同步外设接口)发送和接收使能.

地址 7 6 5 4 3 2 1 0 05h URXE1 UTXE1 , USPIE1

> rw-0 rw-0

URXE1: USART1, UART接收使能. UTXE1: USART1, UART发送使能.

USPIE1: USART1, SPI(同步外设接口)发送和接收使能.

图例:rw:位可读可写

rw-0:位可读可写,由PUC复位 : 器件中不存在的SFR位

存储器组织

		MSP430F133	MSP430F135	MSP430F147	MSP430F148	MSP430F149
Memory	Size	8kB	16kB	32kB	48kB	60kB
Main: interrupt vector	Flash	0FFFFh – 0FFE0h	0FFFFh – 0FFE0h	0FFFFh – 0FFE0h	0FFFFh – 0FFE0h	0FFFFh – 0FFE0h
Main: code memory	Flash	0FFFFh – 0E000h	0FFFFh – 0C000h	0FFFFh – 08000h	0FFFFh – 04000h	0FFFFh – 01100h
Information memory	Size	256 Byte	256 Byte	256 Byte	256 Byte	256 Byte
	Flash	010FFh - 01000h	010FFh - 01000h	010FFh - 01000h	010FFh - 01000h	010FFh - 01000h
Boot memory	Size	1kB	1kB	1kB	1kB	1kB
	ROM	0FFFh - 0C00h	0FFFh – 0C00h	0FFFh - 0C00h	0FFFh = 0C00h	0FFFh = 0C00h
RAM	Size	256 Byte 02FFh – 0200h	512 Byte 03FFh – 0200h	1kB 05FFh – 0200h	2kB 09FFh – 0200h	2k8 09FFh - 0200h
Peripherals	16-bit	01FFh - 0100h	01FFh - 0100h	01FFh - 0100h	01FFh - 0100h	01FFh - 0100h
	8-bit	0FFh - 010h	0FFh - 010h	0FFh - 010h	0FFh - 010h	0FFh - 010h
	8-bit SFR	0Fh - 00h	0Fh - 00h	0Fh - 00h	0Fh - 00h	0Fh - 00h

内含引导程序装载程序(bootstrap loader)的引导ROM

引导程序装载程序的目的是把数据下载到闪速存储器中.各种写,读,和擦除操作需要正确的下载环境.引导 装载程序仅在F版本的器件上可用.

引导装载程序的功能:


读定义: 将外设寄存器或存储器的数据施加并发送到引脚P1.1上(BSLTX).

写定义:从引脚P2.2(BSLRX)读数据并把他们写进闪速存储器.



闪速存储器

- 闪速存储器有n段主存储器和每段128字节的两段.信息存储器(A和B).主存储器每个段长为512字节.
- 段0到n可以一步擦除,也可以每段分别擦除.
- 段A和B可以分别擦除,或与段0到n作为一组擦除.
- 安全熔丝烧断是不可逆的:然后对JTAG进一步的访问完全不可能.
- 编程/擦除电压的内部产生:无须使用任何外部元件,但是VCC需求的电源电流增大.
- 编程和擦除定时由闪速存储器中的硬件控制,无需软件干涉.
- 控制硬件被成为闪速定时发生器,其输入频率应该处于合适的频率范围内,并应一直保持直到写/编程和 擦除操作完成。
- 在编程和擦除期间,没有代码能从闪速存储器执行,而且通过设置GIE,NMIE,ACCVIE和OFIE位为0,必须禁止所有中断.如果一个用户程序需要与一个闪速编程和擦除程序并发执行,该程序必须从闪速存储器以外的存储器执行(例如引导ROM,RAM).在程序计数器指向闪速存储器时,如果发生一个闪速存储器编程或擦除操作事件,CPU将执行JMP \$指令直到闪速编程或擦除操作完成.然后,先前运行的软件继续正常执行.
- 未编程的新器件在信息存储器中可能有一些已经编程的字节(用于生产期间的测试).在首次使用之前用户应该执行一次对信息存储器的擦除.



外围设备

外设通过数据、地址和控制总线连接到 CPU,并能容易地用内存操作指令处理.



数字 I/O

有 6 个已实现的 8 位端口-P1 到 P6 . 端口 P1 和 P2 用 7 个控制寄存器 , 端口 P3 , P4 , P5 , P6 仅使用 4 个寄存器 , 为应用提供数字输入/输出的最大灵活性 :

- 所有单个 I/O 口可独立编程.
- 任何输入输出和中断条件的组合都是可能的.
- 端口 P1 和 P2 的所有 8 位对外部事件的中断处理完全实现.
- 利用所有指令对所有寄存器的读/写访问都是可能的.

振荡器和系统时钟

三个时钟被用于系统--由 CPU 和系统使用的主系统(主)时钟(MCLK),由外设模块使用的子系统(主)时钟(SMCLK),和源自LFXT1CLK(晶体频率),用于周边模块的辅助时钟(ACLK).

一次 POR 之后, DCOCLK 被默认使用, DCOR 位被复位, DCO 位被设置到标称初始频率.另外,无论LFXT1CLK(由 XTS=1 选择 XT1 模式)或 XT2CLK 产生 MCLK 失败, DCOCLK 被自动选择以确保可靠工作. SMCLK 能够从LFXT2CLK 或者 DCOCLK 产生.ACLK 常由LFXT1CLK 产生.

看门狗定时器

看门狗定时器(WDT)模块的主要功能是在软件发生混乱之后执行一次受控系统重启.如果选定的时间间隔到期,发生一次系统复位.如果应用中不需要看门狗功能,模块能够工作于一个间隔定时器,在选定的时间间隔之后,它产生一次中断.

看门狗定时器计数器(WDTCNT)是一个 15/16 位增计数器 , 它不能由软件直接访问 . WDTCNT 利用看门狗定时器控制寄存器(WDTCTL)来控制 , 它是一个 8 位的读/写寄存器 . 在两种工作方式(看门狗或定时器)中 , 对WDTCTL 的写入 , 只有在高字节中使用正确的口令(05AH)才有可能 .

任何 05Ah 以外的数值写入 WDTCTL 的高字节,将产生一次系统复位 PUC.读出的口令是 069h,以最小化对 WDTCTL 寄存器的意外写入操作.除了看门狗定时器的控制位外,还有两位也包含在 WDTCTL 寄存器中,用于配置 NMI 引脚.

乘法(仅MSP430X14X)

乘法操作由一个专门的外围模块支持.模块执行16x16,16x8,8xx16,8x8位操作.模块能够支持有符号和无符号乘法以及有符号和无符号的乘加操作.在操作数装载到外设寄存器以后,操作结果能够被立即访问.无需另外的时钟周期.

USART0 和 USART1

在 MSP430X14X 中有两个已实现的 USART 外设 :USART0 和 USART1;但是在 MSP430X13X 的配置中仅有一个: USART0.两者具有相同的功能,在 MSP430X1XX User's Guide 的适当章节中有说明.他们用不同的引脚通信,用不同的寄存器控制模块.相同功能的寄存器具有不同的地址.

通用同步/异步接口是一个用于串行通信的专门的外设模块.利用双缓冲的发送和接收通道,USART 支持同步 SPI(3 或 4 个脚),和异步 UART 通信协议.7 位或 8 位长度的数据流能够按一个由程序或外部时钟确定的速率传送.UART 模块选项允许仅接收一个完整帧的第一个字节,低功率应用得以优化.然后,应用软件应该判决是否处理了成功的数据.这个选项减小了功率消耗.

两个专用矢量被分配给每一个 USART 模块-一个用于接收通道,一个用于发送通道.



定时器 A(三个比较/捕获寄存器)

定时器 A 模块提供一个十六位计数器和三个捕获/比较寄存器,定时器时钟源可以从两个外部源 P1.0/TACLK(SSEL=0)或 P2.1/INCLK(SSEL=3)选择,或从两个内部源 ACLK(SSEL=1)或 SMCLK(SSEL=2)选择,时 钟源可以被 1、2、4 或 8 分频, 定时器可以完全得到控制(用字方式)-它可以停止, 读和写:它可以被停止, 连续运 行,增计数或增/减计数,使用一个比较块来确定周期。这三个捕获/比较块可通过应用程序配置以运行于捕获或 比较方式.

捕获方式主要用于利用信号的正沿、负沿或正负沿的任一组合,测量外部或内部事件.也可以由软件停止.三 个不同的外部事件可以选择:TAO、TA1和TA2.在捕获/比较寄存器CCR2中,如果选择CCI2B,ACLK就是俘 获信号.如果CCISx=2或CCISx=3,软件俘获被选中.

比较方式主要用于为软件或应用硬件产生定时,或为象 D/A 转换功能或马达控制等各种用途产生脉宽调制 (PWM)输出信号.独立的输出模块被分配给三个俘获/比较寄存器的每一个.模块可独立运行于比较功能,或 以各种方式触发.

两个中断矢量由模块使用.一个矢量分配给捕获/比较块 CCR0,一个共用中断矢量用于定时器和另外两个俘 获/比较块.三个中断事件使用相同的矢量,由各自的中断矢量字来识别.中断矢量字用于为程序计数器增加一个 偏移,这样中断处理软件在在相应的程序位置继续运行。这简化了中断处理程序,同时给每个中断事件带来相同 的五个周期的经常开销。

Timer B(在 x14x 中有 7 个捕获/比较寄存器,在 x13x 中有 3 个捕获/比较寄存器)

除以下各项以外, Timer_B7与 Timer_A3相同:

- 定时器计数器能够配置成工作于8,10,12,或16位方式.
- 比较方式时,捕获/比较寄存器的功能稍有不同.在 Timer B 中,比较数据写往捕获/比较寄存器,但然后传 送给相关的比较锁存器用于比较。
- 所有输出电平 Outx 可以从 TboutH 外部信号设置到高阻.
- Timer_B7 有 7 个捕获/比较寄存器 (仅 MSP430X14X)
- Timer B3 有 3 个捕获/比较寄存器 (近 MSP430X13X)
- 在 Timer B 中没有实现 SCCI 位.

定时器模块有一个 16 位计数器和 7 个捕获/比较寄存器.定时器时钟源可以从外部时钟源 TBCLK(SSEL=0 或 3)或两个内部时钟源 ACLK(SSEL=1)和 SMCLK(SSEL=2)选择. 时钟源可以被 1,2,4 或 8 分频. 定时器可以 被完全控制(用字方式):它可以被暂停,读和写:它可以被停止,连续运行,增计数或增/减计数,使用一个比较块 来确定周期.这7个捕获/比较块可通过应用程序配置成在捕获或比较方式运行.

捕获方式主要用于从信号的正沿、负沿或正负沿的任一组合,测量外部或内部事件,也可以通过软件停止,有 7个不同的外部事件TBO到TB6可以选择 在捕获/比较寄存器CCR6中 如果CCI6B被选中 俘获信号是ACLK 如 果 CCISx=2 或 CCISx=3,选择软件俘获.

比较器A

比较器模块的主要功能是支持 A/D 应用中的精密斜率转换 . 电池电压监管 , 和外部模拟信号监控 . 比较器被 连接到端口引脚 P2.3(正端)和 P2.4(负端). 比较器通过 CACTL 寄存器中的 8 个位控制.

A/D 转换器

12 位模数转换器(ADC)使用一个 10 位加权电容阵列加一个 2 位电阻串列 . 逐次逼近转换器技术中的 CMOS 门限检测器通过检查一连串二进制加权电容上的电荷,确定每一个位.



外围设备模块图

	PERIPHERALS WITH WORD ACCE	ss	
Watchdog	Watchdog Timer control	WDTCTL	0120h
Timer_B7	Timer_B interrupt vector	TBIV	011Eh
Timer_B3	Timer_B control	TBCTL	0180h
(see Note 1)	Capture/compare control 0	TBCCTL0	0182h
	Capture/compare control 1	TBCCTL1	0184h
	Capture/compare control 2	TBCCTL2	0186h
	Capture/compare control 3	TBCCTL3	0188h
	Capture/compare control 4	TBCCTL4	018Ah
	Capture/compare control 5	TBCCTL5	018Ch
	Capture/compare control 6	TBCCTL6	018Eh
	Timer_B register	TBR	0190h
	Capture/compare register 0	TBCCR0	0192h
	Capture/compare register 1	TBCCR1	0194h
	Capture/compare register 2	TBCCR2	0196h
	Capture/compare register 3	TBCCR3	0198h
	Capture/compare register 4	TBCCR4	019Ah
	Capture/compare register 5	TBCCR5	019Ch
	Capture/compare register 6	TBCCR6	019Eh
Timer_A3	Timer_A interrupt vector	TAIV	012Eh
	Timer_A control	TACTL	0160h
	Capture/compare control 0	TACCTL0	0162h
	Capture/compare control 1	TACCTL1	0164h
	Capture/compare control 2	TACCTL2	0166h
	Reserved		0168h
	Reserved		016Ah
	Reserved		016Ch
	Reserved		016Eh
	Timer_A register	TAR	0170h
	Capture/compare register 0	TACCR0	0172h
	Capture/compare register 1	TACCR1	0174h
	Capture/compare register 2	TACCR2	0176h
	Reserved		0178h
	Reserved		017Ah
	Reserved		017Ch
	Reserved		017Eh
Multiply	Sum extend	SUMEXT	013Eh
(MSP430x14x only)	Result high word	RESHI	013Ch
	Result low word	RESLO	013Ah
	Second operand	OP2	0138h
	Multiply signed +accumulate/operand1	MACS	0136h
	Multiply+accumulate/operand1	MAC	0134h
	Multiply signed/operand1	MPYS	0132h
	Multiply unsigned/operand1	MPY	0130h

注释: Timer_B7在MSPX14X系列中有7个CCR, Timer_B3在MSP430X13X系列中有3个CCR



外围设备模块图(续)

	PERIPHERALS WITH WORD ACCESS (CONTIN	IUED)	
Flash	Flash control 3	FCTL3	012Ch
	Flash control 2	FCTL2	012Ah
	Flash control 1	FCTL1	0128h
ADC12	Conversion memory 15	ADC12MEM15	015Eh
See also Peripherals	Conversion memory 14	ADC12MEM14	015Ch
with Byte Access	Conversion memory 13	ADC12MEM13	015Ah
	Conversion memory 12	ADC12MEM12	0158h
	Conversion memory 11	ADC12MEM11	0156h
	Conversion memory 10	ADC12MEM10	0154h
	Conversion memory 9	ADC12MEM9	0152h
	Conversion memory 8	ADC12MEM8	0150h
	Conversion memory 7	ADC12MEM7	014Eh
	Conversion memory 6	ADC12MEM6	014Ch
	Conversion memory 5	ADC12MEM5	014Ah
	Conversion memory 4	ADC12MEM4	0148h
	Conversion memory 3	ADC12MEM3	0146h
	Conversion memory 2	ADC12MEM2	0144h
	Conversion memory 1	ADC12MEM1	0142h
	Conversion memory 0	ADC12MEM0	0140h
	Interrupt-vector-word register	ADC12IV	01A8h
	Inerrupt-enable register	ADC12IE	01A6h
	Inerrupt-flag register	ADC12IFG	01A4h
	Control register 1	ADC12CTL1	01A2h
	Control register 0	ADC12CTL0	01A0h
ADC12	ADC memory-control register15	ADC12MCTL15	08Fh
	ADC memory-control register14	ADC12MCTL14	08Eh
	ADC memory-control register13	ADC12MCTL13	08Dh
	ADC memory-control register12	ADC12MCTL12	08Ch
	ADC memory-control register11	ADC12MCTL11	08Bh
	ADC memory-control register10	ADC12MCTL10	08Ah
	ADC memory-control register9	ADC12MCTL9	089h
	ADC memory-control register8	ADC12MCTL8	088h
	ADC memory-control register7	ADC12MCTL7	087h
	ADC memory-control register6	ADC12MCTL6	086h
	ADC memory-control register5	ADC12MCTL5	085h
	ADC memory-control register4	ADC12MCTL4	084h
	ADC memory-control register3	ADC12MCTL3	083h
	ADC memory control register2	ADC12MCTL1	082h
	ADC memory-control register0	ADC12MCTL1	081h
	ADC memory-control register0	ADC12MCTL0	080h



外围设备模块图 (续)

	PERIPHERALS WITH BYTE AC	CESS	
UART1	Transmit buffer	UTXBUF.1	07Fh
(Only in 'x14x)	Receive buffer	URXBUF.1	07Eh
	Baud rate	UBR1.1	07Dh
	Baud rate	UBR0.1	07Ch
	Modulation control	UMCTL.1	07Bh
	Receive control	URCTL.1	07Ah
	Transmit control	UTCTL.1	079h
	UART control	UCTL.1	078h
UART0	Transmit buffer	UTXBUF.0	077h
	Receive buffer	URXBUF.0	076h
	Baud rate	UBR1.0	075h
	Baud rate	UBR0.0	074h
	Modulation control	UMCTL.0	073h
	Receive control	URCTL.0	072h
	Transmit control	UTCTL.0	071h
	UART control	UCTL.0	070h
Comparator_A	CompA port disable	CAPD	05Bh
	CompA control2	CACTL2	05Ah
	CompA control1	CACTL1	059h
System Clock	Basic clock system control2	BCSCTL2	058h
	Basic clock system control1	BCSCTL1	057h
	DCO clock frequency control	DCOCTL	056h
Port P6	Port P6 selection	P6SEL	037h
	Port P6 direction	P6DIR	036h
	Port P6 output	P6OUT	035h
	Port P6 input	P6IN	034h
Port P5	Port P5 selection	P5SEL	033h
	Port P5 direction	P5DIR	032h
	Port P5 output	P5OUT	031h
	Port P5 input	P5IN	030h
Port P4	Port P4 selection	P4SEL	01Fh
	Port P4 direction	P4DIR	01Eh
	Port P4 output	P4OUT	01Dh
	Port P4 input	P4IN	01Ch
Port P3	Port P3 selection	P3SEL	01Bh
	Port P3 direction	P3DIR	01Ah
	Port P3 output	P3OUT	019h
	Port P3 input	P3IN	018h
Port P2	Port P2 selection	P2SEL	02Eh
	Port P2 interrupt enable	P2IE	02Dh
	Port P2 interrupt-edge select	P2IES	02Ch
	Port P2 interrupt flag	P2IFG	02Bh
	Port P2 direction	P2DIR	02Ah
	Port P2 output	P2OUT	029h
	Port P2 input	P2IN	028h



	PERIPHERALS WITH BYTE ACCESS		
Port P1	Port P1 selection	P1SEL	026h
	Port P1 interrupt enable	P1IE	025h
	Port P1 interrupt-edge select	P1IES	024h
	Port P1 interrupt flag	P1IFG	023h
	Port P1 direction	P1DIR	022h
	Port P1 output	P1OUT	021h
	Port P1 input	P1IN	020h
Special Functions	SFR module enable 2	ME2	005h
	SFR module enable 1	ME1	004h
	SFR interrupt flag2	IFG2	003h
	SFR interrupt flag1	IFG1	002h
	SFR interrupt enable2	IE2	001h
	SFR interrupt enable1	IE1	000h

工作自由空气温度条件下的极限参数:

作用于 Vcc 到 Vss 的电压.....-0.3V 到 4.1V 作用于任何引脚的电压(相对于 Vss).....-0.3V 到 Vcc + 0.3V 芯片终端的二极管电流..... ± 2mA 储存温度, Tstg (未编程芯片)......55 到 150 储存温度, Tstg(已编程芯片).....40 到85

超过最大绝对额定值中列出的条件可能引起芯片永久性的损坏。这些只是额定的极限,并不代表芯片在超 出"推荐运行条件"之外的条件下芯片能够正常运行。在一段时期内暴露在最大绝对额定值将影响芯片的可靠性。

PARAME	TER	·	MIN	NOM MAX	UNITS
Supply voltage during program execution, V _{CC} (AV	(CC = DV _{CC} = V _{CC})	MSP430F13x, MSP430F14x	1.8	3.6	٧
Supply voltage during flash memory programming, (AV _{CC} = DV _{CC} = V _{CC})	Voc	MSP430F13x, MSP430F14x	2.7	3.6	٧
Supply voltage, VSS (AVSS = DVSS = VSS)			0.0	0.0	٧
Operating free-air temperature range, T _A		MSP430x13x MSP430x14x	-40	85	°C
	LF selected, XTS=0	Watch crystal		32768	Hz
LFXT1 crystal frequency, f _(LFXT1) (see Notes 1 and 2)	XT1 selected, XTS=1	Ceramic resonator	450	8000	kHz
(866 140.65 1 810 2)	XT1 selected, XTS=1	Crystal	1000	8000	kHz
VTO		Ceramic resonator	450	8000	kHz
XT2 crystal frequency, f _(XT2)		Crystal	1000	8000	KH2
Processor fraguescy (classe) MCLV), fra		V _{CC} = 1.8 V	DC	4.15	MHz
Processor frequency (signal MCLK), f(System)		V _{CC} = 3.6 V	DC	8	MITZ
Flash-timing-generator frequency, f(FTG)		MSP430F13x, MSP430F14x	257	476	kHz
Cumulative program time, t _(CPT) (see Note 3)		V _{CC} = 2.7 V/3.6 V MSP430F13x MSP430F14x		3	ms
Mass erase time, t(MEras) (See also the flash mem control register FCTL2 section, see Note 4)	ory, timing generator,	V _{CC} = 2.7 V/3.6 V	200		ms
Low-level input voltage (TCK, TMS, TDI, RST/NMI).	V _{IL} (excluding Xin, Xout)	V _{CC} = 2.2 V/3 V	VSS	V _{SS} +0.6	V
High-level input voltage (TCK, TMS, TDI, RST/NMI) (excluding Xin, Xout)), VIH	V _{CC} = 2.2 V/3 V	0.8V _{CC}	Vcc	٧
Input levels at Xin and Xout	VIL(Xin, Xout)	V _{CC} = 2.2 V/3 V	٧ss	0.2×V _{CC}	٧
input levels at Ain and Aout	VIH(Xin, Xout)		0.8xVcc	Vcc	




Figure 1. Frequency vs Supply Voltage, MSP430F13x or MSP430F14x

推荐工作条件

推荐工作自由空气温度条件下的电参数(除非另外注明) 不包括外部电流,流进 $AV_{CC}+DV_{CC}$ 的电源电流 $F_{SYSTEM}=1MHz$

	PARAMETER		TEST COND	ITIONS	MIN	NOM	MAX	UNIT
I(AM)	Active mode, (see Note 1) f(MCLK) = f(SMCLK) = 1 MHz, f(ACLK) = 32,768 Hz	F13x,	T _A = -40°C to 85°C	V _{CC} = 2.2 V		280	350	μΑ
·(MM)	f(ACLK) = 32,768 Hz XTS=0, SELM=(0,1)	F14x	-д	V _{CC} = 3 V		420	560	μr
(AM)	Active mode, (see Note 1) f(MCLK) = f(SMCLK) = 4 096 Hz, f(ACLK) = 4,096 Hz	F13x,	T _A = -40°C to 85°C	V _{CC} = 2.2 V		2.5	7	μА
·(AM)	XTS=0, SELM=(0.1) XTS=0, SELM=3	F14x	1,4 - 40 0 10 00 0	V _{CC} = 3 V		9	20	jir.
Lu mana	Low-power mode, (LPM0)	F13x,	T _A = -40°C to 85°C	V _{CC} = 2.2 V		32	45	μА
(LPM0)	(see Note 1)	F14x	1A = →10 C 10 85 C	V _{CC} = 3 V		55	70	μА
(LPM2)	Low-power mode, (LPM2), f(MCLK) = f (SMCLK) = 0 MHz,		T _A = -40°C to 85°C	V _{CC} = 2.2 V		11	14	μА
(LPM2)	f(ACLK) = 32.768 Hz, SCG0 = 0	1A - 40 C 10 65 C		V _{CC} = 3 V		17	22	μrs
			T _A = -40°C	V _{CC} = 2.2 V		0.8	1.5	μА
			T _A = 25°C			0.9	1.5	
la muss	Low-power mode, (LPM3)		T _A = 85°C			1.6	2.8	
(LPM3)	f(MCLK) = f(SMCLK) = 0 MHz, f(ACLK) = 32,768 Hz, SCG0 = 1 (see Note	2)	T _A = -40°C			1.8	2.2	
	yrochy .	,	T _A = 25°C	V _{CC} = 3 V		1.6	1.9	μА
			T _A = 85°C			2.3	3.9	
			T _A = -40°C			0.1	0.5	
			T _A = 25°C	V _{CC} = 2.2 V		0.1	0.5	μА
	Low-power mode, (LPM4)		T _A = 85°C			0.8	2.5	
(LPM4)	f(MCLK) = 0 MHz, f(SMCLK) = 0 MHz, f(ACLK) = 0 Hz, SCG0 = 1		T _A = -40°C			0.1	0.5	
	himmy	(ACCK) - 012, 0000 - 1		V _{CC} = 3 V		0.1	0.5	μА
		TA = 85°C]		0.8	2.5		



推荐工作自由空气温度条件下的电参数(除非另外注明)(续)

活动模式下电流消耗相对于系统频率

IAM=IAM[1MHz].Fsystem[MHz]

活动模式下电流消耗相对于供电电压

施密特触发器输入端口P1、P2、P3、P4、P5、P6;

		,					
IA	M=IAM[3V]+175µA/V.(VCC-3V)参	数	检测条件	最大值	典型	最小	单位
V_{IT+}	positive-going input threshold voltage		V _{CC} =2.2V	1.1		1.5	V
			V _{CC} =3V	1.5		1.9	V
V _{IT-}	negative-going input threshold voltage		V _{CC} =2.2V	0.4		0.9	V
			V _{CC} =3V	0.9		1.3	V
V _{hys}	input voltage hysteresis(VIT+—VIT-)	•	V _{CC} =2.2V	0.3		1.1	V
			V _{CC} =3V	0.5		1	V

RST/NMI, JTAG, TCK, TMS, TDI, TDO

	PARAMETER	TEST CONDITIONS	MIN	TYP MAX	UNIT
VIL	Low-level input voltage	Vee - 22V/2V	Vss	V _{SS} +0.6	V
VIH	High-level input voltage	V _{CC} = 2.2 V / 3 V	0.8×V _{CC}	Vcc	٧


输出端口 P1、P2、P3、P4、P5 和 P6

	PARAMETER	TEST	CONDITIONS		MIN	TYP MAX	UNIT
		$I_{OH(max)} = -1 mA$	$V_{CC} = 2.2 \text{ V},$	See Note 1	V _{CC} -0.25	Vcc	
	$I_{OH(max)} = -3.4 \text{ mA},$	$V_{CC} = 2.2 \text{ V},$	See Note 2	V _{CC} -0.6	Vcc	l v	
	$I_{OH(max)} = -1 mA$	$V_{CC} = 3 V$	See Note 1	V _{CC} -0.25	Vcc		
		$I_{OH(max)} = -3.4 \text{ mA},$	V _{CC} = 3 V,	See Note 2	V _{CC} -0.6	Vcc	1
		$I_{OL(max)} = 1.5 \text{ mA},$	$V_{CC} = 2.2 \text{ V},$	See Note 1	Vss	V _{SS} +0.25	
Va.	Low lovel output voltage	$I_{OL(max)} = 6 \text{ mA},$	$V_{CC} = 2.2 \text{ V}$	See Note 2	Vss	V _{SS} +0.6	l v
VOL L	Low-level output voltage	$I_{OL(max)} = 1.5 \text{ mA},$	$V_{CC} = 3 V$	See Note 1	VSS	V _{SS} +0.25	1 °
		$I_{OL(max)} = 6 mA$	V _{CC} = 3 V,	See Note 2	VSS	V _{SS} +0.6	1

输出端口 P1、P2、P3、P4、P5 和 P6 (续)



LOW-LEVEL OUTPUT VOLTAGE



TYPICAL LOW-LEVEL OUTPUT CURRENT




Figure 3





Figure 4

TYPICAL HIGH-LEVEL OUTPUT CURRENT



频率输出

		22-100	<u></u>				
	PARAMETER	TEST	CONDITIONS	MIN	TYP	MAX	UNIT
f _{TAx}	TA02, TB0-TB6, Internal clock source, SMCLK signal applied (see Note 1)	C _L = 20 pF	C _L = 20 pF			fSystem	MHz
^f ACLK, ^f MCLK, ^f SMCLK	P5.6/ACLK, P5.4/MCLK, P5.5/SMCLK	C _L = 20 pF				fSystem	MHZ
		P2.0/ACLK	fACLK = fLFXT1 = fXT1	40%		60%	
		C _L = 20 pF, f _A (fACLK = fLFXT1 = fLF	30%		70%	
		V _{CC} = 2.2 V / 3 V	fACLK = fLFXT1/n		50%		
			fSMCLK = fLFXT1 = fXT1	40%		60%	
^t Xdc	Duty cycle of output frequency,	D4 A/RMCLV	fSMCLK = fLFXT1 = fLF	35%		65%	
	P1.4/SMCLK, C _L = 20 pF, V _{CC} = 2.2 V / 3 V	fSMCLK = fLFXT1/n	50%- 15 ns	50%	50%— 15 ns		
		100 220,01	fSMCLK = fDCOCLK	50%- 15 ns	50%	50%— 15 ns	

输入 PX.X、TAX、TBX

	PARAMETER	TEST CONDITIONS	Vcc	MIN	TYP	MAX	UNIT
		D - D - D - D - D - D - D - D - D - D -	2.2 V/3 V	1.5			cycle
t(int)	External interrupt timing	Port P1, P2: P1.x to P2.x, external trigger signal for the interrupt flag, (see Note 1)	2.2 V	62			ns
		and the state age, (and there are	3 V	50			110
		TA0, TA1, TA2 (see Note 2)	2.2 V/3 V	1.5			cycle
t/can)	(cap) timing	1A0, 1A1, 1A2 (see Note 2)	2.2 V	62			
-(сар)		TB0, TB1, TB2, TB3, TB4, TB5, TB6 (see Note 3)	3 V	50			ns
f(TAext)	Timer_A, Timer_B clock	TAGUE TROUGH BUGUE	2.2 V			8	
f(TBext)	frequency externally applied to pin	TACLK, TBCLK, INCLK: t(H) = t(L)	3 V			10	MHz
f(TAint)	Timer_A, Timer_B clock	SMCLK or ACLK signal selected	2.2 V			8	MHz
f(BTAint)	frequency	SMOLK OF ALLK SIGNAL SHECIED	3 V			10	mHZ



唤醒 LPM3

PARAMETER	TEST CONDITIONS		MIN	TYP	MAX	UNIT	
	f = 1 MHz				6		
t _(LPM3) Delay time	f = 2 MHz	V _{CC} = 2.2 V/3 V			6	με	
	f = 3 MHz				6		

漏电流


	PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNIT
I _{lkg(P1.x)}	Leakage	Port P1	Port 1: V _(P1.x) (see Note 2)				±50	
I _{lkg(P2.x)}	current (see	Port P2	Port 2: V(P2.3) V(P2.4) (see Note 2)	V _{CC} = 2.2 V/3 V			±50	nA
I _{lkg(P6.x)}	Note 1)	Port P6	Port 6: V(P6.x) (see Note 2)				±50	

RAM

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
VRAMh	CPU HALTED (see Note 1)	1.6			V

比较器_A

	PARAMETER	TEST CONDITIONS	3	MIN	TYP	MAX	UNIT
lenn:		CAON=1. CARSEL=0. CAREF=0	V _{CC} = 2.2 V		25	40	цΑ
I(DD)		CAON=1, CARSEL=0, CAREF=0	V _{CC} = 3 V		45	60	μνι
		CAON=1, CARSEL=0,	V _{CC} = 2.2 V		30	50	
(Refladder/R	efdiode)	CAREF=1/2/3, no load at P2.3/CA0/TA1 and P2.4/CA1/TA2	V _{CC} = 3 V		45	71	μA
V _(IC)	Common-mode input voltage	CAON =1	V _{CC} = 2.2 V/3 V	0		V _{CC} -1	٧
V(Ref025) See Figure 6	Voltage @ 0.25 V _{CC} node V _{CC}	PCA0=1, CARSEL=1, CAREF=1, no load at P2.3/CA0/TA1 and P2.4/CA1/TA2, See Figure 6	V _{CC} = 2.2 V/3 V	0.23	0.24	0.25	
V(Ref050) See Figure 6	Voltage @ 0.5 V _{CC} node	PCA0=1, CARSEL=1, CAREF=2, no load at P2.3/CA0/TA1 and P2.4/CA1/TA2, See Figure 6	V _{CC} = 2.2 V/3 V	0.47	0.48	0.5	
		PCA0=1, CARSEL=1, CAREF=3,	V _{CC} = 2.2 V	390	480	540	
V(RefVT)		no load at P2.3/CA0/TA1 and P2.4/CA1/TA2 T _A = 85°C	V _{CC} = 3 V	400	490	550	mV
V _(offset)	Offset voltage	See Note 2	V _{CC} = 2.2 V/3 V	-30		30	mV
V _{hys}	Input hysteresis	CAON=1	V _{CC} = 2.2 V/3 V	0	0.7	1.4	mV
		TA = 25°C, Overdrive 10 mV, With-	V _{CC} = 2.2 V	130	210	300	ns
		out filter: CAF=0	V _{CC} = 3 V	80	150	240	ns
^t (response Lh	1)	TA = 25°C, Overdrive 10 mV, With	V _{CC} = 2.2 V	1.4	1.9	3.4	μs
		filter: CAF=1	V _{CC} = 3 V	0.9	1.5	2.6	με
		TA = 25°C,	V _{CC} = 2.2 V	130	210	300	
t(response HI	1)	Overdrive 10 mV, without filter: CAF=0	V _{CC} = 3 V	80	150	240	ns
(, agharaga i ii	asporse HL)	TA = 25°C,	V _{CC} = 2.2 V	1.4	1.9	3.4	
		Overdrive 10 mV, with filter: CAF=1	V _{CC} = 3 V	0.9	1.5	2.6	μв






Figure 6. V_(RefVT) vs Temperature, V_{CC} = 3 V

Figure 7. V_(RefVT) vs Temperature, V_{CC} = 2.2 V




图 8 比较器 A 模块的结构框图






图 9 过驱动定义



	PARAMETER	CONDITIONS	Vcc	MIN	NOM	MAX	UNIT
†(POR_Delay)		2.2 V/3 V		150	250	μs
VPOR		T _A = -40°C		1.4		1.8	V
VPOR	POR	T _A = +25°C		1.1		1.5	V
VPOR		T _A = +85°C		0.8		1.2	V
V _(min)				0		0.4	V
†(Reset)	PUC/POR	Reset is accepted internally	2.2 V/3 V	2			μs




电源上电复位与供电图





DCO

PARAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
	R _{sel} = 0, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	0.08	0.12	0.15	
f(DCO03)		V _{CC} = 3 V	0.08	0.13	0.16	MHz
financia	R _{sel} = 1, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	0.14	0.19	0.23	MHz
f(DCO13)		V _{CC} = 3 V	0.14	0.18	0.22	MHZ
finance:	R _{sel} = 2, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	0.22	0.30	0.36	MHz
f(DCO23)		V _{CC} = 3 V	0.22	0.28	0.34	MFIZ
f	R ₈₆ I = 3, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	0.37	0.49	0.59	MHz
f(DCO33)		V _{CC} = 3 V	0.37	0.47	0.56	MHZ
f.m.n.n	R _{sel} = 4, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	0.61	0.77	0.93	MHz
f(DCO43)		V _{CC} = 3 V	0.61	0.75	0.90	MHZ
f-nan	R _{86l} = 5, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	1	1.2	1.5	MHz
f(DCO53)		V _{CC} = 3 V	1	1.3	1.5	MHZ
(manasa)	R _{Sel} = 6, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	1.6	1.9	2.2	MHz
f(DCO63)		V _{CC} = 3 V	1.69	2.0	2.29	MFIZ
financia	R _{sel} = 7, DCO = 3, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V	2.4	2.9	3.4	MHz
f(DCO73)		V _{CC} = 3 V	2.7	3.2	3.65	MHZ
f(DCO47)	R _{sel} = 4, DCO = 7, MOD = 0, DCOR = 0, T _A = 25°C	V _{CC} = 2.2 V/3 V	fDCO40 ×1.7	fDCO40 × 2.1	fDCO40 × 2.5	MHz
f	Rsel = 7, DCO = 7, MOD = 0, DCOR = 0, TA = 25°C	V _{CC} = 2.2 V	4	4.5	4.9	MHz
f(DCO77)	Rsel = 7, DCO = 7, MOD = 0, DCOR = 0, TA = 25°C	V _{CC} = 3 V	4.4	4.9	5.4	MHZ
S _(Rsel)	SR = fRsel+1 / fRsel	V _{CC} = 2.2 V/3 V	1.35	1.65	2	
S(DCO)	Spco = fpco+1 / fpco	V _{CC} = 2.2 V/3 V	1.07	1.12	1.16	
D.	Temperature drift, R _{Sel} = 4, DCO = 3, MOD = 0	V _{CC} = 2.2 V	-0.31	-0.36	-0.40	%/°C
Dt	(see Note 2)	VCC = 3 V	-0.33	-0.38	-0.43	AL C
D _V	Drift with V _{CC} variation, R _{Sel} = 4, DCO = 3, MOD = 0 (see Note 2)	V _{CC} = 2.2 V/3 V	0	5	10	%/∨






图 12 DCO 特性描述

主要 DCO 特性

个别器件具有一个最小和一个最大工作频率,特殊的变量如Fdcox0—FDCOX7对所有器件都是有效的 所有范围选择由 RSEI (n)和 RSEI (n+1) DCO 控制位 DCO0, DCO1, 和 DCO2有 调制控制位 MOD0 到 MOD4



晶体振荡器,LFXT1振荡器

	PARAMETER	TEST CONDITIONS	MIN	NOM	MAX	UNIT
v	Interreted input conneitons	XTS=0; LF oscillator selected V _{CC} = 2.2 V/3 V		12		pF
XCIN	Integrated input capacitance	XTS=1; XT1 oscillator selected V _{CC} = 2.2 V/3 V	2		pr	
Y	Integrated output capacitance	XTS=0; LF oscillator selected V _{CC} = 2.2 V/3 V	12		pF	
XCOUT	megrated output capacitance	XTS=1; XT1 oscillator selected V _{CC} = 2.2 V/3 V		2		pr-
X _{INL}	Input levels at XIN, XOUT	V _{CC} = 2.2 V/3 V	Vss		0.2 × V _{CC}	V
X _{INH}		V _{CC} = 2.2 V/3 V	0.8 × V _{CC}		Vcc	V

晶体振荡器, XT2 振荡器

	PARAMETER	TEST CONDITIONS	MIN	NOM	MAX	UNIT
X _{CIN}	Integrated input capacitance	V _{CC} = 2.2 V/3 V	2			pF
XCOUT	Integrated output capacitance	V _{CC} = 2.2 V/3 V	2			pF
XINL	Input levels at XIN, XOUT	V _{CC} = 2.2 V/3 V	VSS	0.	.2×V _{CC}	V
XINH		V _{CC} = 2.2 V/3 V	0.8 × V _{CC}		Vcc	V

USARTO, USART1

	PARAMETER	TEST CONDITIONS	MIN	NOM	MAX	UNIT
1	t(r) USART0/1: deglitch time	V _{CC} = 2.2 V	200	430	800	ns
	t(t) USART0/1: deglitch time	V _{CC} = 3 V	150	280	500	110

12 位 ADC, 供电和输入条件范围

P/	ARAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
AVCC	Analog supply voltage	AV _{CC} and DV _{CC} are connected toge AV _{SS} and DV _{SS} are connected toge V _(AVSS) = V _(DVSS) = 0 V		2.2		3.6	>
	Positive built-in reference	REF2_5 V = 1 for 2.5 V built-in reference REF2_5 V = 0 for 1.5 V built-in	3 V	2.4	2.5	2.6	>
VREF+	voltage output	reference lv(REF+) ≤ l(VREF+)max	2.2 V/3 V	1.44	1.5	1.56	v
h	Load current out of VREF+		2.2 V	0.01		-0.5	mA.
VREF+	terminal		3 V			-1	mA
		ly(REF)+ = 500 μA +/- 100 μA	2.2 V			±2	LSB
	Load-current regulation	Analog input voltage ~0.75 V; REF2_5 V = 0	3 V			±2	
IL(VREF)+ T	VREF+ terminal	h _{V(REF)} += 500 μA ± 100 μA Analog input voltage ~1.25 V; REF2_5 V = 1	3 V	±2			LSB
IDL(VREF) + [‡]	Load current regulation VREF+ terminal	hyREF)+ =100 µA → 900 µA, VCC=3 V, ax ~0.5 x VREF+ Error of conversion result ≤ 1 LSB	CVREF+=5 μF	20			ns
V _{eREF+}	Positive external reference voltage input	V _{eREF+} > V _{REF} _V _{eREF} _ (see Note	2)	1.4		VAVCC	>
V _{REF-} /V _{eREF-}	Negative external reference voltage input	V _{eREF+} > V _{REF} _V _{eREF} _ (see Note	3)	0		1.2	>
(V _{eREF+} - VREF-/V _{eREF-})	Differential external reference voltage input	V _{eREF+} > V _{REF} _V _{eREF} _ (see Note	4)	1.4		VAVCC	>
V(P6.x/Ax)	Analog input voltage range (see Note 5)	All P6.0/A0 to P6.7/A7 terminals. Ana selected in ADC12MCTLx register an $0 \le x \le 7$; $V(AVSS) \le VP6.x/Ax \le V(AVSS)$	d P6Sel.x=1	0		VAVCC	>
	Operating supply current	fADC12CLK = 5.0 MHz	2.2 V		0.65	1.3	
ADC12	into AV _{CC} terminal (see Note 6)	ADC12ON = 1, REFON = 0 SHT0=0, SHT1=0, ADC12DIV=0	3 V		0.8	1.6	mA
IREF+	Operating supply current into AV _{CC} terminal (see Note 7)	fADC12CLK = 5.0 MHz ADC12ON = 0, REFON = 1, REF2_5V = 1	3 V		0.5	0.8	mA
	Operating supply current	fADC12CLK = 5.0 MHz	2.2 V		0.5	8.0	
REF+	(see Note 7)	ADC12ON = 0, REFON = 1, REF2_5V = 0	3 V		0.5	0.8	mA



12 位 ADC 内置参考电压

PA	RAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
VeREF+	Static input current (see Note 2)	0V ≤V _{eREF+} ≤ V _{AVCC}	2.2 V/3 V			±1	μА
VREF-/VeREF-	Static input current (see Note 2)	0V ≤ V _{eREF} = ≤ V _{AVCC}	2.2 V/3 V			±1	μА
C _{VREF+}	Capacitance at pin VREF+ (see Note 3)	REFON =1, $0 \text{ mA} \le I_{VREF+} \le I_{V(REF)+(max)}$	2.2 V/3 V	5	10		μF
C _i ‡	Input capacitance (see Note 4)	Only one terminal can be selected at one time, P6.x/Ax	2.2 V			40	pF
Z _i ‡	Input MUX ON resistance (see Note 4)	0V ≤ V _{AX} ≤ V _{AVCC}	3 V			2000	Ω
T _{REF+} †	Temperature coefficient of built-in reference	I _{V(REF)} + is a constant in the range of 0 mA ≤ I _{V(REF)} + ≤ 1 mA	2.2 V/3 V			±100	ppm/°C

12 位 ADC 时序参数

P	ARAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
tREF(ON)†	Settle time of internal reference voltage (see Figure 13 and Note 1)	I _{V(REF)+} = 0.5 mA, C _{V(REF)} + = 10 μF, V _{REF+} = 1.5 V, V _{AVCC} = 2.2 V				17	ms
f(ADC12CLK)		Error of conversion result ≤ ±2 LSB	2.2V/ 3V		5		MHz
f(ADC12OSC)		ADC12DIV=0 [f(ADC12CLK) =f(ADC12OSC)]	2.2 V/ 3V	3.7		6.3	MHz
	Conversion time	AVCC(min) ≤ VAVCC ≤ AVCC(max)- CVREF+ ≥ 5 µF, Internal oscillator, fosc = 3.7 MHz to 6.3 MHz	2.2 V/ 3 V	2.06		3.51	μs
†CONVERT	Conversion time	Avcc(min) ≤ VAvcc ≤ Avcc(max), External f _{ADC12CLK} from ACLK or MCLK SMCLK: ADC12SSEL ≠ 0	or		13×ADC12DIV× 1/fADC12CLK		μs
tADC120N [‡]	Settle time of the ADC	AVCC(min) ≤ VAVCC ≤ AVCC(max) (see N	lote 2)			100	ns
to	Sampling time	$VAVCC(min) \le VAVCC \le VAVCC(max)$ $R_{i(source)} = 400 \Omega, Z_{i} = 1000 \Omega,$	3 V	1220			ns
^t Sample [‡]	camping una	$C_i = 30 \text{ pF}$ $\tau = [R_{i(source)} \times + Z_i] \times C_{i;(see Note 3)}$ 2.2 V		1400			16




图 17 典型内部参考电压建立时间 Tref (ON)与 Vref+上的外部电容



12 位 ADC 线性参数

	PARAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
E	Internal Engagity owner	1.4 V ≤ (VeREF+ – VREF–/VeREF-) min ≤ 1.6 V	2.2 V/3 V			±2	LSB
E(I)	Integral linearity error	$1.6 \text{ V} < (\text{VeREF+} - \text{VREF-/VeREF-}) \text{ min } \leq [\text{V(AVCC)}]$	2.2 V/3 V			±1.7	LSB
ED	Differential linearity error	(VeREF+-VREF-/VeREF-)min≤(VeREF+-VREF-/VeREF-). C(VREF+) = 10 µF (tantalum) and 100 nF (ceramic)	2.2 V/3 V			±1	LSB
EO	Offset error	(VeREF+ $-$ VREF $-$ VeREF $-$)min \le (VeREF+ $-$ VREF $-$ VeREF $-$). Internal impedance of source R _i < 100 Ω , C(VREF+) = 10 μ F (tantalum) and 100 nF (ceramic)	2.2 V/3 V		±2	±4	LSB
EG	Gain error	(VeREF+−VREF-/VeREF-)min≤(VeREF+−VREF-/VeREF-). C(VREF+) = 10 μF (tantalum) and 100 nF (ceramic)	2.2 V/3 V		±1.1	±2	LSB
ΕŢ	Total unadjusted error	(VeREF+-VREF-/VeREF-)min < (VeREF+-VREF-/VeREF-). C(VREF+) = 10 µF (tantalum) and 100 nF (ceramic)	2.2 V/3 V		±2	±5	LSB




图 18 供电电压和参考电压设计 Vref-/VeREF 外部提供




图 19 供电电压和参考电压设计内部连接



12 位 ADC 温度传感器和内置 Vmid


	PARAMETER	TEST CONDITIONS		MIN	NOM	MAX	UNIT
laminan	Operating supply current into	VREFON = 0, INCH = 0Ah,	2.2 V		40	120	
SENSOR	AV _{CC} terminal (see Note 1)	ADC12ON=NA, TA = 25C	3 V		60	160	μА
V+		ADC12ON = 1, INCH = 0Ah,	2.2 V		986	986±5%	mV
VSENSOR [†]		T _A = 0°C	3 V		986	986±5%	IIIV
TC		ADC12ON = 1, INCH = 0Ah	2.2 V		3.55	3.55±3%	mV/°C
TCSENSORT		ADC 120N = 1, INCH = UNI	3 V		3.55	3.55±3%	mv C
	Sample time required if channel	ADC12ON = 1, INCH = 0Ah,	2.2 V	30			
[†] SENSOR(sample) [†]	10 is selected (see Note 2)	Error of conversion result ≤ 1 LSB	3 V	30			με
haum	Current into divider at channel 11	ADC12ON = 1, INCH = 0Bh,	2.2 V			NA	A
VMID	Corrent into divider at channel 11	(see Note 3)	3 V			NA	μА
M	M/ divides at absenced 44	ADC12ON = 1, INCH = 0Bh,	2.2 V		1.1	1.1±0.04	v
VMID	AV _{CC} divider at channel 11	V _{MID} is ~0.5 x V _{AVCC}	3 V		1.5	1.50±0.04	٧
tour num	On-time if channel 11 is selected	ADC12ON = 1, INCH = 0Bh,	2.2 V			NA	ns
tON(VMID)	(see Note 4)	Error of conversion result ≤ 1 LSB	3 V			NA	115

JTAG 编程存储器和熔丝

PAI	RAMETER	TEST CONDITIONS	vcc	MIN	NOM	MAX	UNIT
		TOV francisco	2.2 V	DC		5	MHz
f(TCK)	JTAG/Test (see Note 4)	TCK frequency	3 V	DC		10	MHZ
	(000 14010 4)	Pullup resistors on TMS, TCK, TDI (see Note 1)	2.2 V/ 3V	25	60	90	kΩ
VCC(FB)		Supply voltage during fuse-blow condition, T(A) = 25°C		2.5			v
VFB	JTAG/fuse	Fuse-blow voltage, F versions (see Note 3)		6.0		7.0	V
Ima	(see Note 2)	Supply current on TDI with fuse blown				100	mA
^I FB		Time to blow the fuse				1	ms
I(DD-PGM)	F-versions only	Current from DV _{CC} when programming is active	2.7 V/3.6 V		3	5	mA
I(DD-Erase)	(see Note 4)	Current from DVCC when erase is active	2.7 V/3.6 V		3	5	mA
	E versions only	Write/erase cycles		104	105		cycles
t(retention)	F-versions only	Data retention T _J = 25°C		100			years

输入/输出示电路


端口 P1, P1.0 到 P1.7, 带施密特触发器的输入/输出





PnSel.x	PnDIR.x	Dir. CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN	PnIE.x	PnIFG.x	PnIES.x
P1Sel.0	P1DIR.0	P1DIR.0	P10UT.0	DVSS	P1IN.0	TACLK [†]	P1IE.0	P1IFG.0	P1IES.0
P1Sel.1	P1DIR.1	P1DIR.1	P10UT.1	Out0 signal†	P1IN.1	CCI0A†	P1IE.1	P1IFG.1	P1IES.1
P1Sel.2	P1DIR.2	P1DIR.2	P10UT.2	Out1 signal [†]	P1IN.2	CCI1A [†]	P1IE.2	P1IFG.2	P1IES.2
P1Sel.3	P1DIR.3	P1DIR.3	P10UT.3	Out2 signal†	P1IN.3	CCI2A [†]	P1IE.3	P1IFG.3	P1IES.3
P1Sel.4	P1DIR.4	P1DIR.4	P10UT.4	SMCLK	P1IN.4	unused	P1IE.4	P1IFG.4	P1IES.4
P1Sel.5	P1DIR.5	P1DIR.5	P10UT.5	Out0 signal [†]	P1IN.5	unused	P1IE.5	P1IFG.5	P1IES.5
P1Sel.6	P1DIR.6	P1DIR.6	P10UT.6	Out1 signal [†]	P1IN.6	unused	P1IE.6	P1IFG.6	P1IES.6
P1Sel.7	P1DIR.7	P1DIR.7	P1OUT.7	Out2 signal†	P1IN.7	unused	P1IE.7	P1IFG.7	P1IES.7


端口 P2, P2.0 到 P2.6 和 P2.7 带施密特触发器的输入/输出



PnSel.x	PnDIR.x	Dir. CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN	PnIE.x	PnIFG.x	PnlES.x
P2Sel.0	P2DIR.0	P2DIR.0	P2OUT.0	ACLK	P2IN.0	unused	P2IE.0	P2IFG.0	P2IES.0
P2Sel.1	P2DIR.1	P2DIR.1	P20UT.1	DVSS	P2IN.1	INCLK‡	P2IE.1	P2IFG.1	P2IES.1
P2Sel.2	P2DIR 2	P2DIR.2	P20UT.2	CAOUTT	P2IN.2	CCI0B‡	P2IE.2	P2IFG.2	P2IES.2
P2Sel.6	P2DIR.6	P2DIR.6	P2OUT.6	ADC12CLK¶	P2IN.6	unused	P2IE.6	P2IFG.6	P2IES.6
P2Sel.7	P2DIR.7	P2DIR.7	P20UT.7	Out0 signal§	P2IN.7	unused	P2IE.7	P2IFG.7	P2IES.7




P2.口, P2.3 到 P2.4 带施密特触发器的输入/输出



PnSel.x	PnDIR.x	DIRECTION CONTROL FROM MODULE		MODULE X OUT	PnIN.x	MODULE X IN	PnIE.x	PnIFG.x	PnIES.x
P2Sel.3	P2DIR.3	P2DIR.3	P20UT.3	Out1 signal [†]	P2IN.3	unused	P2IE.3	P2IFG.3	P2IES.3
P2Sel.4	P2DIR.4	P2DIR.4	P20UT.4	Out2 signal†	P2IN.4	unused	P2IE.4	P2IFG.4	P2IES.4




端口 P2, P2.5 带施密特触发器的输入/输出和 ROSC 基本时钟模块功能



PnSel.x		DIRECTION CONTROL FROM MODULE		MODULE X OUT	PnIN.x	MODULE X IN	PnIE.x	PnIFG.x	PnIES.x
P2Sel.5	P2DIR.5	P2DIR.5	P2OUT.5	DVSS	P2IN.5	unused	P2IE.5	P2IFG.5	P21ES.5


P3 口 .P3.0、P3.4 到 P3.7 口带施密特触发器的输入/输出






PnSel.x	PnDIR.x	DIRECTION CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN
P3Sel.0	P3DIR.0	DVSS	P3OUT.0	DVSS	P3IN.0	STE0
P3Sel.4	P3DIR.4	DVCC	P30UT.4	UTXD0†	P3IN.4	Unused
P3Sel.5	P3DIR.5	DVSS	P30UT.5	DVSS	P3IN.5	URXD09
P3Sel.6	P3DIR.6	DVCC	P30UT.6	UTXD1‡	P3IN.6	Unused
P3Sel.7	P3DIR.7	DVSS	P30UT.7	DVSS	P3IN.7	URXD1¶

P3 口, P3.1 带施密特触发器的输入/输出




P3 口, P3.2 带施密特触发器的输入/输出






P3 口, P3.3 带施密特触发器的输入/输出




P4口, P4.0to P4.6 带施密特触发器的输入/输出




PnSel.x	PnDIR.x	DIRECTION CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN
P4Sel.0	P4DIR.0	P4DIR.0	P4OUT.0	Out0 signal†	P4IN.0	CCI0A / CCI0B#
P4Sel.1	P4DIR.1	P4DIR.1	P4OUT.1	Out1 signal†	P4IN.1	CCI1A / CCI1B‡
P4Sel.2	P4DIR.2	P4DIR.2	P4OUT.2	Out2 signal†	P4IN.2	CCI2A / CCI2B‡
P4Sel.3	P4DIR.3	P4DIR.3	P4OUT.3	Out3 signal†	P4IN.3	CCI3A / CCI3B#
P4Sel.4	P4DIR.4	P4DIR.4	P4OUT.4	Out4 signal†	P4IN.4	CCI4A / CCI4B‡
P4Sel.5	P4DIR.5	P4DIR.5	P4OUT.5	Out5 signal†	P4IN.5	CCI5A / CCI5B‡
P4Sel.6	P4DIR.6	P4DIR.6	P4OUT.6	Out6 signal†	P4IN.6	CCI6A / CCI6B‡



P4口, P4.7 带施密特触发器的输入/输出




P5 口, P5.0、P5.4 到 P5.7 带施密特触发器的输入/输出




PnSel.x	PnDIR.x	Dir. CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN
P5Sel.0	P5DIR.0	DV _{SS}	P5OUT.0	DVSS	P5IN.0	STE.1
P5Sel.4	P5DIR.4	DVCC	P5OUT.4	MCLK	P5IN.4	unused
P5Sel.5	P5DIR.5	DVCC	P5OUT.5	SMCLK	P5IN.5	unused
P5Sel.6	P5DIR.6	DVCC	P5OUT.6	ACLK	P5IN.6	unused
P5Sel.7	P5DIR.7	DV _{SS}	P5OUT.7	DVSS	P5IN.7	TBoutHiZ




P5 口, P5.1 带施密特触发器的输入/输出



P5 口, P5.1 带施密特触发器的输入/输出




P5 口, P5.1 带施密特触发器的输入/输出






P6, P6.0 到 P6.7 带施密特触发器的输入/输出



PnSeLx	PnDIR.x	DIR. CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN
P6Sel.0	P6DIR.0	P6DIR.0	P6OUT.0	DVSS	P6IN.0	unused
P6Sel.1	P6DIR.1	P6DIR.1	P60UT.1	DVSS	P6IN.1	unused
P6Sel.2	P6DIR.2	P6DIR.2	P60UT.2	DVSS	P6IN.2	unused
P6Sel.3	P6DIR.3	P6DIR.3	P6OUT.3	DVSS	P6IN.3	unused
P6Sel.4	P6DIR.4	P6DIR.4	P6OUT.4	DVSS	P6IN.4	unused
P6Sel.5	P6DIR.5	P6DIR.5	P6OUT.5	DVSS	P6IN.5	unused
P6Sel.6	P6DIR.6	P6DIR.6	P6OUT.6	DVSS	P6IN.6	unused
P6Sel.7	P6DIR.7	P6DIR.7	P6OUT.7	DVSS	P6IN.7	unused



JTAG 引脚 TCK、TDI、TMS、TDI、TDO 带施密特触发器的输入/输出




JTAG 熔丝检查模式

MSP430 芯片在 TDI 引脚上有熔丝及在 JTAG 端口在上电复位 (POR)后初次处理 JTAG 端口时检测熔丝得连 续性的熔丝检查模式。当激活时,熔丝检查电流 ITF,在 3V 时为 1mA,在 5V 时为 2.5mA,如果熔丝没有烧 掉将从 TDI 引脚流向地。必须注意避免意外地激活熔丝检查模式而增大整个系统地功耗。熔丝检查模式地激 活发生在上电后 TMS 引脚的第一个下降沿或者上电时 TMS 保持为低。TMS 引脚上的第二个上升沿关闭熔丝 检查模式。关闭后,熔丝检查模式保持停止直到发生另一个POR。

熔丝检查电流仅当熔丝检查模式激活以及 TMS 引脚处于低状态时才流过 (见图 23)。因此,额外的电流流可 以通过将 TMS 引脚拉高 (缺省条件)避免。





64PQFP 封装尺寸图

