

Memory Compiler Statement of Work

Contents

版本修订记录	3
附录	4
第一章 Memory Compiler 工作内容	5
1.1 Memory Compiler 规格定义	5
1.2 Memory Compiler 功能特性定义	5
1.2.1 支持按位写功能	5
1.2.2 支持电源管理模式	5
1.2.3 支持存储器使能门控功能	5
1.2.4 支持双轨电源模式	6
1.2.5 支持外围电源关断模式	6
1.2.6 支持读写余量控制	6
1.2.7 支持内部时钟旁路	6
1.2.8 支持读写辅助	6
1.2.9 支持多种冗余配置	6
1.2.10 支持 Back Bias 功能	7
1.2.11 支持 ECC 功能验证	7
1.3 Memory Compiler 容量范围定义	7
1.4 Characterization Corner 规格	8
1.5 Memory Compiler EDA View 规格	9
第二章 Memory Compiler 测试片规格定义	10
2.1 第一阶段测试片规格	10
2.1.1 第一阶段测试片测试方案	10
2.1.2 第一阶段测试片开发计划	11
2.1.3 第一阶段封装测试计划	11
2.2 第二阶段测试片规格	11
2.2.1 第二阶段测试片测试方案	12
2.2.2 第二阶段测试片开发计划	13
2.2.3 第二阶段封装测试计划	13

版本修订记录

版本	描述	更新人员	日期
V01	初版, 发布 Memory Compiler 工作任务, 发布 Memory Compiler 测试片规格	余一奇	2026/07/30

SpreadT Confidential

附录

SRAM Bitcell 定义

SRAM Type	HD6T	HC6T	8T2P	DP
Bitcell Area /um ²	0.11	0.124	0.185	0.274

Vendor A Memory Compiler 定义

Index	Memory Compiler	Bitcell Type
P1	High Speed One Port Register File	D1240 HC6T
P2	Ultra High Density Two Port Register File	D1240 HC6T
P3	High Density Two Port Register File	D1850 8T2P
P4	Ultra High Density Single Port SRAM Compiler	D1240 HC6T

第一章 Memory Compiler 工作内容

乙方根据甲方给出的规格定义及技术资料，完成 Memory Compiler 设计工作以及相应测试片的设计工作。

1.1 Memory Compiler 规格定义

本项目共开发 4 套 Memory Compiler，主要包含 Single Port、Two Port、Single Port 等存储器编译器。详细信息如下表：

表 1-1 Memory Compiler 定义

Index	Memory Compiler	Bitcell Type
P1	High Speed One Port Register File	D1240 HC6T
P2	Ultra High Density Two Port Register File	D1240 HC6T
P3	High Density Two Port Register File	D1850 8T2P
P4	Ultra High Density Single Port SRAM Compiler	D1240 HC6T

1.2 Memory Compiler 功能特性定义

本项目 Memory Compiler 支持以下功能特性：

1.2.1 支持按位写功能

存储器支持按位写功能，该功能选中时，存储器生成 WEB 的 bus pin；存储器写入数据时，可以根据每一位独立进行写操作；若该功能未选中时，存储器不生成 WEB，存储器写入数据时，所有位同时进行写操作。

1.2.2 支持电源管理模式

若选中电源管理模式，存储器除支持 standby 模式外，进一步支持 Light Sleep、Deep Sleep、Shut Down 三种电源管理模式。Light Sleep 模式支持较短的时间从使能状态恢复为 Standby 模式，并产生低于 Standby 模式的漏电流；Deep Sleep 模式支持较长的时间从使能状态恢复为 Standby 模式，并产生低于 Light Sleep 模式的漏电流；Shut Down 模式支持最长的时间从使能状态恢复为 Standby 模式，并产生最小的漏电流。

1.2.3 支持存储器使能门控功能

若存储器选中该功能时，存储器的地址、数据等信号收到存储器使能信号 CEB 的控制，会要求存储器使能信号需求更大的建立时间。同时避免地址、数据等信号跳变对存储器功耗的消耗；若存储器未选中该能时，存储器的地址、数据等信号不受存储器使能信号 CEB 的控制，减小存储器使能信号的建立时间，但同时会增大地址、

数据等信号跳变对存储器的功耗。

1.2.4 支持双轨电源模式

存储器默认支持单轨电源模式，即存储器只有一个供电电源：VDD；若选中双轨电源模式，存储器有两个供电电源：VDD 和 VDDC，VDDC 电源为存储器阵列的供电电源，VDD 为存储器外围电路的供电电源，支持实现 VDD 和 VDDC 不同电位的工作模式。

1.2.5 支持外围电源关断模式

存储器在选定双轨电源模式和电源管理模式，额外支持外围电源关断模式，支持用户关断存储器外围电路的供电电源，进一步节省功耗。

1.2.6 支持读写余量控制

存储器支持读写余量控制功能，所有存储器默认使能此功能，存储器余量控制使能信号 (EMCE) 用于控制 SRAM 工作在默认模式或者可调试模式：当 EMCE=0 时，SRAM 工作在默认模式；当 EMCE=1 时，SRAM 可通过 EMC[3:0] 去调试读写余量，例如可以调试字线的脉宽，预充电关闭的时间以及位线选择信号打开的脉宽等，EMC[3:0]=0000 时读写余量最大，读写操作速度最慢；EMC[3:0]=1111 时读写余量最小，读写操作速度最快。

存储器根据端口类型以及存储器类型具有不同的 Pin 名字，详细请参考具体的用户手册。

1.2.7 支持内部时钟旁路

当 SRAM 进行读写操作时，通过 Self-Time Bypass 使能信号，控制 SRAM 内部时钟的 Recovery，也就是 SRAM 读写操作的结束时间。当 ETC=0 时，Self-Time Bypass 功能关闭，SRAM 可进行正常的读写操作。当 ETC=1 时，Self-Time Bypass 功能开启，SRAM 内部时钟的 Recovery 会在外部时钟的下降沿之后，这时 SRAM 内部的时序信号的 Recovery，例如打开字线信号脉宽、关闭预充信号脉宽以及打开位线选择信号脉宽等，都会和外部时钟的高电平保持时间一样，这可以检测由于 SRAM 内部时钟脉宽不够导致的读写功能错误。

1.2.8 支持读写辅助

存储器支持读辅助电路，用于规避由于静态噪声容限导致的存储单元故障；存储器支持写辅助电路，用于规避存储单元写容限不足导致的写错误。

1.2.9 支持多种冗余配置

存储器支持不同的冗余配置：行冗余和列冗余。行冗余通过内置的冗余行译码电路以及相应的冗余阵列替换功

能失效的阵列行实现功能；列冗余通过内置的冗余电路以及相应的冗余列替换实现列冗余功能，列冗余有两种模式可选：一组内置的列冗余替换待定的功能列。两组内置的列冗余替换待定的功能列，存储器按照 IO 数分为高位组和低位组，高位组和低位组分别含有一组内置的列冗余分别替换自身组内代行的功能列，修复粒度更高。

仅有 SRAM 支持行冗余配置，Register File 和 ROM 不支持行冗余。

1.2.10 支持 Back Bias 功能

FDSOI 技术支持高效的晶体管控制。用户不仅可通过栅极控制晶体管行为，还可通过对器件下方的衬底进行极化来实现控制。由于 FDSOI 中的晶体管构造及其超薄绝缘层，偏置效率大大提高。同时，埋氧层的存在使得可以施加更高的偏置电压，从而实现对晶体管的突破性动态控制。

1.2.11 支持 ECC 功能验证

存储器支持 SRAM 的 ECC 功能进行验证，ECC 功能实现方式为 Compiler 提供可用于综合的实现 ECC 功能的 RTL 代码文件，ECC 功能为 SEC-DED（一位纠错两位检错）。

1.3 Memory Compiler 容量范围定义

表 1-2 Ultra High Density Two Port Register File 容量范围定义

Column Mux	Bank	Word Step	Word Min	Word Max	Bit Step	Bit Min	Bit Max	Maximum Density
2	1	8	16	512	2	8	256	128Kb
2	2	8	32	1024	2	8	256	256Kb
4	1	16	32	1024	1	4	128	128Kb
4	2	16	64	2048	1	4	128	256Kb

表 1-3 High Speed One Port Register File 容量范围定义

Column Mux	Bank	Word Step	Word Min	Word Max	Bit Step	Bit Min	Bit Max	Maximum Density
2	1	8	16	512	2	8	288	144Kb
2	2	8	32	1024	2	8	288	288Kb
4	1	16	32	1024	1	8	144	144Kb
4	2	16	64	2048	1	8	144	288Kb

表 1-4 High Density Two Port Register File 容量范围定义

Column Mux	Bank	Word Step	Word Min	Word Max	Bit Step	Bit Min	Bit Max	Maximum Density
2	1	8	16	64	2	16	256	16k
2	2	8	32	128	2	16	256	32k
2	4	8	64	256	2	16	256	64k
2	8	8	128	512	2	16	256	128k
4	1	16	32	128	1	8	128	16k
4	2	16	64	256	1	8	128	32k
4	4	16	128	512	1	8	128	64k
4	8	16	256	1024	1	8	128	128k

表 1-5 Ultra High Density Single Port SRAM Compiler 容量范围定义

Column Mux	Bank	Word Step	Word Min	Word Max	Bit Step	Bit Min	Bit Max	Maximum Density
4	1	16	32	1024	1	8	320	320Kb
4	2	16	64	2048	1	8	320	640Kb
4	4	16	128	4096	1	8	320	1.25Mb
4	8	16	256	8192	1	8	320	2.5Mb
8	1	32	64	2048	1	8	160	320Kb
8	2	32	128	4096	1	8	160	640Kb
8	4	32	256	8192	1	8	160	1.25Mb
8	8	32	512	16384	1	8	160	2.5Mb
16	1	64	128	4096	1	8	80	320Kb
16	2	64	256	8192	1	8	80	640Kb
16	4	64	512	16384	1	8	80	1.25Mb
16	8	64	1024	32768	1	8	80	2.5Mb

1.4 Characterization Corner 规格

表 1-6 Characterization Corner 规格

Corners	Process	VDD(V)	VDDC(V)	Temp(C)	RCtype
TT0P8V0P8V25CTT	TT	0.8	0.8	25	Nominal
TT0P8V0P8V85CTT	TT	0.8	0.8	85	Nominal
SSGNP0P72V0P72VN40CJJ	SSGNP	0.72	0.72	-40	FuncCmax
SSGNP0P72V0P72V125CJJ	SSGNP	0.72	0.72	125	FuncCmax
SSGNP0P72V0P72VN40CJJ	SSGNP	0.72	0.72	-40	FuncCmax
SSGNP0P72V0P72V125CJJ	SSGNP	0.72	0.72	125	FuncCmax

Corners	Process	VDD(V)	VDDC(V)	Temp(C)	RCtype
TT0P65V0P8V25CTT	TT	0.65	0.8	25	Nominal
TT0P65V0P8V85CTT	TT	0.65	0.8	85	Nominal

以 TT0P72V0P9V25C 为例, 0.72V 为外围电路电源, 0.9V 为 SRAM 阵列电源。

1.5 Memory Compiler EDA View 规格

表 1-7 EDA View 规格

File	Contains
Netlist (*.cir)	Instance SPICE netlist for LVS.
GDSII (*.gds)	Instance GDSII file.
Datasheet (*.ds)	Instance datasheet, provides timing characterization, read and write cycle timing, and power dissipation.
Verilog (*.v)	Instance Verilog model.
LEF (*.lef)	Instance LEF description of ring structure.
Liberty (*.lib)	Synopsys synthesis nldm timing model.
CCS Liberty (*.ccsm.lib)	Synopsys synthesis ccs timing model.
CCSN Liberty (*.ccsn.lib)	Synopsys synthesis ccs noise timing model.
ECSM Liberty (*.ecsm.lib)	Effective Current Source Model.
Tetra Max (*.tmax)	Synopsys TetraMax model.
Mbist (*.memlib)	Tessent Memory BIST model.
ATPG(*.fastscan)	Tessent atpg model
CPF(*.cpf)	Common Power Format
UPF(*.upf)	Unified Power Format.
AVM (*.avmcf)	Redhawk EMIR model.
Bitmap(*.bitmap)	Memory model for MBIST diagnostic.
Masis(*.masis)	Synopsys SMS Memory BIST model.
Yaml Data(*.dml)	Summarize the data from timing model.
Emulation model(*_emu.v)	Synthesizable Verilog model.

第二章 Memory Compiler 测试片规格定义

Memory Compiler 测试片计划共计两个阶段：第一阶段从 2026 年 7 月 20 日正式启动，最终交付时间约为 2026 年 11 月 30 日，测试片覆盖第一章所述 4 套 Memory Compiler 的部分验证需求；第二阶段从 2026 年 12 月 1 日正式启动，最终预计交付时间为 2027 年 6 月 30 日，测试片覆盖第一章所述 4 套 Memory Compiler 的全部验证需求。

2.1 第一阶段测试片规格

第一阶段测试片支持部分自研 memory list 和三方 memory list 的验证，详情请参见《KWS9_TestChip_list_20260705》。第一阶段测试片采用 FT 测试，使用 ATE 测试设备对封装后芯片进行测试。测试片规格信息如下：

表 2-1 第一阶段测试片信息

Testchip Code	KWS9
PDK Version	GF22nm(TBD)
Metal Stack	1P8M(TBD)
Package	TFBGA(TBD)
Size	~5mm*5mm(TBD)

2.1.1 第一阶段测试片测试方案

第一阶段测试片支持以下测试方案：

2.1.1.1 Memory 功能测试

测试片支持对 Memory 实例进行读写操作功能测试。

2.1.1.2 功耗测试

测试片支持对 Memory 实例进行静态功耗、睡眠模式、动态功耗进行测试。

2.1.1.3 最高最低工作电压测试

测试片支持对 SRAM 多种工作电压进行测试，按照合理的电压步长进行最低和最高工作电压测试，测试需要得到读操作最低最高工作电压和写操作最低最高工作电压。

2.1.1.4 Retention 测试

测试片通过常压读写操作，随后 Standby 模式下降低 sram 供电电压，随后升高到常压进行读操作。

2.1.1.5 HTOL 测试

测试片支持 SMarchCHKBvcd 算法，并通过 Mbist 进行循环测试，用于提升 HTOL 测试效率，封装 pad 需要满足 HTOL 测试机台的要求。

2.1.2 第一阶段测试片开发计划

表 2-2 第一阶段测试片开发计划

Phase	Task	Start Date	End Date
1	KICK OFF	2026/7/20	2026/7/31
2	SRAM Compiler IP Initial Release	2026/7/20	2026/7/31
3	RTL Design & Simulation	2026/8/1	2026/8/15
4	Verification	2026/8/15	2026/8/25
5	SRAM Compiler IP Final Release	2026/10/10	2026/10/15
6	PR	2026/8/22	2026/11/15
7	Post-Simulation	2026/10/15	2026/11/15
8	Sign off	2026/11/15	2026/11/25
9	Tape out	2026/11/25	2026/11/30

2.1.3 第一阶段封装测试计划

表 2-3 第一阶段封装测试计划

Phase	Task	Date
1	Wafer out	T0
2	Testchip Package	T0 + 1.5 month
3	Testchip Loadboard	T0 + 2 month
4	Testchip Test	T0 + 3.5 month
5	Testchip Report	T0 + 3.5 month

详情请参见《KWS9_Test_Plan_20260801》。

2.2 第二阶段测试片规格

第二阶段测试片采用 FT 测试，使用 ATE 测试设备对封装后芯片进行测试。测试片规格信息如下：

表 2-4 第二阶段测试片信息

Testchip Code	KWS11
PDK Version	SOI 22nm(TBD)
Metal Stack	1P8M(TBD)
Package	TFBGA(TBD)
Size	~5mm*5mm(TBD)

2.2.1 第二阶段测试片测试方案

第一阶段测试片支持以下测试方案：

2.2.1.1 Memory 功能测试

测试片支持对 Memory 实例进行读写操作功能测试。

2.2.1.2 功耗测试

测试片支持对 Memory 实例进行静态功耗、睡眠模式、动态功耗进行测试。

2.2.1.3 最高最低工作电压测试

测试片支持对 SRAM 多种工作电压进行测试，按照合理的电压步长进行最低和最高工作电压测试，测试需要得到读操作最低最高工作电压和写操作最低最高工作电压。

2.2.1.4 Retention 测试

测试片通过常压读写操作，随后 Standby 模式下降低 sram 供电电压，随后升高到常压进行读操作。

2.2.1.5 HTOL 测试

测试片支持 SMarchCHKBvcd 算法，并通过 Mbist 进行循环测试，用于提升 HTOL 测试效率，封装 pad 需要满足 HTOL 测试机台的要求。

2.2.1.6 冗余功能测试

测试片支持对冗余功能的 Memory 实例进行功能验证，测试片支持解析后的冗余配置信息对 Memory 实例的冗余 DFF 链进行配置，从而实现冗余替换功能。

2.2.1.7 ECC 功能测试

测试片支持对 SRAM 的 ECC 功能进行验证，使用提供的实现 ECC 功能的 RTL 代码进行综合，并支持外部向量置错场景下的一位纠错以及两位检错的功能验证。

2.2.1.8 MBIST 高速测试

测试片支持使用 SMarchCHKBvcd 算法对 Memory Instance 进行额定最高工作频率进行高速测试。请留意双端口 SRAM 仅进行同步时钟测试，且需要留意同地址操作在算法激励中的规避。

2.2.1.9 时序测试

测试片支持对 Memory 实例的关键信号的建立时间、保持时间以及数据读出时间进行测量

2.2.2 第二阶段测试片开发计划

表 2-5 第二阶段测试片开发计划

Phase	Task	Start Date	End Date
1	KICK OFF	2026/12/1	2026/12/05
2	SRAM Compiler IP Initial Release	2026/12/15	2026/12/20
3	RTL Design & Simulation	2026/12/01	2027/1/31
4	Verification	2027/1/15	2027/2/15
5	SRAM Compiler IP Final Release	2027/3/15	2027/3/20
6	PR	2027/3/1	2027/6/1
7	Post-Simulation	2027/6/1	2027/6/15
8	Sign off	2027/6/15	2027/6/25
9	Tape out	2027/6/25	2027/6/30

2.2.3 第二阶段封装测试计划

表 2-6 第二阶段封装测试计划

Phase	Task	Date
1	Wafer out	T0
2	Testchip Package	T0 + 1.5 month
3	Testchip Loadboard	T0 + 2 month
4	Testchip Test	T0 + 3.5 month
5	Testchip Report	T0 + 3.5 month