

計算機科学実験及び演習 3 HW

実施報告書

7 班

構成員: 甲斐 豪、黒山 理恵、芝原 遼太

文責: 芝原遼太

学籍番号 1029-36-9619 入学年度 2024 年

提出期限: 2025 年 6 月 5 日

提出日: 2025 年 6 月 5 日

目標の達成度

中間報告ではスループット向上のためのパイプライン化及び、その際に発生するメモリアクセスの競合を回避するためにハーバードアーキテクチャ化を施すことを目標としていた。結果としてこれらについては実装できた。また余裕があった際の選択肢として挙げていた簡単な分岐予測も実装した。追加命令としては即値加算及び `noop` 命令を追加した。

これらの改良によりスループットの向上及び、構造ハザードの回避が可能となった。

分担状況

今回作成したプロセッサのブロック図を以下に示す。(図1)




図1

また各構成員が以下のように作業を分担した。

甲斐

ALU、シフタ、主記憶、各レジスタ、符号拡張、パイプラインレジスタ、データパスの統合と制御信号の生成、動的分岐予測の実装を行った。

黒山

主にプログラムカウンタ、フォワーディングユニットの実装及び、主記憶をハーバードアーキテクチャ化に伴い命令メモリとデータメモリに分離して再設計した。

芝原

主にレジスタファイル、出力された 16bit の値を LED を用いた外部出力するモジュール、およびハザード検出ユニットを実装した。