はじめに

この文章は RISC-V の命令マニュアルを @shibatchii が RISC-V アーキテクチャ勉強のためメモしながら訳しているものです。 原文は https://riscv.org/specifications/ にある riscv-privileged-v1.10.pdf です。

原文のライセンス表示

"The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10", Editors Andrew Waterman and Krste Asanovi#c, RISC-V Foundation, May 2017.

Creative Commons Attribution 4.0 International License

この日本語訳のライセンスも原文のライセンスを引き継いで RISC-V 命令セットマニュアル 第二巻:特権付きアーキテクチャ、文書 1.10 版 日本語訳 @shibatchii Creative Commons Attribution 4.0 International License です。

https://github.com/shibatchii/RISC-V

に置いてあります。

英語は得意でないので誤訳等あるかもしれません。ご指摘歓迎です。

Twitter: @shibatchii

Google 翻訳、Bing 翻訳、Webilo 翻訳、Exclite 翻訳 を併用しながら翻訳し、勉強しています。

まずは意味が分からないところもあるかもしれませんが、ざっくり訳して2周位回ればまともになるかなと。 体裁とかは後で整えようと思います。

文章は以下の様に色分けしてます。

黒文字:翻訳した文書。

赤文字:@shibatchii コメント。わからないところとか、こう解釈したとか。

青文字: RISC-V にあまり関係なし。訳した日付とか、集中力が切れた時に書くヨタ話とか。

2018/09/28 @shibatchii

2019/07/27

@Roy_n_roy さんより誤記指摘の連絡がありましたので修正しました。@Roy_n_roy さんありがとうございます。

- ・レジスタ名の一部で「counteren」が「countern」となっている箇所があった。
- ・「図4.14 Sv32 物理アドレス」が34bit 長であるところ、32bit となっていた。
- ・「表 4.4 PTE R / W / X フィールドの符号化」の下 4 行、X(実行)の値が 1 でなく 0 となっていた。

RISC-V 命令セットマニュアル第 2 巻:特権付きアーキテクチャ 特権アーキテクチャバージョン 1.10 ドキュメントバージョン 1.10

警告! このドラフト仕様は、RISC-V 財団によって標準として承認される前に変更される可能性があります。 編集者はこの仕様の今後の変更が順方向互換になるよう意図していますが、 この仕様書の実装が将来の標準に準拠しない可能性があります。

> 編集者: アンドリュー ウォーターマン 1、クレステ アサノビッチ 1,2 1SiFive Inc.、 2 カリフォルニア大学バークレー校 EECS 学科 CS 課 andrew@sifive.com、krste@berkeley.edu 2017 年 5 月 7 日

アルファベット順の仕様全バージョン貢献者(訂正があれば編集者に連絡してください):
クレステ・アサノビック、リマス・アヴィジエニス、ジェイコブ・バッハマイヤー、アレン・バウム、パオロ・ボンツィーニ、ルス
ラン・ブーキン、クリストファー・セリオ、デビッド・キスナー、アンソニー・コールター、パーマー・ダッベルト、モンテ・ダリ
ムプリ、デニス・ファーガソン、マイク・フライシンガー、ジョン・ハウザー、デヴィッド・ホーナー、オロフ・ヨハンソン、
リー・ユンサプ、アンドリュー・ルトミルスキー、ジョナサン・ノイシェファー、リシュユール・ニヒル、ステファン・オレア、ア
ルバート・ウー、ジョン・オースターハウト、デビッド・パターソン、コリン・シュミット、ウェズリー・タープストラ、マット・トーマス、トミー・ソーン、レイ・ヴァンデウォーカー、メガン・ワックス、アンドリュー・ウォーターマン、レイノード・ザンディク

このドキュメントはクリエイティブコモンズ帰属4.0国際ライセンスの下で公開されています。

このドキュメントは、「RISC-V 特権仕様バージョン 1.9.1」を次のライセンスの下でリリースした派生物です: (c) 2010-2017 アンドリュー・ウォーターマン、ユンサップ・リー、 リマス・アヴィジエニス、デビッド・パターソン、クレステ・アサノビック クリエイティブコモンズ帰属 4.0 国際ライセンス。

次のように引用してください: 「RISC-V 命令セットマニュアル、第2巻: 特権アーキテクチャ、バージョン 1.10」、編集者アンドリュー・ウォーターマンとクレステ・アサノビック、RISC-V 財団、2017年5月。

配布条件はこれですね。 https://creativecommons.org/licenses/by/4.0/deed.ja 制限が少ない大変良いですね。

--2018/10/12

序文

これは、RISC-V 特権アーキテクチャ提案のバージョン 1.10 です。 バージョン 1.9.1 からの変更点:

- このドキュメントの以前のバージョンは、元の作者が作成したクリエイティブコモンズ帰属4.0 国際ライセンスの下でリリースされました。このドキュメントの今後のバージョンは、同じライセンスでリリースされる予定です。
- シャドー CSR アドレスに関する明示的な規則は、CSR スペースを再利用するために削除されました。 シャドー CSRs は、必要に応じて追加することができます。
- mvendorid レジスタには、財団が提供するコードとは対照的に、コアプロバイダの JEDEC コードが含まれるようになりました。 これにより、財団からの冗長性とオフロード作業が回避されます。 ←JEDEC コードってなんじゃろ?
- 割込み可能なスタック規律は単純化されています。
- 監督者モードとユーザモードで使用されるベース ISA を変更するためのオプションのメカニズムが mstatus CSR に追加されました。misa の以前に Base と呼ばれていたフィールドは、整合性のために MXL に改名されました。
- mstatus の追加の拡張状態のステータスフィールドを要約するために XS を使用することを明確にしました。
- mtvec および stvec CSRs には、オプションのベクタ割り込みのサポートが追加されています。
- mip CSR の SEIP ビットと UEIP ビットは、外部割り込みのソフトウェア注入をサポートするために再定義されています。
- mbadaddr レジスタはより一般的な mtval レジスタに含まれています。これにより、命令エミュレーションの速度を上げるために不正な命令フォルトで不良命令ビットを取り込むことができます。
- 仮想メモリ構成を sptbr(now satp)に移行する過程の一環として、マシンモードのベースと境界の変換と保護のスキームが仕様から削除されました。
 - ベースとバインドされたスキームのモチベーションのいくつかは PMP レジスタでカバーされていますが、mstatus で利用可能なまま残っていれば、後で役立ちます。
- Mモードのみ、またはMモードとUモードの両方でUモードトラップをサポートしていないシステムでは、medeleg レジスタと mideleg レジスタは存在しませんでしたが、以前はゼロを返していました。
- 仮想メモリページ違反は、物理メモリアクセス例外とは別の mcause 値を持つようになりました。ページ違反例外は、PMA および PMP チェックによって生成された例外を委任することなく、Sモードに委任できるようになりました。
- オプションの物理メモリ保護 (PMP) 方式が提案されています。
- 監督者の仮想メモリ構成は、mstatus レジスタから sptbr レジスタに移動されました。

したがって、sptbr レジスタは satp(監督者アドレスの転送と保護)に名前が変更され、広がった役割が反映されます。

↑レジスタ名は整理しとかないとどれがどれかわからなくなりそう。

- 改善された SFENCE.VMA 命令のために、SFENCE.VM 命令が削除されました。
- mstatus ビット MXR は sstatus を介して Sモードにさらされています。
- sstatus の PUM ビットの極性は、MXR を含むコードシーケンスを短縮するために反転されています。 ビットの名前が SUM に変更されました。
- ページテーブルエントリのハードウェア管理 Accessed ビットと Dirty ビットはオプションです。簡単な実装では、ソフトウェアをトラップして設定することができます。
- カウンタイネーブル方式が変更されたため、SモードはカウンタのUモードへの可用性を制御できます。
- Sモードでの再帰的仮想化サポートに焦点を当てているため、Hモードは削除されています。
- エンコーディング空間は予約されており、後で再利用することができます。
- Sモード仮想メモリ管理操作をトラップして仮想化パフォーマンスを向上させるメカニズムが追加されました。
- 監督者バイナリインターフェイス(SBI)の章が削除され、別の仕様として維持することができます。

バージョン 1.9.1 の序文

これは、RISC-V 特権アーキテクチャ提案のバージョン 1.9.1 です。 バージョン 1.9 からの変更点:

- 解説セクションへの多数の追加と改良。
- 設定文字列の提案を変更して、デバイスツリーストリングやフラット化されたデバイスツリーなどのさまざまなフォーマットをサポートする検索プロセスを使用します。
- misa は、ベースおよびサポートされている ISA 拡張の変更をサポートするように、オプションで書き込み可能になりました。 misa の CSR アドレスが変更されました。
- デバッグモードとデバッグ CSRs の説明が追加されました。
- ハードウェアパフォーマンス監視スキームを追加しました。 既存のハードウェアカウンタの処理を簡素化し、カウンタの特権バージョンと対応するデルタレジスタを削除しました。
- ユーザーレベルの割り込みがある場合の SPIE の説明が修正されました。

↑misaってなんだっけ。後で確認

-- 1ページ空き、次ページへ

内容

序文

1 はじめに	1
1.1 RISC-V ハードウェアプラットフォームの用語。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	. 1
1.2 RISC-V 特権ソフトウェアスタック用語。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	, 2
1.3 特権レベル。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	3
1.4 デバッグモード。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	, 5
2 制御およびステータスレジスタ(CSR)	7
2.1 CSR アドレスマッピング規則。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	7
2.2 CSR リスト。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	9
2.3 CSR 分野の仕様。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	13
3 マシンレベル ISA、バージョン 1.10	15
3.1マシンレベルの CSR。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	15
3.1.1 マシン ISA レジスタ misa。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	15
3.1.2 マシンベンダ ID mvendorid レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	18
3.1.3 マシンアーキテクチャ ID marchid レジスタ。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	18
3.1.4 マシン実装 ID mimpid レジスタ。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	19
3.1.5 八一ト ID mhartid レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	19
3.1.6 マシンステータスレジスタ(mstatus)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
3.1.7 mstatus レジスタの特権およびグローバル割り込みイネーブルスタック。 。 。 。 。 。 。 。 。 。 。 。 。 。 2	20

3.1.8 mstatus レジスタのベース ISA 制御。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.9 mstatus レジスタのメモリ特権。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.10 mstatus レジスタの仮想化サポート。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 22
3.1.11 mstatus レジスタの拡張コンテキスト状態。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.12 マシントラップベクトルベースアドレスレジスタ (mtvec) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 26
3.1.13 マシントラップ委任レジスタ(medeleg と mideleg)。。。。。。。。。。。。。。。。。。。。。27
3.1.14 マシン割り込みレジスタ(mipとmie)。。。。。。。。。。。。。。。。。。。。。。。。。。。。28
3.1.15 マシンタイマレジスタ(mtime と mtimecmp)。。。。。。。。。。。。。。。。。。。。。。。。。30
3.1.16 ハードウェアパフォーマンスモニタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。31
3.1.17 カウンタイネーブルレジスタ([m h s] counteren)。。。。。。。。。。。。。。。。。。。。。。32
3.1.18 マシンスクラッチレジスタ(mscratch)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。33
3.1.19 マシン例外プログラムカウンタ(mepc)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。34
3.1.20 マシン要因レジスタ(mcause)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。34
3.1.21 マシントラップ値(mtval)レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。35
3.2 マシンモード特権命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 37
3.2.1 環境呼び出しとブレークポイント。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。37
3.2.2 トラップリターン命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.2.3 割り込みを待ち。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.3 リセット。。。。。。。。。。。。。。。。39
3.4 マスカブルでない割り込み。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。39
3.5 物理メモリ属性。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.5.1 メインメモリと I / O と空レジスタの比較。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.5.2 サポートされているアクセスタイプ PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。 41
3.5.3 原子性 PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.5.4 メモリオーダー PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.5.5 一貫性とキャッシュ可能性の PMAs。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.5.6 冪等性 PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.6 物理メモリ保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 44

↑冪等性 (とうべきせい) 「大雑把に言って、ある操作を1回行っても複数回行っても結果が同じであることをいう概念である。」って。なんか難しい言葉やね。初めて聞いた。プログラムでいうといつも同じ答えが出るってこと。あたりまえじゃんと思うけど、割り込み処理が入って意図せずメモリ内容買い換えられちゃったりすると崩れちゃう。

3.6.1 物理メモリ保護の CSRs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	45
4 監督者レベル ISA、バージョン 1.10	49
4.1 監督者 CSRs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	49
4.1.1 監督者状態レジスタ(sstatus)。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
4.1.2 sstatus レジスタのベース ISA 制御。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.3 sstatus レジスタのメモリ特権。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.4 監督者トラップベクタベースアドレスレジスタ (stvec) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
4.1.5 監督者割り込みレジスタ(sip and sie)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.6 監督者タイマとパフォーマンスカウンタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.7 カウンタイネーブルレジスタ(scounteren)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.8 監督者スクラッチレジスタ(スクラッチ)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.9 監督者例外プログラムカウンタ(sepc)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.10 監督者原因登録(scause)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.11 監督者トラップ値(stval)レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.1.12 監督者アドレス変換および保護 (satp) レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.2 監督者命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.2.1 監督者メモリ管理フェンス命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.3 Sv32:ページベースの 32 ビット仮想メモリシステム。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
4.3.1 アドレッシングとメモリ保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.3.2 仮想アドレス変換プロセス。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.4 Sv39:ページベースの39ビット仮想メモリシステム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.4.1 アドレッシングとメモリ保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.5 Sv48:ページベースの 48 ビット仮想メモリシステム。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
4.5.1 アドレッシングとメモリ保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
	•
5 ハイパーバイザー 拡張、バージョン 0.0	65
6 RISC-V 特権命令セットのリスト	67

7 プラットフォームレベル割り込みコントローラ(PLIC) 69	
7.1 PLICの概要。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。69	Э
7.2 割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。69	
7.2.1 ロ ーカル割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 70	į
7.2.2 グローバル割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 71	
7.3 割り込みターゲットとハートコンテキスト。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	1
7.4 割り込みゲートウェイ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 71	
7.5 割込み識別子(ID)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 22	
7.6 割り込みの優先順位。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
7.7 割り込みが有効。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	3
7.8 割り込み優先度しきい値。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	3
7.9 割り込み通知。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
7.10 割り込みクレーム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	4
7.11 割り込み完了。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	ĵ
7.12 割り込みの流れ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	
7.13 PLIC コア仕様。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	6
7.14 PLIC へのアクセスの制御。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	ŝ
8 マシン設定説明 77	
8.1 設定文字列検索手順。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
9 ドストリー 79	
9.1 UC Berkelev における研究資金。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 79	

-- 2018/10/13

第1章

前書き

これは、RISC-Vの特権付きアーキテクチャ記述文書の草案です。フィードバックを歓迎します。

変更は最終リリース前に発生します。←行われます。位の意味か

このドキュメントでは、RISC-V 特権アーキテクチャについて説明します。特権命令やオペレーティングシステムの実行、外部デバイスの接続に必要な追加機能など、ユーザーレベルの ISA を超えた RISC-V システムのあらゆる側面をカバーしています。

私たちの意思決定に関する解説は、この段落のように書式化されており、読者が仕様書そのものに興味があればスキップすることができます。

↑riscv-spec-v2.2 にはこれ書いてなかったような。字下げしてあるところは経緯なので、飛ばしても OK だよって。あ、いや、すまん、書いてあった。

ここでは、このドキュメントで説明している特権レベルの設計全体を、ユーザーレベルの ISA を変更することなく、おそらく ABI を変更することなく、まったく異なる特権レベルの設計に置き換えることができます。

特に、この特権仕様は、既存の一般的なオペレーティングシステムを実行するように設計されており、従来のレベルベースの保護 モデルを具体化しています。

代替の特権的な仕様は、他のより柔軟な保護ドメインモデルを具体化することができます。

1.1 RISC-V ハードウェアプラットフォームの用語

RISC-V ハードウェアプラットフォームには、他の非 RISC-V 互換コア、固定機能アクセラレータ、さまざまな物理メモリ構造、I / O デバイス、およびコンポーネントが通信できるようにする相互接続構造とともに、1 つまたは複数の RISC-V 互換プロセッシングコアを含めることができます。

コンポーネントが独立した命令フェッチユニットを含む場合、コンポーネントはコアと呼ばれます。

RISC-V 互換のコアは、マルチスレッド化により、複数の RISC-V 互換ハードウェアスレッドまたはハートをサポートしている可能性があります。←可能性があります。より サポートする場合があります。ぐらい?

RISC-V コアには、追加の特殊な命令セット拡張機能や追加されたコプロセッサが追加されている場合があります。 コプロセッサという用語は、RISC-V コアに接続されたユニットを指し、ほとんどが RISC-V 命令ストリームによってシーケンスされ

コプロセッサという用語は、RISC-Vコアに接続されたユニットを指し、ほとんどがRISC-V命令ストリームによってシーケンスされますが、追加のアーキテクチャ状態および命令セット拡張、および場合によってはプライマリRISC-V命令ストリームに対するいくつかの限定された自律性を含みます。

我々は、非プログラマブルな固定機能ユニットまたは自律的に動作することができますが、特定のタスクに特化されたコアのいずれかを指すように用語アクセラレータを使用しています。

RISC-V システムでは、多くのプログラム可能なアクセラレータが、専用の命令セット拡張および/またはカスタマイズされたコプロセッサを備えた RISC-V ベースのコアになると期待しています。

RISC-V アクセラレータの重要なクラスは I / O アクセラレータであり、メインアプリケーションコアから I / O 処理タスクの荷をおろします。←I/O 処理タスクを切り離す 位の意味か

RISC-V ハードウェアプラットフォームのシステムレベルの構成には、シングルコアマイクロコントローラから数千ノードの共有メモリの manycore サーバーノードのクラスタまでが含まれます。

小さなシステム・オン・チップでも、開発努力(作業)をモジュール化したり、サブシステム間の安全な分離を提供するために、マルチコンピュータおよび/またはマルチプロセッサの階層として構成することができます。←構造化される可能性があります。

このドキュメントでは、ユニプロセッサまたは共有メモリマルチプロセッサ内で動作する各ハードウェア(ハードウェアスレッド) が認識できる特権アーキテクチャに焦点を当てています。

-- 2018/10/14

1.2 RISC-V 特権ソフトウェアスタックの用語

このセクションでは、RISC-V のさまざまな可能な特権ソフトウェアスタックのコンポーネントを説明するために使用する用語について説明します。

図 1.1 は、RISC-V アーキテクチャでサポート可能なソフトウェアスタックのいくつかを示しています。

左側には、アプリケーション実行環境(AEE)上で実行される単一のアプリケーションのみをサポートするシンプルなシステムが示されています。

アプリケーションは、特定のアプリケーションバイナリインタフェース(ABI)で動作するようにコード化されています。

ABIには、サポートされているユーザーレベルの ISA と、AEE と対話する一連の ABI 呼び出しセットが含まれています。

AEE は、AEE の詳細を柔軟に適用できるように、アプリケーションから AEE の詳細を隠しています。←遮蔽している

同じ ABI を複数の異なるホスト OSs にネイティブに実装することも、異なるネイティブ ISA を持つマシン上で実行されるユーザー・モード・エミュレーション環境でサポートすることもできます。








図1.1: さまざまな形式の特権実行をサポートする異なる実装スタック

私たちのグラフィカルな表記法は、白いテキストの黒いボックスを使用して抽象的なインターフェイスを表し、インターフェイスを実装するコンポーネントの具体的なインスタンスからそれらを分けます。

中央の構成は、複数のアプリケーションのマルチプログラム実行をサポートできる従来のオペレーティングシステム(OS)を示しています。

各アプリケーションは、ABIを介して AEE を提供する OS と通信します。

アプリケーションが ABI 経由で AEE とインタフェースするのと同様に、RISC-V オペレーティングシステムは、監督者バイナリインタフェース(SBI)を介して監督者実行環境(SEE)とインタフェースします。

SBI は、ユーザレベルおよび監督者レベルの ISA と、一連の SBI ファンクションコールを備えています。←組み合わせて構成されています。

すべての SEE 実装で単一の SBI を使用することで、単一の OS バイナリイメージを任意の SEE で実行することができます。 SEE は、ローエンドのハードウェアプラットフォームで単純なブートローダと BIOS スタイルの IO システムにすることができ、またはハイエンドサーバにハイパーバイザが提供する仮想マシンを使用して、またはアーキテクチャシミュレーション環境でホストオペレーティングシステム上の薄い転送層を使用することができます。←シントランスレーションレイヤー

ほとんどの監督者レベルの ISA 定義では、SBI と実行環境および/またはハードウェアプラットフォームが分離されておらず、新しいハードウェアプラットフォームの仮想化および構築が複雑になります。

右端の構成は、複数のマルチプログラミングされた OSs が単一のハイパーバイザによってサポートされる仮想マシンモニタ構成を示しています。

各OSはSBIを介してSEEを提供するハイパーバイザと通信します。

ハイパーバイザは、ハイパーバイザバイナリインターフェイス(HBI)を使用してハイパーバイザ実行環境(HEE)と通信し、ハードウェアプラットフォームの詳細からハイパーバイザを分離します。

ABI、SBI、および HBI はまだ進行中ですが、SBI が S モード OS によって再帰的に提供されるタイプ 2 ハイパーバイザーのサポートに優先順位を付けるようになっています。

RISC-V ISAのハードウェア実装では、通常、さまざまな実行環境(AEE、SEE、または HEE)をサポートするために、特権 ISA 以外の追加機能が必要になります。

1.3 特権レベル

いつでも、RISC-V ハードウェアスレッド(ハート)は、1 つまたは複数の CSR(コントロールおよびステータスレジスタ)のモード としてエンコードされた権限レベルで実行されています。

3つの RISC-V 特権レベルが現在表 1.1 に示すように定義されています。

レベル	エンコーディング	名前	略語
0	00	ユーザー/アプリケーション	U
1	01	スーバーバイザ(監督者)	S
2	10	予約	
3	11	マシン	М

表 1.1: RISC-V 特権レベル。

特権レベルは、ソフトウェアスタックのさまざまなコンポーネント間で保護を提供するために使用され、現在の特権モードで許可されていない操作を実行しようとすると、例外が発生します。

これらの例外は、通常、トラップを基になる実行環境に持ち込みます。←トラップを発生させます。

マシンレベルは最高の特権を持ち、RISC-V ハードウェアプラットフォームの唯一の必須の特権レベルです。

マシンモード(Mモード)で実行されるコードは、マシン実装に対する低レベルのアクセス権を持つため、通常は本質的に信頼されています。

Mモードは、RISC-V上の安全な実行環境を管理するために使用できます。

ユーザモード(U モード)および監督者モード(S モード)は、それぞれ従来のアプリケーションおよびオペレーティングシステムの 使用を意図しています。←<mark>対象としています。</mark>

タイプ 1 ハイパーバイザをサポートするように設計された以前のハイパーバイザモード(H モード)は削除され、そして、第 5 章で説明したタイプ 1 とタイプ 2 の両方のハイパーバイザーに適した拡張 S モードを使用してハイパーバイザーのサポートに焦点を当てているため、予約されているエンコードスペースが必要です。

Hのエンコーディング空間は、将来の使用のために予約されており、様々な状態記録者のビット位置の後方互換性のない変更を回避するために予約されています。

ビットポジションは、異なる Type-1 ハイパーバイザのサポート、または可能であれば付加的な安全な実行モードのために将来再利用される可能性があります。

各特権レベルには、オプションの拡張子とバリアント<mark>(変形、異形)</mark>を持つ特権 ISA 拡張のコアセットがあります。

たとえば、マシンモードでは、アドレス変換とメモリ保護のためのいくつかのオプションの標準バリアントがサポートされています。 また、第5章で説明したように、監督者モードを拡張してタイプ2ハイパーバイザの実行をサポートすることもできます。

表 1.2 に示すように、インプリメンテーションでは、実装コストを削減するために、1 つから 3 つの特権モードを削減することができます。

この説明では、コードが書き込まれる特権レベルを、それが実行される特権モードから分離しようとしますが、2 つは頻繁に結びついています。

たとえば、監督者レベルのオペレーティングシステムは、3つの特権モードを持つシステム上で監督者モードで実行できますが、2つ以上の特権モードを持つシステム上の従来の仮想マシンモニタでは、ユーザモードで実行することもできます。

いずれの場合も、同じ監督者レベルのオペレーティングシステムバイナリコードを使用し、監督者レベルの SBI にコード化し、監督者レベルの特権命令および CSR s を使用できるようにすることを期待しています。

ゲスト OS をユーザモードで実行する場合、すべての監督者レベルのアクションは、より高い特権レベルで実行されている SEE によってトラップとエミュレートされます。

レベル数	サポートされるモード	使用目的
1	М	シンプルな組み込みシステム
2	M, U	安全な組み込みシステム
3	M, S, U	Unix ライクなオペレーティングシステムを実行するシステム

表 1.2: サポートされている特権モードの組み合わせ

すべてのハードウェア実装は、Mモードを提供する必要があります。これは、マシン全体に自由にアクセスできる唯一のモードであるためです。

最も単純な RISC-V 実装では、M モードのみが提供されますが、不正または悪意のあるアプリケーションコードに対する保護は提供されません。

オプションの PMP 設備のロック機能は、M モードのみが実装されていても、ある程度の保護を提供することができます。

多くの RISC-V 実装は、アプリケーションコードからシステムの残りの部分を保護するために、少なくともユーザーモード(U モード)もサポートします。

監督者・モード(Sモード)を追加すると、監督者・レベルのオペレーティング・システムと SEE の間の分離が可能になります。

ハートは通常、あるトラップ(例えば監督者コールまたはタイマー割込み)が通常より特権モードで動作するトラップハンドラへの切り替えを強制するまで、Uモードでアプリケーションコードを実行します。

ハートはトラップハンドラを実行し、最終的にUモードで元のトラップされた命令の実行後に実行を再開します。

特権レベルを上げるトラップは垂直トラップと呼ばれ、同じ特権レベルに留まるトラップは水平トラップと呼ばれます。

RISC-V 特権アーキテクチャは、異なる特権層へのトラップの柔軟なルーティングを提供します。

-- ABI,AEE,SBI,SEE とかの略語はどこかで表にしよう。

1.4 デバッグモード

実装はまた、オフチップデバッグおよび/または製造テストをサポートするためのデバッグモードを含むことができます。 デバッグモード(D モード)は、M モードよりもさらに多くのアクセス権を持つ追加の特権モードと考えることができます。 個別のデバッグ仕様の提案では、デバッグモードでの RISC-V ハートの動作について説明します。 デバッグモードでは、D モードでしかアクセスできないいくつかの CSR アドレスが予約されます。また、プラットフォーム上の物理 メモリ領域の一部を予約することもできます。

-- 2018/10/21

-- 1ページ空き、次ページへ

第2章

制御およびステータスレジスタ(CSR)

システムの主要なオペコードは、RISC-V ISA内のすべての特権命令をエンコードするために使用されます。

これらは2つの主要なクラスに分けることができます:

これらは、アトミックにリード・モディファイ・ライト・コントロールおよびステータス・レジスタ(CSRs)、およびその他のすべての特権命令です。

このマニュアルの第1巻で説明されているユーザーレベルの状態に加えて、実装には追加の CSRs が含まれ、ユーザレベルのマニュアルに記載された CSR 命令を使用して権限レベルのいくつかのサブセットによってアクセス可能です。

この章では、CSR アドレス空間をマッピングします。

以下の章では、特権レベルによる各 CSRs の機能、および一般に特定の特権レベルと密接に関連するその他の特権命令について説明します。

CSR と命令は1つの特権レベルに関連付けられていますが、それらはまた、すべての上位の特権レベルでアクセス可能であることに注意してください。

2.1 CSR アドレスマッピング規則

標準の RISC-V ISA は、最大 4,096 の CSR に対して 12 ビットの符号化空間 (csr [11:0]) を設定します。

表 2.1 に示すように、CSR アドレスの上位 4 ビット(csr [11:8])を使用して、CSR の読み取りおよび書き込みアクセシビリティを特権レベルに従ってエンコードします。

上位2ビット(csr [11:10]) は、レジスタが読み/書き(00,01,10) か読み取り専用(11) かを示します。

次の2ビット(csr [9:8])は、CSR にアクセスできる最低の特権レベルをエンコードします。

CSR アドレス規約では、CSR アドレスの上位ビットを使用して、規定のアクセス特権をエンコードします。

これにより、ハードウェアのエラーチェックが簡素化され、より大きな CSR スペースが提供されますが、CSR のアドレス空間へのマッピングが制限されます。

実装により、特権レベルでは、許可されていない CSR アクセスを低特権レベルでトラップして、これらのアクセスを傍受することができます。

この変更は、特権の低いソフトウェアにとっては透過的でなければなりません。

存在しない CSR にアクセスしようとすると、不正な命令例外が発生します。

適切な権限レベルを持たない CSR にアクセスしたり、読み取り専用レジスタを書き込んだりすると、不正な命令例外も発生します。 読み出し/書き込みレジスタには、読み出し専用ビットが含まれている場合があります。この場合、読み出し専用ビットへの書き込み は無視されます。

CS	SR アドレ	ス	16進	使用とアクセシビリティ
[11:10]	[9:8]	[7:6]		
			ユーザー CS	Rs
00	00	XX	0x000-0x0FF	標準 読み/書き
01	00	XX	0x400-0x4FF	標準 読み/書き
10	00	XX	0x800-0x8FF	非標準 読み/書き
11	00	00-10	0xC00-0xCBF	標準 読み取り専用
11	00	11	0xCC0-0xCFF	非標準 読み取り専用
			監督者 CSR	S
00	01	XX	0x100-0x1FF	標準 読み/書き
01	01	00-10	0x500-0x5BF	標準 読み/書き
01	01	11	0x5C0-0x5FF	非標準 読み/書き
10	01	00-10	0x900-0x9BF	標準 読み/書き
10	01	11	0x9C0-0x9FF	非標準 読み/書き
11	01	00-10	0xD00-0xDBF	標準 読み取り専用
11	01	11	0xDC0-0xDFF	非標準 読み取り専用
			予約 CSRs	
XX	10	XX	予約	
			マシン CSR	S
00	11	XX	0x300-0x3FF	標準 読み/書き
01	11	00-10	0x700-0x79F	標準 読み/書き
01	11	10	0x7A0-0x7AF	標準 読み/書き デバッグ CSRs
01	11	10	0x7B0-0x7BF	デバッグモードのみ CSRs
01	11	11	0x7C0-0x7FF	非標準 読み/書き
10	11	00-10	0xB00-0xBBF	標準 読み/書き
10	11	11	0xBC0-0xBFF	非標準 読み/書き
11	11	00-10	0xF00-0xFBF	標準 読み取り専用
11	11	11	0xFC0-0xFFF	非標準 読み取り専用

表 2.1: RISC-V CSR アドレス範囲の割り当て。

表 2.1 はまた、標準と非標準の使用の間に CSR アドレスを割り当てる規則を示しています。 非標準的な使用のために予約された CSR アドレスは、将来の標準拡張によって再定義されません。

私たちは、シャドー CSRs のための CSR スペースの明示的な割り当てを廃止し、他の CSRs を割り当てた方がより柔軟になるようにしました

シャドー CSRs は、適切な R / W 空間に追加することができます。 カウンタは、現在の仕様では唯一のシャドーされた CSR です。

シャドー CSRs は読み取り/書き込み・アドレスを提供し、より高い特権レベルでより低い特権レベルで読取り専用のレジスタを変更することができます。

1つの特権レベルで既に読取り/書込みシャドウ・アドレスが割り当てられている場合は、より高い特権レベルであれば、同じレジスタへの読み取り/書き込みアクセスに同じ CSR アドレスを使用できます。

効果的な仮想化では、仮想化された環境内で可能な限り多くの命令をネイティブに実行する必要があり、特権アクセスは仮想マシンモニタ[1]にトラップします。

より低い特権レベルで読み取り専用の CSRs は、より高い特権レベルで読み書き可能にされている場合、別の CSR アドレスにシャドーイングされます。

これにより、許可された低特権アクセスのトラップを回避しながら、不正アクセスのトラップを引き起こします。←発生させます。

マシンモード標準の読み書き可能な CSR 0x7A0-0x7BF は、デバッグシステムで使用するために予約されています。 実装は、これらのレジスタへのマシンモードアクセスで不正な命令例外を発生させるべきです。←必要があります。

-- 2018/10/27

2.2 CSR リスト

表 2.2-2.5 に、現在 CSR アドレスが割り当てられている CSRs の一覧を示します。

タイマー、カウンタ、および浮動小数点 CSRs は、標準的なユーザレベルの CSR であり、N 拡張によって追加されたユーザトラップレジスタも追加されています。

他のレジスタは、次の章で説明するように、特権コードによって使用されます。

すべての実装ですべてのレジスタが必要というわけではないことに注意してください。

番号	特権	名前	説明
	•		ユーザートラップ設定
0x000	URW	ustatus	ユーザー状態レジスタ。
0x004	URW	uie	ユーザー割り込み有効レジスタ。
0x005	URW	utvec	ユーザトラップハンドラのベースアドレス。
			ユーザートラップ処理
0x040	URW	uscratch	ユーザトラップハンドラのためのスクラッチレジスタ。
0x041	URW	uepc	ユーザー例外プログラムカウンタ。
0x042	URW	ucause	ユーザトラップの原因。
0x043	URW	utval	ユーザーのアドレスまたは命令が不正。
0x044	URW	uip	ユーザー割り込み保留中。
	·	·	ユーザ浮動小数点 CSRs
0x001	URW	fflags	浮動小数点発生例外。
0x002	URW	frm	浮動小数点動的丸めモード。
0x003	URW	fcsr	浮動小数点制御および状態レジスタ(frm + fflags)。
			ユーザカウンタ/タイマ
0xC00	URO	cycle	RDCYCLE命令のサイクルカウンタ。
0xC01	URO	time	RDTIME 命令のタイマ。
0xC02	URO	insret	RDINSTRET 命令の命令リタイヤカウンタ。
0xC03	URO	hpmcounter3	パフォーマンス監視カウンタ
0xC04	URO	hpmcounter4	パフォーマンス監視カウンタ
		:	
0xC1F	URO	hpmcounter31	パフォーマンス監視カウンタ
0xC80	URO	cycleh	cycle の上位 32 ビット、RV32I のみ
0xC81	URO	timeh	timeの上位 32 ビット、RV32I のみ。
0xC82	URO	instreth	instret の上位 32 ビット、RV32I のみ。
0xC83	URO	hpmcounter3h	hpmcounter3 の上位 32 ビット、RV32I のみ。
0xC84	URO	hpmcounter4h	hpmcounter4 の上位 32 ビット、RV32I のみ。
		:	
0xC9F	URO	hpmcounter31h	hpmcounter31 の上位 32 ビット、RV32I のみ。

表 2.2: 現在割り当てられている RISC-V ユーザーレベルの CSR アドレス。

番号	特権	名前	説明
	·	•	監督者トラップ設定
0x100	SRW	sstatus	監督者状態レジスタ。
0x102	SRW	sedeleg	監督者例外委任登録。
0x103	SRW	sideleg	監督者割り込み委譲レジスタ。
0x104	SRW	sie	監督者割り込み有効レジスタ。
0x105	SRW	stvec	監督者トラップハンドラのベースアドレス。
0x106	SRW	scounteren	監督者カウンタ有効。
			監督者トラップの処理
0x140	SRW	sscratch	監督者トラップハンドラのスクラッチレジスタ。
0x141	SRW	sepc	監督者例外プログラムカウンタ。
0x142	SRW	scause	監督者トラップの原因。
0x143	SRW	stval	監督者の不良アドレスまたは命令。
0x144	SRW	sip	監督者割り込み保留中。
	·		監督者保護と翻訳
0x180	SRW	satp	監督者のアドレス変換と保護

表 2.3: 現在割り当てられている RISC-V 監督者レベルの CSR アドレス。

⁻⁻ scratch register ってなんだろ。scratchって削るとか、引っ掻くっていういみだよね。

番号	特権	名前	説明
			マシン情報レジスタ
0xF11	MRO	mvendorid	ベンダー ID。
0xF12	MRO	marchid	アーキテクチャ ID。
0xF13	MRO	mimpid	実装 ID。
0xF14	MRO	mhartid	ハードウェアスレッド ID。
	·	·	マシントラップ設定
0x300	MRW	mstatus	マシン状態レジスタ。
0x301	MRW	misa	ISA と拡張機能
0x302	MRW	medeleg	マシン例外委譲レジスタ。
0x303	MRW	mideleg	マシン割り込み委譲レジスタ。
0x304	MRW	mie	マシン割込み許可レジスタ。
0x305	MRW	mtvec	マシントラップハンドラのベースアドレス。
0x306	MRW	mcounteren	マシンカウンター有効。
		·	マシントラップの処理
0x340	MRW	mscratch	マシントラップハンドラのスクラッチレジスタ。
0x341	MRW	терс	マシン例外プログラムカウンタ。
0x342	MRW	mcause	マシントラップ原因。
0x343	MRW	mtval	マシンのアドレスまたは命令が不正。
0x344	MRW	mip	マシン割り込み保留中。
		•	マシンの保護と翻訳
0x3A0	MRW	pmpcfg0	物理メモリ保護構成。
0x3A1	MRW	pmpcfg1	物理メモリ保護構成、RV32 のみ。
0x3A2	MRW	pmpcfg2	物理メモリ保護構成。
0x3A3	MRW	pmpcfg3	物理メモリ保護構成、RV32 のみ。
0x3B0	MRW	pmpaddr0	物理メモリ保護アドレスレジスタ。
0x3B1	MRW	pmpaddr1	物理メモリ保護アドレスレジスタ。
		:	:
0x3BF	MRW	pmpaddr15	物理メモリ保護アドレスレジスタ。

表 2.4: 現在割り当てられている RISC-V マシンレベルの CSR アドレス。

番号	特権	名前	説明			
	マシンカウンタ/タイマ					
0xB00	MRW	mcycle	マシンサイクルカウンタ。			
0xB02	MRW	minstret	マシン命令 - 退役カウンタ。			
0xB03	MRW	mhpmcounter3	マシン性能監視カウンタ。			
0xB04	MRW	mhpmcounter4	マシン性能監視カウンタ。			
		:				
0xB1F	MRW	mhpmcounter31	マシン性能監視カウンタ。			
0xB80	MRW	mcycleh	mcycle の上位 32 ビット、RV32I のみ。			
0xB82	MRW	minstreth	minstret の上位 32 ビット、RV32I のみ。			
0xB83	MRW	mhpmcounter3h	mhpmcounter3 の上位 32 ビット、RV32I のみ。			
0xB84	MRW	mhpmcounter4h	mhpmcounter4 の上位 32 ビット、RV32I のみ。			
		:				
0xB9F	MRW	mhpmcounter31h	mhpmcounter31 の上位 32 ビット、RV32I のみ。			
			マシンカウンタ設定			
0x323	MRW	mhpmevent3	マシン性能監視イベントセレクタ			
0x324	MRW	mhpmevent4	マシン性能監視イベントセレクタ			
0x33F	MRW	mhpmevent31	マシン性能監視イベントセレクタ			
		デバッ	グ/追跡レジスタ(デバッグモードと共有)			
0x7A0	MRW	tselect	デバッグ/追跡トリガレジスタの選択。			
0x7A1	MRW	tdata1	最初のデバッグ/追跡トリガデータレジスタ。			
0x7A2	MRW	tdata2	第2のデバッグ/追跡トリガデータレジスタ。			
0x7A3	MRW	tdata3	第3のデバッグ/ト追跡トリガデータレジスタ。			
		•	デバッグモードレジスタ			
0x7B0	DRW	dcsr	デバッグ制御および状態レジスタ。			
0x7B1	DRW	dpc	デバッグ PC。			
0x7B2	DRW	dscratch	デバッグスクラッチレジスタ。			

表 2.5: 現在割り当てられている RISC-V マシンレベルの CSR アドレス。

2.3 CSR フィールドの仕様

以下の定義および略語は、CSR 内のフィールドの動作を指定する際に使用されます。

予約済み書き込み無視、読み込み無視値(WIRI) ← リードした値は無視してねってこと

読み取り専用と読み取り/書き込みレジスタの中には、将来の使用のために予約された読み取り専用フィールドがあるものもあります。 これらの予約済みの読み取り専用フィールドは、読み取り時に無視する必要があります。

これらのフィールドへの書き込みは、CSR 全体が読み取り専用でない限り、無効です。この場合、書き込みによって不正な命令例外が発生する可能性があります。

これらのフィールドは、レジスタ記述でWIRIとラベル付けされています。

予約済み書き込みは値を保持し、無視値を読み込みます(WPRI)

一部の読み取り/書き込みフィールド全体は、将来の使用のために予約されています。← some はいくつか、whole は全体 約合ってるるかな

ソフトウェアはこれらのフィールドから読み取った値を無視し、同じレジスタの他のフィールドに値を書き込むときにこれらのフィールドに保持されている値を保持する必要があります。←予約されてるので読んだ値は無視してね。書いた時に書き換わっちゃダメよってことかな。

これらのフィールドは、レジスタ記述で WPRI と表示されます。

ソフトウェアモデルを簡素化するために、CSR内の以前に予約されたフィールドの将来互換性のある将来の定義は、非原子的な読み取り/修正/書き込みシーケンスが CSRの他のフィールドを更新するために使用される可能性に対処しなければならなりません。

←対処する必要があります。

あるいは(また)、元の CSR 定義では、サブフィールドをアトミックにしか更新できない(アトミックにのみ更新できるように)ことを指定しなければならず、中間値が合法(有効)でない場合に問題となる 2 命令のクリアビット/セットビットシーケンスが一般的に必要となる可能性があります。 ← うーん、いまいちわからん

書き込み/読み取り専用(のみ)の有効値(WLRL)

いくつかの読み取り/書き込み CSR フィールドは、可能なビットエンコーディングのサブセットのみの動作を指定し、その他のビットエンコーディングは予約されています。

ソフトウェアは、そのようなフィールドに正当な値以外を書き込むべきではなく、最後の書き込みが正当な値でないか、別の操作 (例えばリセット)からレジスタが書き込まれていない限り、 レジスタを正しい値に設定します。

これらのフィールドは、レジスタの説明でWLRLというラベルが付けられています。

ハードウェアの実装では、サポートされている値を区別するのに十分な状態ビットを実装するだけで済みますが(実装する必要がありますが)、読み込み時にサポートされている値の完全な指定されたビットエンコーディングを常に返す必要があります。

命令がサポートされていない値を CSR フィールドに書き込もうとすると、実装は許可されますが、不正命令例外を発生させる必要はありません。

ハードウェア実装は、最後の書き込みが不正な値であったときに CSR フィールドの読み込みで任意のビットパターンを返すことができますが、返される値は前回書き込まれた値に依存します。

すべての値を書き込み、有効値を読み取り(WARL)

いくつかの読み取り/書き込み CSR フィールドは、ビットエンコーディングのサブセットに対してのみ定義されますが、読み取られるたびに正しい値を返すことを保証しながら任意の値を書き込むことができます。

CSR の記述に他に副作用がないと仮定すると、サポートされている値の範囲は、希望の設定を書き込んだり、その値が保持されているかどうかを調べることによって判断できます。

これらのフィールドは、レジスタの説明でWARLというラベルが付けられています。

実装では、サポートされていない値のWARLフィールドへの書き込みに関する例外は発生しません。 実装は、特定の不正な値が書き込まれた後、常に確定的に同じ正当な値を返す必要があります。

-- 2018/10/28

第3章

マシンレベル ISA、バージョン 1.10

この章では、マシンモード(Mモード)で使用可能なマシンレベルの操作について説明します。これは、RISC-Vシステムで最高の権限モードです。

RISC-V ハードウェア実装では、Mモードのみが必須(唯一)の特権モードです。

Mモードは、ハードウェアプラットフォームへの低レベルアクセスに使用され、リセット時に最初に入力されるモードです。

Mモードは、ハードウェアに直接実装するにはあまりにも困難または高価な機能を実装するためにも使用できます。

RISC-V マシンレベルの ISA には、サポートされている他の特権レベルとハードウェア実装のその他の詳細に応じて拡張された共通のコアが含まれています。

3.1 マシンレベルの CSR

このセクションで説明するマシンレベルの CSR に加えて、Mモードコードはより低い特権レベルですべての CSR にアクセスできます。

3.1.1 マシン ISA レジスタミサ

ミサ CSR は、ハートでサポートされている ISA を報告する XLEN ビットの WARL 読み書きレジスタです。

このレジスタはどの実装でも読み込み可能でなければなりませんが、misaレジスタが実装されていないことを示すために0の値が返されるため、別個の非標準メカニズムによってCPU能力を判断する必要があります。

↑ゼロが返されると misa レジスタが実装されていないことがわかる。

XLEN-1 XLEN-2	XLEN-3 26	25 0	1
MXL[1:0] (WARL)	WIRI	Extensions[25:0] (WARL)	
2	XI FN-28	26	

図 3.1:マシン ISA レジスタ(ミサ)。

MXL (Machine XLEN) フィールドは、表 3.1 に示すようにネイティブベースの整数 ISA 幅をエンコードします。

MXL フィールドは、複数のベース ISA 幅をサポートする実装では書き込み可能です。

Mモードの有効 XLEN、M-XLEN は MXL の設定で与えられ、ミサがゼロの場合は固定値です。

MXL フィールドは、リセット時に常にサポートされている最も広い ISA バリアントに設定されます。

MXL	XLEN
1	32
2	64
3	128

表 3.1: ミサの XML フィールドのエンコーディング

ベース幅は返されたミサ値の符号による分岐と、場合によっては1つだけ左にシフトと、符号による2つ目の分岐をすることによって、迅速に確認できます。

↑ここは sign を符号とするか、なにか目印、標識のような意味にするかでちょと迷う。

これらのチェックは、マシンのレジスタ幅(XLEN)を知らずにアセンブリコードで記述することができます。

ベース幅はXLEN = 2MXL + 4で与えられます。

ミサがゼロの場合は、即値4をレジスタに置き、レジスタを一度に31ビットだけ左にシフトすることによって、ベース幅を見つけることもできます。

1回シフトした後にゼロになると、マシンはRV32になります。

2回シフトした後にゼロになると、マシンは RV64、それ以外の場合は RV128 になります。

MXL がサポートされている XLEN よりも小さい値に設定されている場合、すべての演算は、設定された XLEN よりも上位のソース・オペランド・レジスタ・ビットを無視し、サポートされている最も広い XLEN をデスティネーション・レジスタに埋めるために結果を符号拡張する必要があります。

実実装では、実装で定義された動作を避けるために、常に、基本ハードウェア・レジスタ全体を定義された値で埋める必要があります。

拡張フィールドは、アルファベット1文字あたり1ビットのビットを有する標準拡張の存在を符号化する(ビット0は拡張子「A」の存在を符号化し、ビット1は拡張子「B」を符号化し、「Z」を符号化するビット25まで符号化する))。

"I"ビットはRV32I、RV64I、RV128IベースISAに設定され、"E"ビットはRV32Eに設定されます。

拡張機能は、実装がサポートされている ISA を変更できるようにする書き込み可能なビットを含むことができる WARL フィールドです。

リセット時に、拡張フィールドにはサポートされている拡張機能の最大セットが含まれている必要があり、両方が利用可能であるなら、私はEより上を選ぶべきです。

"G"ビットはエスケープとして使用され、標準拡張名のより大きなスペースに拡張することができます。

G は組み合わせ IMAFD を示すために使用されるため、ミサ CSR には冗長であるため、追加標準拡張が存在することを示すビットを予約します。

"U"ビットと "S"ビットは、それぞれユーザモードとスーパバイザモードがサポートされている場合に設定されます。

非標準の拡張があれば "X"ビットがセットされます。

misa CSR は、CPU機能の基本カタログをマシンモードコードに公開します。

マシンモードでは、他のマシンレジスタを調査し、ブートプロセスの一部としてシステム内の他のROMストレージを調べることにより、より詳細な情報を得ることができます。

各特権レベルで利用可能な機能を決定するために、CPU レジスタを読み取る代わりに、低い特権レベルで環境呼び出しを実行する必要があります。

これにより、仮想化レイヤーはあらゆるレベルで観察される ISA を変更でき、ハードウェア設計に負担をかけることなく、より豊富なコマンドインターフェイスをサポートします。

ビット	文字	説明
0	А	原子の拡張
1	В	ビット演算拡張用に仮予約
2	С	圧縮拡張
3	D	倍精度浮動小数点拡張
4	E	RV32Eベース ISA
5	F	単精度浮動小数点拡張
6	G	追加の標準拡張機能が存在
7	Н	予約
8	I	RV32I/64I/128I ベース ISA
9	נ	動的に翻訳された言語拡張のために仮予約
10	K	予約
11	L	10 進浮動小数点数の拡張のために仮予約
12	M	整数乗算/除算拡張
13	N	サポートされているユーザーレベルの割り込み
14	0	予約
15	Р	パック SIMD 拡張の仮予約
16	Q	四倍精度浮動小数点数の拡張
17	R	予約
18	S	監督者モードの実装
19	Т	トランザクションメモリ拡張用に仮予約
20	U	ユーザーモードの実装
21	V	ベクター拡張のために仮予約
22	W	予約
23	X	標準以外の拡張機能が存在
24	Υ	予約
25	Z	予約

表 3.2: ミサの拡張フィールドのエンコード。将来使用するために予約されているすべてのビットは、読み込み時にゼロを返す必要があります。

3.1.2 マシンベンダー ID レジスタ mvendorid

mvendorid CSR は、コアのプロバイダの JEDEC 製造元 ID を提供する XLEN ビットの読み取り専用レジスタです。

このレジスタは、どの実装でも読み込み可能でなければなりませんが、フィールドが実装されていないこと、または非商用実装であることを示すために値0を返すことができます。

 XLEN-1
 7 6 0

 パンク
 オフセット

 XLEN-7
 7

図 3.2: ベンダー ID レジスタ (mvendorid)。

JEDEC 製造者 ID は、通常、各バイトの最上位ビットに奇数パリティビットを有する 0x7f に等しくない 1 バイト ID によって終端される 1 バイト連続コード 0x7f のシーケンスとして符号化されます。

mvendorid は、バンクフィールドの1バイトの連続コードの数をエンコードし、オフセットフィールドの最後のバイトをエンコードして、パリティビットを破棄します。

↑0x60a は 0x7f の数が 12、16 進で 0xc。8a の最上位パリティを飛ばすと 0x0a、0xc をパリティの位置から上に詰めると 06a。 うーん、合ってるだろうか。

以前はベンダー ID は RISC-V 財団によって割り当てられた番号でしたが、これは JEDEC が製造者 ID 標準を維持する作業を複製しています。

執筆時点では、JEDEC にメーカー ID を登録するには1回限りの500 ドルのコストがかかります。

3.1.3 マシンアーキテクチャ ID レジスタ marchid

marchid CSR は、ハートのベースマイクロアーキテクチャをエンコードする XLEN ビットの読み取り専用レジスタです。 このレジスタはどの実装でも読み込み可能でなければなりませんが、フィールドが実装されていないことを示す値 0 を返すことができます。

mvendorid と marchid の組み合わせは、実装されているハートマイクロアーキテクチャのタイプを一意に識別する必要があります。

XLEN-1 0
アーキテクチャ ID
XLEN

図3.3:マシンアーキテクチャ ID レジスタ (marchid)。

オープンソースのプロジェクトアーキテクチャ ID は、RISC-V 財団によってグローバルに割り当てられ、ゼロ以外のアーキテクチャ ID とゼロの最上位ビット(MSB)を持っています。

商用アーキテクチャ ID は、各商用ベンダーによって個別に割り当てられますが、MSB が設定されていて、残りの XLEN-1 ビットにゼロを含めることはできません。

↑ 残りの XLEN-1 ビットにゼロを含めることはできません って All 1 なん? ID 区別できんじゃんって思ったけど、ここは XLEN-1は 0 にしてはダメってことだと思う。

その目的は、アーキテクチャー ID が、特定の組織ではなく開発が行われるレポに関連するマイクロアーキテクチャーを表すことです。

オープンソース設計の商業的製作では、元のアーキテクチャ ID を保持する必要があります。(ライセンスによって必要となる可能性があります)

これにより、断片化やツールサポートのコストを削減するだけでなく、帰属を提供するのに役立ちます。

オープンソースのアーキテクチャー ID は財団によって管理されるべきであり、リリースされ機能しているオープンソースプロジェクトにのみ割り当てられるべきです。

商用アーキテクチャー ID は、登録されたベンダーによって個別に管理することができますが、ベンダーがクローズドソースとオープンソースの両方のマイクロアーキテクチャーを使用したい場合には、オープンソースアーキテクチャー ID(MSB セット)とは別の ID が必要です。

次の実装フィールド内で採用された規約は、組織を含む同じアーキテクチャ設計のブランチを分離するために使用できます。 ミサレジスタはまた、構成文字列が存在する場合、デザインの異なるバリアントを区別するのにも役立ちます。

3.1.4 マシン実装 ID レジスタ mimpid

mimpid CSR は、プロセッサ実装のバージョンを一意にエンコードします。

このレジスタはどの実装でも読み込み可能でなければなりませんが、フィールドが実装されていないことを示すために値 0 を返すことができます。

実装の値は、RISC-Vプロセッサ自体の設計を反映するものであり、周囲のシステムではありません。

↑この文は Google 翻訳と Bing 翻訳で真逆の訳をする。多分こっちの Google 翻訳が正しいと思う。

XLEN-1 0 実装 XLEN

図 3.4:マシン実装 ID レジスタ(mimpid)。

このフィールトのフォーマットは、アーキテクチャーのソースコートのプロハイダーに安ねられていますが、先行または後続の0 を持たない16進文字列として標準ツールによって印刷されることがよくありますが、人間の可読性を容易にするために、インプリメンテーション値をニブル境界で整列されたサブフィールドで左揃えにすることができます。 (すなわち、最も重要なニブルから下に埋められる)

3.1.5 ハート ID レジスタ mhartid

mhartid CSR は、コードを実行するハードウェアスレッドの整数 ID を含む XLEN ビットの読み取り専用レジスタです。 このレジスタは、どの実装でも読み込み可能でなければなりません。

ハート ID は必ずしもマルチプロセッサーシステムでは連続して番号付けされるとは限りませんが、少なくとも 1 つのハートはハート ID がゼロでなければなりません。

XLEN-1 0 ハート ID

XLEN

図 3.5: ハート ID レジスタ (mhartid)。

特定のケースでは、正確に1つのハートが(例えばリセット時に)いくつかのコードを実行することを保証するようにする必要があります。したがって、1つのハートには既知のハート ID がゼロである必要があります。

効率のために、システム実装者は、システムで使用される最大のhartIDの大きさを減らすことを目指すべきです。

3.1.6 マシンステータスレジスタ(mstatus)

mstatus レジスタは、RV32 では図 3.6、RV64 と RV128 では図 3.7 のようにフォーマットされた XLEN ビットの読み書き可能レジスタです。

mstatus レジスタは、ハートの現在の動作状態を追跡し、制御します。

mstatus レジスタの制限されたビューは、それぞれ S レベルおよび U レベルの ISA に sstatus および ustatus レジスタとして表示されます。

31	30				23	22	21		20	19	18		17	
SD	WPRI					TSR	TV	/	TVM	MXR	SUI	М	MPRV	
1	8					1	1	•	1	1	1	•	1	
16	15	14 13	12 11	10 9	8	7	6	5	4	3	2	1	0	
XS[[1:0]	FS[1:0]	MPP[1:0]	WPRI	SPP	MPIE	WPRI	SPIE	UPIE	MIE	WPRI	SIE	UIE	
	2	2	2	2	1	1	1	1	1	1	1	1	1	
	図 3.6: RV32 のマシンモードステータスレジスタ(mstatus)													

XLEN-1	XLEN-2 36	35 34	33 32	31		23	22	21	20	19	18	17	
SD	WPRI	SXL[1:0]	UXL[1:0]		WPRI		TSR	TW	TVM	MXR	SUM	MPRV	
1	XLEN-3	7 2	2	•	9		1	1	1	1	1	1	_
16	15 14	13 12 1	1 10 9	8	7	6	5	4	3	2	1	0	
XS[1	:0] FS[1:0)] MPP[1:0	O] WPRI	SPP	MPIE	WPRI	SPIE	UPIE	MIE	WPRI	SIE	UIE	
2	2	2	2	1	1	1	1	1	1	1	1	1	_

図 3.7: RV64 と RV128 のマシンモードステータスレジスタ (mstatus)

3.1.7 mstatus レジスタの特権とグローバル割り込みイネーブルスタック

割込み許可ビット、MIE、SIE、およびUIEは、特権モードごとに提供されます。

これらのビットは、現在の特権レベルで割り込みハンドラに関するアトミック性を保証するために主に使用されます。

ハートが特権モード×で実行されている場合、x IE = 1 のとき割り込みが有効になります。

低特権モードの割込みは常に無効になりますが、高特権モードの割込みは常に有効です。

より高い特権レベルのコードは、より低い特権レベルに制御を委譲する前に、割込みごとのイネーブルビットを使用するこ選択された割込みを無効にすることができます。

xIE ビットは、mstatusの下位ビットに配置され、単一の CSR 命令でアトミックにセットまたはクリアすることができます。

ネストされたトラップをサポートするために、各特権モードxには、割り込みイネーブルビットと特権モードの2つのレベルのスタックがあります。

x PIE は、トラップの前に割り込みイネーブルビットの値を保持し、xPP は前の特権モードを保持します。

xPP フィールドは x までの特権モードしか保持できないため、MPP は 2 ビット幅、SPP は 1 ビット幅、UPP は暗黙的にゼロです。トラップが特権モード y から特権モード x に移されると、x PIE は x IE の値に設定されます。 x IE は x

低特権モードでは、通常、エントリ(エントリ)時に割り込みが禁止された状態で、上位の特権モードでトラップ(同期または非 同期)が行われます。

上位レベルのトラップハンドラは、スタックされた情報を使用してトラップを処理して戻り、または、中断されたコンテキストに 直ちに戻ってこない場合、割り込みを再び有効にする前に特権スタックを保存し、スタックごとに1つのエントリだけが必要です。

MRET、SRET、または URET 命令は、それぞれ M モード、S モード、または U モードのトラップから戻るために使用されます。 xRP 命令を実行するとき、xPP が値 y を保持すると仮定すると、x IE は x PIE に設定される。 特権モードは y に変更されます。 x PIE は 1 に設定されます。 xPP は y (ユーザーモードがサポートされていない場合は y) に設定されます。

スタックがポップされると、サポートされている最低限の割り込み特権モードがスタックの最下部に追加され、無効なエントリがポップされる原因となるエラーを捕捉するのに役立ちます。

xPP フィールドは、サポートされている特権モード(x および x より小さい実装された特権モードを含む)だけを格納できるようにする必要がある WLRL フィールドです。

マシンが U モードと M モードのみを提供する場合、MPP の 00 または 11 のいずれかを表すためにハードウェア記憶ビットは 1 つだけ必要です。

ユーザーレベルの割り込みは、オプションの拡張であり、ISA拡張文字Nが割り当てられています。

ユーザーレベルの割り込みを省略すると、UIE ビットと UPIE ビットはゼロに固定されます。

他のすべてのサポートされている特権モードxでは、x IEとx PIE はハードワイヤードであってはなりません。

↑ここも Google 翻訳と Bing 翻訳で真逆の意味に翻訳される。Bing 翻訳は否定形に弱いのかな。

ユーザーレベルの割り込みは主に、MモードとUモードのみのセキュアな組み込みシステムをサポートすることを目的としていますが、ユーザーレベルのトラップ処理をサポートする Unix ライクなオペレーティングシステムを実行するシステムでもサポートできます。

以前 mstatus で Hモードサポートのために割り当てられていたフィールドは、現在 WPRI フィールドとして予約されています。 既存の実装との後方互換性を低下させるために、これらのフィールドを削除した後は、レジスタを圧縮しませんでした。

3.1.8 mstatus レジスタのベース ISA 制御

RV64 および RV128 システムの場合、SXL および UXL フィールドは、それぞれ S モードおよび U モードの XLEN の値を制御する WARL フィールドです。

これらのフィールドの符号化は、表 3.1 に示すミサの MXL フィールドと同じです。 Sモードおよび Uモードで有効な XLEN は、それぞれ S-XLEN および U-XLEN と呼ばれます。

RV32 システムの場合、SXL および UXL フィールドは存在せず、S-XLEN = 32 および U-XLEN = 32 です。

RV64 および RV128 システムの場合、S モードがサポートされていない場合、SXL はゼロにハードワイヤードされます。 それ以外の場合は、S-XLEN の現在の値をエンコードするのは WARL フィールドです。 特に、S-XLEN = M-XLEN となるように SXL を実装することがあります。

RV64 および RV128 システムの場合、U モードがサポートされていない場合、UXL はゼロに固定配線されます。 それ以外の場合は、U-XLEN の現在の値をエンコードするのは WARL フィールドです。 特に、U-XLEN = M-XLEN となるように UXL を実装することができます。

どのモードでも XLEN がサポートされている XLEN よりも小さい値に設定されると、すべての演算は、設定された XLEN より上の ソース・オペランド・レジスタ・ビットを無視しなければならず、サポートされている最も広い XLEN をデスティネーション・レジ スタに埋めるために結果を符号拡張する必要があります。

ハードウェアの複雑さを軽減するため、アーキテクチャでは、低特権モードで XLEN 設定が次の高位特権モード以下であることを確認しません。

実際には、このような設定はほとんど常にエラーになりますが、この場合でもマシンの動作は明確に定義されています。

3.1.9 mstatus レジスタのメモリ特権

MPRV (Modify PRiVilege) (権限の変更)ビットは、すべての特権モードでロードおよびストアが実行される特権レベルを変更します。 MPRV = 0の場合、変換と保護は正常に動作します。

MPRV = 1 の場合、現在の特権モードが MPP に設定されているかのように、読み込みと保存のメモリアドレスは変換され、保護されます。

命令のアドレス変換と保護は影響を受けません。

Uモードがサポートされていない場合、MPRV は 0 にハードワイヤードされます。

MXR(Make eXecutable Readable)(実行可能ファイルを読めるようにする) ビットは、ロードが仮想メモリにアクセスする際の特権を変更します。

MXR = 0 の場合、読み込み可能とマークされたページからの読み込みのみが成功します(図 4.15 の R = 1)。

MXR = 1 の場合、読み取り可能または実行可能(R = 1 または X = 1)のいずれかのマークが付けられたページからの読み込みは成功します。

ページベースの仮想メモリが有効でない場合、MXRは効果がありません。

Sモードがサポートされていない場合、MXRは0にハードワイヤードされます。

MPRV および MXR 機構は、ミスアラインされた読み込みおよび保存などの欠落したハードウェア機能をエミュレートする M モードルーチンの効率を改善するために考案されました。

MPRV は、ソフトウェアでアドレス変換を実行する必要性を排除します。

MXR を使用すると、実行専用とマークされたページから命令語をロードできます。

簡単にするため、MPRV と MXR は特権モードに関係なく有効ですが、通常の使用ではマシンモードの短いシーケンスに対してのみ有効になります。

SUM(スーパーバイザユーザメモリアクセス許可)ビットは、Sモードの読み込み、書き込み、および命令フェッチが仮想メモリにアクセスするための特権を変更します。

SUM = 0 のとき、U モードでアクセス可能なページへのS モードメモリアクセスは、エラーになります。(図 4.15 のU = 1)。

↑ここは Bing 翻訳の方が正しい。Google 翻訳だと最後の fault を飛ばす。うーん。

SUM = 1の場合、これらのアクセスは許可されます。

ページベースの仮想メモリが有効でない場合、SUMは効果がありません。

SUM はSモードで実行されていないときは通常無視されますが、MPRV = 1かつMPP = Sのときには有効です。

Sモードがサポートされていない場合、SUM は 0 にハードワイヤードされます。

3.1.10 mstatus レジスタの仮想化サポート

TVM(トラップ仮想メモリ)ビットは、スーパバイザ仮想メモリ管理操作の代行受信(インターセプト)をサポートします。

TVM = 1 o場合、S-mode で実行中に satp CSR を読み書きしようとするか SFENCE.VMA 命令を実行しようとすると、不正な命令 例外が発生します。

TVM = 0の場合、これらの操作はSモードで許可されます。

Sモードがサポートされていない場合、TVM は 0 にハードワイヤードされています。

TVM メカニズムは、ゲストオペレーティングシステムを U モードで古典的に仮想化するのではなく、S モードで実行できるようにすることで、仮想化の効率を向上させます。

このアプローチは、ほとんどのSモード CSRsへのアクセスをトラップする必要性を排除します。

satp アクセスと SFENCE.VMA 命令をトラッピングすると、シャドウページテーブルを遅延読み込みするのに必要なフックが提供されます。

TW (タイムアウト待機) ビットは、WFI 命令のインターセプトをサポートします (3.2.3 項を参照)。

TW = 0 のとき、WFI 命令はSモードで許可されます。

TW = 1 の場合、WFI が Smode で実行され、実装固有の制限時間内に完了しない場合、WFI 命令は不正な命令トラップを引き起こします。

制限時間は常に0にすることができ、この場合TW = 1のときにWFIはS = Fで常に不正な命令トラップを引き起こします。S = Fがサポートされていない場合、TWはG = FのときにFのときにFのとうれます。

WFI 命令をトラップすると、現在のゲストで無駄にアイドリングするのではなく、別のゲスト OS に切り替えることができます。

TSR (トラップ SRET) ビットは、スーパバイザ例外リターン命令 SRET のインターセプトをサポートします。

TSR = 1 のとき、S モードで実行中に SRET を実行しようとすると、不正な命令例外が発生します。

TSR = 0 のときは、S モードで許可されます。

Sモードがサポートされていない場合、TSR は 0 にハード配線されます。

SRET をトラッピングすることは、それを提供しない実装で拡張仮想化機構(第5章参照)をエミュレートするために必要です。

3.1.11 mstatus レジスタの拡張コンテキスト状況

実質的な拡張をサポートすることは、RISC-Vの主な目標の1つです。したがって、変更されていない特権モードのコード、特にスーパバイザレベルのOSが任意のユーザーモードの状態拡張をサポートできるようにする標準インターフェイスを定義します。

今日まで、浮動小数点 CSR およびデータレジスタ以外の追加の状態を定義する標準的な拡張はありません。

FS [1:0]読み取り/書き込みフィールドと XS [1:0]読み取り専用フィールドは、浮動小数点ユニットの現在の状態、および他のユーザモードの拡張をそれぞれ示す設定と追跡によってコンテキストの保存と復元のコストを削減するために使用されます FS フィールドは、CSR fcsr および浮動小数点データレジスタ f0~f31 を含む浮動小数点ユニットのステータスをエンコードし、XSフィールドは、追加のユーザモード拡張および関連するステートのステータスをエンコードします。

これらのフィールドは、状態の保存または復元が必要かどうかを迅速に判断するためのコンテキスト切り替えルーチンによってチェックできます。

保存または復元が必要な場合は、通常、プロセスを効果的に最適化するために追加の指示と CSRs が必要です。

この設計では、ほとんどのコンテキストスイッチが浮動小数点ユニットまたはその他の拡張のいずれかまたは両方で状態を保存/復元する必要がないため、SDビットによる高速チェックが可能になると予想しています。

FS フィールドと XS フィールドは、表 3.3 に示されているものと同じステータスエンコーディングを使用し、4 つの可能なステータ ス値はオフ、イニシャル、クリーン、およびダーティです。

状態	FS の意味	XSの意味
(オフ	すべてオフ
1	イニシャル	いずれもダーティではないか、クリーンではダーティでない、いくつかはクリーン
2	クリーン	いくつかダーティ
3	ダーティ	

表 3.3: FS [1:0]および XS [1:0]ステータスフィールドのエンコード

Sモードを実装せず、浮動小数点ユニットを持たないシステムでは、FSフィールドはゼロにハードワイヤードされています。

新しい状態を必要とする追加のユーザー拡張がないシステムでは、XS フィールドはゼロにハードワイヤードされます。 状態付きのすべての追加拡張は、XS 状態に相当する mstatus にローカルフィールドを追加します。 XS フィールドは、表 3.3 に示すように、すべての内線番号のステータスの要約を表します。 ______

XS フィールドは、すべてのユーザー拡張ステータスフィールドにわたって最大ステータス値を効果的に報告しますが、個々の拡張機能は XS とは異なるエンコードを使用できます。

SD ビットは、FS フィールドまたは XS フィールドのいずれかが、拡張されたユーザーコンテキストをメモリに保存する必要があるダーティ状態の存在を示すかどうかを要約する読み取り専用ビットです。

XS と FS の両方がゼロにハードワイヤードされていると、SD も常にゼロになります。

拡張の状態がオフに設定されている場合、対応するステートを読み書きしようとする命令は例外を発生させます。

ステータスがイニシャルの場合、対応する状態は初期の定数値を持つ必要があります。

状態がクリーンの場合、対応する状態は初期値と異なる可能性がありますが、コンテキストスワップに格納されている最後の値と一致します。

ステータスがダーディの場合、対応するステートは、最後のコンテキスト保存以降に変更されている可能性があります。

コンテキスト保存中に責任ある特権コードは、その状態がダーティの場合にのみ対応する状態を書き出す必要があり、その後、その状態をクリーンにリセットすることができます。

コンテキスト復元時には、状態がクリーン(復元時にダーティであってはならない)の場合にのみコンテキストをメモリからロード する必要があります。

ステータスがイニシャルの場合、セキュリティホールが発生しないようコンテキストを復元時に初期の定数値に設定する必要がありますが、これはメモリにアクセスせずに行うことができます。

たとえば、浮動小数点レジスタはすべて即値0に初期化できます。

FS および XS フィールドは、コンテキストを保存する前に特権コードによって読み取られます。

FS フィールドは、ユーザコンテキストを再開するときには特権コードによって直接設定され、XS フィールドは個々の拡張のステータスレジスタに書き込むことによって間接的に設定されます。

ステータスフィールドは、特権モードに関係なく、命令の実行中に(も)更新されます。

ユーザーモード ISA への拡張には、追加のユーザーモード状態が含まれることが多く、この状態は基本整数レジスタよりもかなり大きくなる可能性があります。

拡張機能は、一部のアプリケーションでのみ使用することも、単一のアプリケーション内で短期間だけ必要とすることもあります。 パフォーマンスを向上させるために、ユーザモード拡張は、ユーザモードソフトウェアがユニットを初期状態に戻すか、またはユニットをオフにすることを可能にする追加の命令を定義することができます。

↑使わない時はそのユーザーモードを OFF にできる。例えばそのブロックのクロックを止めたり、電源を OFF したりできるってこと。

たとえば、コプロセッサを使用する前に構成する必要があり、使用後にコプロセッサを"未構成"することができます。

未構成状態は、コンテキスト保存の初期状態として表されます。

未構成と次の構成(状態をダーティに設定する)の間で同じアプリケーションが実行中のままである場合、すべての状態がユーザープロセスに対してローカルであるため、実際に未構成命令で状態を再初期化する必要はありません。 すなわち、初期状態は、コンテキスト・リストア時にコプロセッサ・ステートがすべての未構成時ではなく一定値に初期化されるだけでよいです。

ユニットをディスエーブルしてオフ状態にするユーザモード命令を実行すると、後続の命令が再びオンになる前にユニットを使用しようとすると、不正な命令例外が発生します。

ユニットをオンにするユーザモード命令は、そのユニットが別のコンテキストによって使用されている可能性があるため、ユニットの状態が適切に初期化されていることを保証しなければなりません。(確認する必要があります。)

FSの設定を変更しても、浮動小数点レジスタの状態は変化しません。

特に、FS = オフを設定しても状態が破壊されることはなく、FS = イニシャルが内容をクリアするように設定することもありません。 オフに設定すると、他の拡張機能が状態を保持しないことがあります。(保持できません。)

表 3.4 に、FS または XS ステータスビットのすべての可能な状態遷移を示します。

標準の浮動小数点拡張は、ユーザモードの構成解除または無効/有効命令をサポートしていないことに注意してください。

現在の状態	オフ	イニシャル	クリーン	ダーティ						
動作										
特権コードでのコンテキスト保存時										
保存状態?	いいえ	いいえ	いいえ	はい						
次の状態	オフ	イニシャル	クリーン	クリーン						
特権コードでのコンテキスト復元時										
復元状態?	いいえ	はい、イニシャルに(へ)	はい、メモリから	N/A						
次の状態	オフ	イニシャル	クリーン	N/A						
状態を読み出すための命令を実行										
動作?	例外	例外	例外	例外						
次の状態	オフ	イニシャル	クリーン	ダーティ						
	コンフィグレ-	ーションを含むステートの	変更命令を実行							
動作?	例外	実行	実行	実行						
次の状態	オフ	ダーティ	ダーティ	ダーティ						
	Ę	卡構成ユニットへの命令実	行							
動作?	例外	実行	実行	実行						
次の状態	オフ	イニシャル	イニシャル	イニシャル						
ユニットを無効にする命令を実行										
動作?	実行	実行	実行	実行						
次の状態	オフ	オフ	オフ	オフ						
ユニットを有効にする命令を実行										
動作	実行	実行	実行	実行						
次の状態	イニシャル	イニシャル	イニシャル	イニシャル						

表 3.4: FS および XS の状態遷移。

-- 2018/11/24

拡張状態を初期化、保存、復元するための標準的な特権命令は、状態を不透明なオブジェクトとして扱うことによって、拡張された拡張状態の詳細から特権コードを隔離するために提供されます。

多くのコプロセッサ拡張は、制限されたコンテキストでのみ使用されます。これにより、ソフトウェアがユニットの設定を安全に 解除するか、実行時にユニットを無効にすることさえできます。

これにより、大規模なステートフルコプロセッサのコンテキストスイッチオーバーヘッドが削減されます。

浮動小数点状態を他の拡張状態から分離し、浮動小数点ユニットが存在する場合、浮動小数点レジスタは標準呼び出し規約の一部であるため、ユーザモードソフトウェアは浮動小数点ユニットを無効にすることが安全であるかどうかを知ることができません。

XS フィールドは、追加されたすべての拡張状態の要約を提供しますが、コンテキストの保存と復元のオーバーヘッドをさらに削減するために、拡張で追加のマイクロアーキテクチャビットが維持される可能性があります。

SD ビットは読み出し専用であり、FS または XS ビットのいずれかがダーティ状態(すなわち、SD = (FS == 11) OR (XS == 11))を符号化するときに設定されます。

これにより、特権コードは、整数レジスタセットと PC 以外のコンテキスト保存が不要になったときを素早く判断することができます。

浮動小数点ユニットの状態は、標準命令(F、D、および/または Q)を使用して常に初期化、保存、および復元され、特権付きコードは FLEN を認識して各 f レジスタに予約する適切な領域を決定する必要があります。

スーパバイザレベルの OS では、追加のユーザモードの状態は、追加のコンテキストを一定の最大サイズの不透明なオブジェクトとして扱う SBI 呼び出しを使用して初期化、保存、復元する必要があります。

SBI の初期化、保存、および復元の実装では、コプロセッサ内のマイクロアーキテクチャ状態を初期化、保存、および復元するために、インプリメンテーション依存の特権命令が追加で必要になる場合があります。

すべての特権モードはFSとXSビットの1つのコピーを共有します。

複数の特権モードを持つシステムでは、スーパーバイザモードでは通常、スーパーバイザレベルのセーブされたコンテキストに関してステータスを記録するために FS ビットと XS ビットを直接使用します。

他のより特権のあるアクティブモードは、対応するバージョンのコンテキストで拡張状態を保存して復元する際に、より慎重でなければなりません。

任意の合理的なユースケースでは、ユーザとスーパーバイザレベル間のコンテキストスイッチの数は、他の権限レベルへのコンテキストスイッチの数よりはるかに多いはずです。(上回る必要があります。)

コプロセッサは、割り込みによってユーザレベルのコンテキストスワップが発生しない限り、非同期割り込みを処理するためにコンテキストを保存および復元する必要はないことに注意してください。

3.1.12 マシントラップベクトルベースアドレスレジスタ (mtvec)

mtvec レジスタは、ベクトルベースアドレス(BASE)とベクタモード(MODE)で構成されるトラップベクタの構成を保持する XLEN ビットの読み/書きレジスタです。

XLEN-1	2 1	0
BASE[XLEN-1:2](WARL)	MODE(WARL))
XLEN-2	2	

図3.8:マシントラップベクタベースアドレスレジスタ(mtvec)。

mtvec レジスタは常に実装する必要がありますが、ハードワイヤードの読み取り専用値を含めることができます。

mtvec が書き込み可能な場合、レジスタが保持できる値のセットは実装によって異なる可能性があります。

BASE フィールドの値は常に 4 バイトの境界に揃えなければならず、MODE 設定は BASE フィールドの値に追加の配置制約を課す可能性があります。

トラップベクタベースアドレスの実装にはかなりの柔軟性があります。

一方では、多数の状態ビットを持つローエンドの実装に負担をかけることは望ましくありませんが、一方で、より大きいシステムでは可用性を可能にしたいと考えています。(柔軟性を許可することを希望しています。)

値	名前	説明
0	ダイレクト	すべての例外は pc を BASE に設定
1	ベクタード	非同期割り込みは、pc を BASE + 4 *cause に設定
≥2	_	予約

表 3.5: mtvec MODE フィールドのエンコーディング

MODE フィールドのエンコーディングを表 3.5 に示します。

MODE = ダイレクトの場合、マシンモードに入るすべてのトラップが、PCをベースフィールドのアドレスに設定します。

MODE = ベクターの場合、マシンモードへの同期例外はすべて PC をベースフィールドのアドレスに設定しますが、割り込みは PC をベースフィールドのアドレス+割り込み要因番号の 4 倍に設定します。

たとえば、マシンモードタイマ割り込み(表 3.6 を参照)は、PC を BASE + 0x1c に設定します。

MODE =ベクタードを設定すると、ベースに追加のアラインメント制約が課されることがあり、最大4 * XLEN バイトのアライメントが必要です。

ベクタ割り込みが有効にされると、ユーザモードのソフトウェア割り込みに対応する割り込み要因 0 は、同期例外と同じ場所にベクトル化されます。

この曖昧さは、実際には発生しません。これは、ユーザーモードのソフトウェア割り込みが無効になっているか、権限の低いモードに委任されているためです。

リセットおよび NMI ベクタの場所は、プラットフォーム仕様に記載(指定)されています。

3.1.13 マシントラップ代理レジスタ (medeleg と mideleg)

デフォルトでは、任意の特権レベルのすべてのトラップはマシンモードで処理されますが、マシンモードハンドラはトラップをMRET命令(3.2.2項)で適切なレベルにリダイレクトできます。

パフォーマンスを向上させるために、実装は medeleg および mideleg 内の個々の読み取り/書き込みビットを提供して、特定の例外および割り込みを低い特権レベルで直接処理する必要があることを示します。

マシン例外委譲レジスタ(medeleg)およびマシン割り込み委譲レジスタ(mideleg)は、XLEN ビットの読み取り/書き込み・レジスタです。

3 つの特権モード(M / S / U)を持つすべてのシステムでは、medeleg または mideleg にビットを設定すると、S モードまたは U モードの対応するトラップが S モードトラップハンドラに委任されます。

Uモードトラップがサポートされている場合、Sモードは、sedeleg レジスタと sideleg レジスタに対応するビットを順番に設定して、 Uモードで発生するトラップをUモードトラップハンドラに委任することができます。

2 つの特権モード(M / U)とUモードトラップをサポートするシステムでは、medeleg または mideleg にビットを設定すると、Uモードの対応するトラップがUモードトラップハンドラに委任されます。

Mモードのみ、または Mモードと Uモードの両方を持つが Uモードトラップをサポートしていないシステムでは、medeleg と mideleg レジスタは存在してはいけません。(存在しません)

1.9.1 以前のバージョンでは、ここれらのレジスタは存在していましたが、M モードでのみまたは N システムなしの M / U でゼロ に固定配線されていました。

これらのケースでは、ミサレジスタが存在するかどうかを示すので、ゼロを返す必要はありません。

トラップが特権の低いモードxに委任されると、x原因レジスタにトラップ原因が書き込まれます。

x epc レジスタには、トラップを取った命令の仮想アドレスが書き込まれます。

mstatus の xPP フィールドは、トラップ時にアクティブ特権モードで書き込まれます。

mstatus の x PIE フィールドには、トラップ時にアクティブな割り込みイネーブルビットの値が書き込まれます。

mstatus の x IE フィールドがクリアされます。

mcause および mepc レジスタと mstatus の MPP および MPIE フィールドは書き込まれません。

実装は、委譲ビットを1つにハードワイヤしてはなりません。すなわち、委任可能なトラップが委任されていないことをサポートしなければなりません。

実装では、デリゲート可能なトラップをサブセット化することを選択できます。サポートされている委託可能なビットは、どのビット位置が1を保持しているかを見るために、medeleg または mideleg の値を読み戻します。

トラップは、より特権モードから低特権モードに移行することはありません。

たとえば、MモードがSモードに不正な命令トラップを委譲し、<math>Mモードソフトウェアが後で不正命令を実行すると、Sモードに委譲されるのではなく、<math>Mモードでトラップが取られます。

対照的に、トラップは水平に取られてもよい。(取られることがあります)

同じ例を使用して、Mモードが不正な命令トラップをSモードに委譲し、Sモードソフトウェアが後で不正命令を実行すると、トラップはSモードで取られます。(行われます)



図 3.9: マシン例外委譲登録 medeleg。

medeleg は、表 3.6 に示すすべての同期例外に対して割り当てられたビット位置を持ち、ビット位置のインデックスは mcause レジスタに返された値と等しくなります。(すなわち、ビット 8 を設定することにより、ユーザモード環境呼出しをより低い特権のトラップハンドラに委任することができます)。



図 3.10: マシン例外の委任登録 mideleg。

mideleg は個々の割り込みのトラップ委譲ビットを保持し、ビットのレイアウトは mip レジスタのものと一致します。 (すなわち、STIP 割り込み委譲制御はビット 5 に位置します)。

いくつかの例外は、特権の低いモードでは発生することができず(発生しませんし)、対応する x edeleg ビットはゼロにハードワイヤードされるべきです。(する必要があります。)

特に、medeleg [11]と sedeleg [11:9]はすべてゼロに固定されています。

3.1.14 マシン割り込みレジスタ (mip および mie)

mip レジスタは、保留中の割り込みに関する情報を含む XLEN ビットの読み/書き・レジスタです。一方、mie は、割り込みイネーブル・ビットを含む対応する XLEN ビットの読み/書き・レジスタです。

この CSR アドレスによって、低特権ソフトウェア割り込み(USIP、SSIP)、タイマ割り込み(UTIP、STIP)、および mip の外部割り込み(UEIP、SEIP)に対応するビットだけが書き込み可能です。

残りのビットは読み取り専用です。

mip レジスタと mie レジスタの制限されたビューは sip / sie として表示され、uip / uie はそれぞれ S モードと U モードで登録されます。

割り込みが mideleg レジスタにビットをセットすることによって特権モード x に委任された場合、x ip レジスタに表示され、x ie レジスタを使用してマスク可能です。

それ以外の場合、x ipとx ieの対応するビットはゼロにハードワイヤードされているように見えます。

)	XLEN-1 12	11	10	9	8	7	6	5	4	3	2	1	0
	WIRI	MEIP	WIRI	SEIP	UEIP	MTIP	WIRI	STIP	UTIP	MSIP	WIRI	SSIP	USIP
	XLEN-12	1	1	1	1	1	1	1	1	1	1	1	1

図3.11:マシン割込み保留レジスタ(mip)。

MTIP ビット、STIP ビット、UTIP ビットは、マシン、スーパバイザ、ユーザタイマ割り込みのタイマ割り込み保留ビットにそれぞれ対応します。

MTIP ビットは読み出し専用で、メモリマップされたマシンモードタイマコンペアレジスタへの書き込みによってクリアされます。 UTIP ビットと STIP ビットは、低レベルの特権レベルにタイマー割込みを送るために M モードソフトウェアによって書き込まれます。 ユーザおよびスーパバイザソフトウェアは、それぞれ AEE および SEE へのコールにより、UTIP および STIP ビットをクリアすることができます。

XLEN-1 12	11	10	9	8	7	6	5	4	3	2	1	0
WPRI	MEIE	WPRI	SEIE	UEIE	MTIE	WPRI	STIE	UTIE	MSIE	WPRI	SSIE	USIE
XLEN-12	1	1	1	1	1	1	1	1	1	1	1	1

図 3.12: マシン割込み許可レジスタ (mie)。

Mモード、Sモード、Uモードの各タイマ割り込みには、それぞれ MTIE、STIE、UTIE という名前の別々のタイマ割り込みイネーブルビットがあります。

各下位特権レベルには、独立した(個別の)ソフトウェア割り込み保留ビット(SSIP、USIP)があります。これは、関連するまたはそれ以上の特権レベルでローカルハートで実行されているコードから CSR アクセスによって読み書きすることができます。

マシンレベルの MSIP ビットは、メモリマップ制御レジスタへのアクセスによって書き込まれ、これはリモートハートがマシンモードのプロセッサ間割り込みを提供するために使用されます。

より低い特権レベルのためのプロセッサ間割り込みは、それぞれ AEE または SEE への ABI および SBI コールを介して実装され、それは最終的に受信側ハートの MSIP ビットへのマシンモード書き込みをもたらす可能性があります。

ハートは、同じメモリマップ制御レジスタを使用して、独自の MSIP ビットを書き込むことができます。

私たちは、適切なモードで動作している場合、ハートが独自の SSIP または USIP ビットを直接書き込むことを許可しますが、他のハートが仮想化され、より高い特権レベルによって予定されている可能性があります。

この理由から、ABIとSBIの呼び出しによってプロセッサ間割り込みが提供されています。

マシンモードのハーツは仮想化されておらず、MSIPビットを設定することで他のハートに直接割り込みをかけることができます。 通常、プラットフォーム仕様に応じてメモリマップ制御レジスタへのキャッシュされていない I/O書き込みを使用します。

mip の MEIP フィールドは、マシンモード外部割り込みが保留中であることを示す読み出し専用ビットです。

MEIPは、第7章で指定されている標準プラットフォームレベルの割り込みコントローラなど、プラットフォーム固有の割り込みコントローラによって設定およびクリアされます。

mie の MEIE フィールドは、設定時にマシンの外部割り込みを有効(可能)にします。

mip の SEIP フィールドには、単一の読み書きビットが含まれます。

SEIP は、外部割込みが保留中であることをSモードに示すために、Mモードソフトウェアによって書かれることがあります。 さらに、プラットフォームレベルの割り込みコントローラは、スーパーバイザレベルの外部割り込みを生成することがあります。 ソフトウェア書き込み可能ビットと外部割り込みコントローラからの信号の論理和は、スーパーバイザへの外部割り込みを生成する ために使用されます。

SEIP ビットが CSRRW、CSRRS、または CSRRC 命令で読み取られると、rd 宛先レジスタに返される値には、ソフトウェア書き込み可能ビットと割り込みコントローラからの割り込み信号の論理和が含まれます。

ただし、CSRRS 命令または CSRRC 命令のリード・モディファイ・ライト・シーケンスで使用される値は、ソフトウェア書き込み可能な SEIP ビットのみであり、外部割り込みコントローラからの割り込み値は無視されます。

SEIP フィールドの動作は、上位の特権層が外部の割り込みをきちんと模倣できるように設計されており、実際の外部割り込みを失うことはありません。

その結果、CSR 命令の動作は通常の CSR アクセスから少し変更されています。

MIPの UEIP フィールドは、ユーザモード割り込みのための N 個の拡張が実装されているとき、ユーザモードの外部割り込みを提供します。

SEIPと同様に定義されます。

第2巻: RISC-V 特権アーキテクチャ V1.10

mie CSR の MEIE、SEIE、および UEIE フィールドは、それぞれ M モード外部割り込み、S モード外部割り込み、および U モード外部割り込みをそれぞれ有効にします。

非マスク可能割り込みは、NMI トラップハンドラを実行するときにその存在が暗黙的に知られている(認識される)ので、mip レジスタを介して見ることはできません。(表示されません)

すべての様々な割り込みタイプ(ソフトウェア、タイマ、外部)に対して、特権レベルがサポートされていない場合、関連する保留中および割り込み可能ビットは、それぞれ mip および mie レジスタでゼロにハードワイヤードされます。したがって、これらはすべて効果的に WARL フィールドです。

これらのレジスタの上位ビットには、プラットフォーム固有のマシンレベルの割り込みソースを追加することができますが、ほとんどの外部割り込みはプラットフォーム割り込みコントローラを経由してルーティングされ、MEIP経由で配信されることが期待されます。(配線されます。)

割り込みiは、ビットiが mip と mie の両方に設定されている場合、および割り込みがグローバルにイネーブルされている場合に行われます。

デフォルトでは、ハートの現在の特権モードがMより小さい場合、または現在の特権モードがMでmstatusレジスタのMIEビットが設定されている場合、Mモード割込みはグローバルにイネーブルされます。

しかし、midelegのビットiがセットされている場合、hartの現在の特権モードが委譲特権モード(SまたはU)に等しく、そのモードの割込み許可ビット(mstatusのSIEまたはUIE)が設定されている場合、または現在の特権モードが委譲特権モードよりも小さい場合、割り込みはグローバルに有効とみなされます。

同じ特権レベルの複数の同時割り込みとトラップは、次の優先順位の低い順に処理されます。:外部割込み、ソフトウェア割込み、タイマー割込み、次にすべての同期トラップがあります。

3.1.15 マシンタイマレジスタ (mtime と mtimecmp)

プラットフォームは、メモリマップされたマシンモードレジスタ mtime として公開されるリアルタイムカウンタを提供します。 mtime は一定の頻度(周波数)で実行されなければならず、プラットフォームは mtime のタイムベースを決定するためのメカニズムを提供しなければなりません。(必要があります)

mtime レジスタは、すべての RV32、RV64、および RV128 システムで 64 ビット精度を持ちます。

プラットフォームは、64 ビットのメモリマップされたマシンモードタイマコンペアレジスタ(mtimecmp)を提供し、mtime レジスタに mtimecmp レジスタの値以上の値が含まれている場合に、タイマ割り込みがポストされます。

割り込みは、mtimecmp レジスタを書き込むことによってクリアされるまでポストされたままです。

割り込みは、割り込みが許可され、MTIE ビットが mie レジスタに設定されている場合にのみ行われます。



図3.13:マシンタイムレジスタ(メモリマップ制御レジスタ)。

↑wall-clock(壁クロック)ってRTCとか場合によって周波数(周期)が変わらないクロックのことだと思う。



図3.14:マシン時間比較レジスタ(メモリマップ制御レジスタ)。

正確なリアルタイムクロック(RTC)は、(水晶または MEMS 発振器を必要とする)比較的高価であり、システムの残りの部分がパワーダウンしても実行する必要がありますので、通常、プロセッサとは異なる周波数/電圧領域に位置するシステムには 1 つしか存在しません。

したがって、RTC はシステム内のすべてのハートによって共有されなければならず、RTC へのアクセスは潜在的に電圧レベルシフタとクロックドメイン交差のペナルティを招くことがあります。

したがって、mtime を CSR よりもメモリマップされたレジスタとして公開する方が自然です。

より低い特権レベルには独自の timecmp レジスタはありません。

代わりに、マシンモードソフトウェアは、次のタイマー割り込みを mtimecmp レジスタに多重化することによって、ハート上に任意の数の仮想タイマを実装できます。

シンプルな固定周波数システムでは、サイクルカウントとウォールクロックの両方に単一のクロックを使用できます。

RV32では、mtimecmpへのメモリマップ書き込みはレジスタの1つの32ビット部分のみを変更します。

次のコードシーケンスは、comparand の中間値のために、タイマ割り込みを誤って生成することなく、64 ビットの mtimecmp 値を 設定します。:

New comparand is in a1:a0.

li t0, -1

sw t0, mtimecmp # No smaller than old value.

sw a1, mtimecmp+4 # No smaller than new value.

sw a0, mtimecmp # New value.

図 3.15: レジスタが強く順序付けられた I / O 領域にあると仮定して、RV32 の 64 ビットの時間比較値を設定するためのサンプルコード。

3.1.16 ハードウェアパフォーマンスモニタ

Mモードには、基本的なハードウェアパフォーマンス監視機能が含まれています。

mcycle CSR は、過去の任意の時間以来、ハートが実行したサイクル数のカウントを保持します。

minstret CSR には、ハートが退職(引退)した命令の数が過去の任意の時間からカウントされます。

↑retired をどう訳すか。実行がすでに終わったぐらいでいいのかな。

mcycle レジスタと minstret レジスタは、すべての RV32、RV64、および RV128 システムで 64 ビットの精度を持ちます。

ハードウェアパフォーマンスモニタには、29 個の追加イベントカウンタ mhpmcounter3-mhpmcounter31 が含まれています。 イベントセレクタ CSRs mhpmevent3-mhpmevent31 は、どのイベントが対応するカウンタを増加させるかを制御する WARL レジスタです。

これらのイベントの意味はプラットフォームによって定義されますが、イベント 0 は「イベントなし」を意味するために予約されています。 すべてのカウンタを実装する必要がありますが、カウンタと対応するイベントセレクタの両方を 0 にハードワイヤリングするのが法的な実装です。

↑leagal をどう訳すか。法的というより、正当なとか適切な。とかかな。

これらのカウンタはすべて、RV32、RV64、および RV128 で 64 ビットの精度を持ちます。

RV32のみでは、mcycle、minstret、およびmhpmcounternのCSRの読み取りによって32ビットが返され、一方、mcycleh、minstreth、およびmhpmcounternh CSRの読み取りは、対応するカウンタのビット63-32を返します。



図 3.16: ハードウェアパフォーマンスモニタカウンタ。




図3.17:上位32ビットのハードウェアパフォーマンスモニタカウンタ、RV32のみ。

RV128 システムでは、mcycle、minstret、および mhpmcountern の 64 ビット値は、読み込み時に 128 ビットに符号拡張されます。

RV128システムでは、符号付き64ビット値と符号なし64ビット値の両方が正準形式で保持され、ビット63はすべての上位ビッ ト位置で繰り返されます。

↑63bit 目が符号拡張されるということ

カウンタは RV128 でも 64 ビットの値であるため、カウンタ CSR は符号拡張拡張不変量を保持して読み込みます。

実装は、カウンタのより少ないビットを実装することを選択することができ、(例えば、263 命令が実行される)ラップアラウン ドを経験する可能性は低く、それによって符号拡張回路を実際に実装する必要がなくなる。

↑この例では 263 まで数えられれば良いので 9bit512 まで数えられるカウンタで OK

3.1.17 カウンタイネーブルレジスタ([m | h | s] counteren)

31	30	29	28	6	5	4	3	2	1	0
HPM31	НРМ30	HPM29			HPM5	HPM4	HPM3	IR	TM	CY
1	1	1	23		1	1	1	1	1	1

図3.18:カウンタイネーブルレジスタ(mcounteren と scounteren)。

カウンタイネーブルレジスタ mcounteren および scounteren は、ハードウェアパフォーマンスモニタリングカウンタの可用性を、 次に低い特権モードに制御します。

mcounteren レジスタの CY、TM、IR、または HPMn ビットがクリアされている場合、S モードまたは U モードで実行中に、 cycle、time、instret、または hpmcountern レジスタを読み込もうとすると、不正な命令例外が発生します。

第2巻: RISC-V 特権アーキテクチャ V1.10

これらのビットの1つがセットされると、次の実装された特権モード(実装されている場合はSモード、それ以外の場合はUモード)で対応するレジスタへのアクセスが許可されます。

Sモードが実装されている場合、Uモードで実行している間は、scounteren レジスタの同じビット位置がこれらのレジスタへのアクセスを同様に制御します。

Sモードがカウンタ・レジスタへのアクセスを許可され、対応するビットが scounteren に設定されている場合、Uモードもそのレジスタにアクセスすることができます。

レジスタ mcounteren と scounteren は、U モードと S モードが実装されている場合に実装する必要がある WARL レジスタです。 いずれのビットにもハードワイヤードの値 0 が含まれている可能性があります。これは、対応するカウンタへの読み込みによって、 特権レベルの低いモードで実行されているときに例外が発生することを示します。

カウンタイネーブルビットは、最小限のハードウェアで2つの一般的な使用例をサポートします。

高性能タイマとカウンタが不要なシステムの場合、マシンモードソフトウェアはアクセスをトラップし、ソフトウェアのすべての機能を実装できます。

高性能タイマとカウンタを必要とするが、基盤となるハードウェアカウンタの難読化には関係(考慮)しないシステムでは、カウンタを低特権モードに直接さらす(公開する)ことができます。

cycle、instret、および hpmcountern の CSRs は、それぞれ mcycle、minstret、および mhpmcountern の読み取り専用のシャドウです。

time CSR は、メモリマップされた mtime レジスタの読み取り専用の影(シャドウ)です。

実装は、time CSR の読み込みをメモリマップされた mtime レジスタへのロードに変換するか、または mxcounteren の TM ビットを 0 にハードワイヤリングし、M-mode ソフトウェアでこの機能をエミュレートすることができます。

3.1.18 マシンスクラッチレジスタ (mscratch)

mscratch レジスタは、マシンモードで使用するために専用の XLEN ビットのリード/ライトレジスタです。 通常は、マシンモードハートローカルコンテキスト空間へのポインタを保持するために使用され、M モードトラップハンドラへのエントリ時にユーザレジスタとスワップされます。



図3.19:マシンモードスクラッチレジスタ。

MIPS ISA は、オペレーティングシステムで使用するために2つのユーザーレジスタ(k0/k1)を割り当てました。

MIPS スキームは、迅速かつ簡単な実装を提供しますが、使用可能なユーザー・レジスタを減らし、さらに特権レベルやネストされたトラップに拡張されません。

潜在的なセキュリティホールを回避し、確定的なデバッグ動作を提供するために、ユーザーレベルに戻る前に両方のレジスタをクリアする必要があります。

RISC-V ユーザー ISA は、多くの可能な特権システム環境をサポートするように設計されているため、ユーザーレベルの ISA には OS 依存の機能を感染させたくありませんでした。

RISC-V CSR スワップ命令は、値を mscratch レジスタにすばやく保存/復元できます。

MIPS デザインとは異なり、OS はユーザコンテキストの実行中に mscratch レジスタに値を保持することができます。

第2巻: RISC-V 特権アーキテクチャ V1.10

3.1.19 マシン例外プログラムカウンタ (mepc)

mepc は、図 3.20 のように書式設定された XLEN ビットの読取り/書込みレジスタです。

mepc (mepc [0]) の下位ビットは常にゼロです。

16 ビット命令アライメントを持つ命令セット拡張をサポートしない実装では、2 つの下位ビット (mepc [1:0]) は常にゼロです。

mepc レジスタは、命令アドレス不一致の例外を発生させる PC 値を保持することはできません。

mepc は、有効な物理アドレスと仮想アドレスをすべて保持できる必要がある WARL レジスタです。

すべての可能な無効アドレスを保持できる必要はありません。

実装は、無効なアドレスパターンを mepc に書き込む前に他の無効なアドレスに変換する可能性があります。

トラップが M モードになると、mepc には例外が発生した命令の仮想アドレスが書き込まれます。

それ以外の場合、mepc は実装によって書き込まれることはありませんが、ソフトウェアによって明示的に記述されることがあります。




図 3.20:マシン例外プログラムカウンタレジスタ。

3.1.20 マシン要因レジスタ (mcause)

mcause レジスタは、図 3.21 に示すようにフォーマットされた XLEN ビットの読み書き可能レジスタです。 トラップを M モードにすると、トラップの原因となったイベントを示すコードが mcause に書き込まれます。 それ以外の場合、mcause は実装によって書き込まれませんが、ソフトウェアによって明示的に書き込まれることがあります。

トラップが割り込みによって発生した場合、mcause レジスタの割り込みビットがセットされます。

例外コードフィールドには、最後の例外を識別するコードが含まれています。

表 3.6 に、可能なマシンレベルの例外コードを示します。

例外コードは WLRL フィールドなので、サポートされている例外コードを保持することのみが保証されています。

XLEN-1	XLEN-2	0
割り込み	例外コード(WLRL)	
1	XLEN-1	

図 3.21: マシン要因レジスタ mcause。

特権命令例外と不正命令コード例外を区別しません。

これにより、アーキテクチャが簡素化され、インプリメンテーションによってどのより高い特権の命令がサポートされているかが詳細に隠されます。(非表示になります。)

トラップをサービスする特権レベルは、これらを区別する必要があるかどうか、もしそうであれば、与えられたオペコードを違法 (不当)または特権として扱うべきかどうかに関するポリシーを実装できます。

割り込みは、mcause レジスタ値の符号で単一の分岐を持つ他のトラップと分離することができます。

左にシフトすると、割込みビットを除去し、例外コードをスケーリングしてトラップベクタテーブルにインデックスすることができます。

割り込み	例外コード	説明
1	0	ユーザーソフトウェア割り込み
1	1	監督者ソフトウェア割り込み
1	2	予約
1	3	マシンソフトウェア割り込み
1	4	ユーザータイマ割り込み
1	5	監督者タイマ割り込み
1	6	予約
1	7	マシンタイマ割り込み
1	8	ユーザー外部割込み
1	9	監督者外部割込み
1	10	予約
1	11	マシン外部割込み
1	≥12	予約
0	0	命令アドレス不整列
0	1	命令アクセス障害
0	2	違法(違反)命令
0	3	ブレークポイント
0	4	読み込みアドレス不整列
0	5	読み込みアクセス障害
0	6	保存/AMO アドレス不整列
0		保存/AMO アドレス障害
0	8	Uモードからの環境呼び出し
0	9	
0	10	予約
0		Mモードからの環境呼び出し
0		命令ページ障害
0	13	読み込みページ障害
0		予約
0		保存/AMOページ障害
0	≧16	予約

表 3.6 トラップ後のマシン要因レジスタ(mcause)の値

3.1.21 マシントラップ値(mtval)レジスタ

mtval レジスタは、図 3.22 に示すようにフォーマットされた XLEN ビットの読み書きレジスタです。

トラップをMモードにすると、mtval に例外固有の情報が書き込まれ、ソフトウェアがトラップを処理する際に役立ちます。 それ以外の場合、mtval は実装によって書き込まれることはありませんが、ソフトウェアによって明示的に書き込まれることがあります。

ハードウェアブレークポイントがトリガされるか、命令フェッチ、読み込み、または保存アドレスの不整列、アクセス、またはページフォルトの例外が発生すると、mtvalにはフォルトのある実効アドレスが書き込まれます。

不正な命令トラップでは、mtvalはフォールト中の命令の最初の XLEN ビットで記述されます。

その他の例外については、mtval はゼロに設定されますが、将来の標準では、他の例外に対して mtval の設定を再定義すること(可能性)があります。

mtval レジスタは、前の仕様の mbadaddr レジスタを置き換えます。

不正なアドレスを提供することに加えて、レジスタは不正な命令トラップをトリガした(そして将来他の情報を返すために使用されるかもしれない)不良命令を提供できるようになりました。

命令ビットを戻す(返す)と命令エミュレーションが加速され、不正命令をエミュレートしようとするときに存在する可能性のある 競合も取り除かれます。

ページベースの仮想メモリが有効な場合、物理メモリアクセスの例外の場合でも、mtval にはフォールト仮想アドレスが書き込まれます。

この設計は、ほとんどの実装、特にハードウェアページテーブルウォーカーを持つ実装のデータパスコストを削減します。




図 3.22:マシントラップ値レジスタ。

可変長命令を持つ RISC-V システム上の命令フェッチアクセス障害の場合、mtval は、命令の先頭を指し示す間に、障害の原因となった命令の部分へのポインタを含みます。

オプションで、mtval レジスタを使用して、不正命令例外(mepc がメモリ内のフォルト命令を指し示す)でフォルト命令ビットを返すこともできます。

この機能が提供されていない場合、mtvalは不正な命令フォルトでゼロに設定されます。

この機能が提供されている場合、不正な命令トラップの後で、命令が XLEN ビットを超えない限り、mtval には障害発生命令全体が 含まれます。

命令が XLEN ビットより短い場合、mtval の上位ビットはゼロにクリアされます。

命令の長さが XLEN ビット以上の場合、mtval には命令の最初の XLEN ビットが格納されます。

mtvalでフォールト中の命令をキャプチャすると、命令エミュレーションのオーバヘッドが減少し、命令が不整列された場合にいくつかの部分的な命令のロードが回避される可能性があり、そして、読み込みがデータレジスタに命令をフェッチするために使用されたときにデータキャッシュミスまたは低速のキャッシュされていないアクセスが発生する可能性があります。

動的翻訳システムで発生する可能性があるように、他のエージェントが命令メモリを操作している場合は、原子性の問題もあります。

必要なのは、命令全体(または少なくとも最初の XLEN ビット)がトラップを取る前に mtval にフェッチされることです。 これは実装を制限するものではなく、命令のデコードを試みる前に命令全体をフェッチし、ソフトウェアハンドラの複雑さを避けることができます。

mtvalの値が0の場合、その機能がサポートされていないか、不正なゼロ命令がフェッチされたことが示されます。 mepc が指す命令メモリからの読み込みを使用して、これらの2つのケースを区別することができます(または、実行時に適切なトラップ処理をインストールするためにシステム設定情報を調べることができます)。

mtval は、有効なすべての物理アドレスと仮想アドレスと値0を保持できる必要がある WARL レジスタです。可能なすべての無効なアドレスを保持できる必要はありません。

実装は、無効なアドレスパターンを mtval に書き込む前に他の無効なアドレスに変換する可能性があります。

障害のある命令ビットを返す機能が実装されている場合、mtval は 2N 未満のすべての値も保持できる必要があり、N は XLEN のうち 小さい方とサポートされる最長命令の幅です。

- 2018/11/25

3.2 マシンモード特権命令

3.2.1 環境呼び出しとブレークポイント

31	20 19	15 14 12	11	7 6 0	_
funct12	rs1	funct3	rd	opcode	
12	5	3	5	7	_
ECALL	0	PRIV	0	SYSTEM	
EBREAK	0	PRIV	0	SYSTEM	

ECALL命令は、支援実行環境への要求を行うために使用されます。

Uモード、Sモード、またはMモードで実行されると、Uモードからの環境呼び出し例外、Sモードからの環境呼び出し例外、またはMモードからの環境呼び出しを生成します。 他の操作を実行しません。

ECALL は、元の特権モードごとに異なる例外を生成し、環境呼び出しの例外を選択的に委任することができます。 Unix ライクなオペレーティングシステムの典型的な使用例は、U モード例外からの環境呼び出しを S モードに委譲することですが、他のものではありません。

デバッガで EBREAK 命令を使用して、制御をデバッグ環境に戻します。 ブレークポイント例外が生成され、他の操作は実行されません。

このマニュアルの第1巻の「C」圧縮命令の標準拡張に記載されているように、C.EBREAK 命令は EBREAK 命令と同じ動作を実行します。

ECALL および EBREAK は、受信特権モードの epc レジスタに、次の命令のアドレスではなく、ECALL または EBREAK 命令のアドレスに設定されます。

3.2.2 トラップリターン命令

トラップから戻る命令は、PRIV マイナーオペコードの下にエンコードされます。

31		20 19	15 14 12	2 11 7	6	0
	funct12	rs1	funct3	rd	opcode	
	12	5	3	5	7	•
	MRET/SRET/URET	0	PRIV	0	SYSTEM	

トラップを処理した後に戻るには、特権レベルごとに個別のトラップリターン命令があります。: MRET、SRET、および URET。 MRET は常に提供され、スーパーバイザモードがサポートされている場合は SRET を提供する必要があります。

URET は、ユーザーモードのトラップがサポートされている場合にのみ提供されます。

xRET 命令は、特権モード x 以上で実行することができます。下位(低)特権 xRET 命令を実行すると、関連する下位(低)特権割込みの有効化および特権モードスタックがポップされます。

セクション3.1.7で説明した特権スタックの操作に加えて、xRETはpcをxepcレジスタに格納された値に設定します。

以前は、ERET 命令が1つしかありませんでした(以前はSRET とも呼ばれていました)。

ユーザーレベルの割り込みの追加をサポートするために、ERET 命令を使用して OS コードの古典的な仮想化を引き続き許可するために、別々の URET 命令を追加する必要がありました。

次に、特権レベルごとに異なる xRET 命令をサポートするために、より直交的になりました。

3.2.3割り込み待ち

Wait for Interrupt 命令(WFI)は、割り込みがサービスを必要とするまで、現在のハートが停止する可能性があるというヒントを実装に提供します。

WFI 命令の実行は、適切な割込みがこのハートに優先的にルーティングされるべきであることをハードウェアプラットフォームに知らせるためにも使用することができます。

WFIはサポートされているすべてのSおよびM特権モードで利用できますが、

オプションでUモード割り込みをサポートする実装のためにUモードで使用できます。

31 20	19 15	14 12	11 7	6 0
funct12	rs1	funct3	rd	opcode
12	5	3	5	7
WFI	0	PRIV	0	SYSTEM

ハートが停止している間に、有効な割り込みが存在するか、または後で存在する場合、割り込み例外は次の命令で取られます。 すなわち、トラップハンドラおよび mepc = pc + 4 で実行が再開されます。

次の命令は割り込み例外とトラップを受け取り、トラップハンドラからの単純な戻りは WFI 命令の後にコードを実行します。

WFI 命令はほんのヒントであり、法的な実装は WFI を NOP として実装することです。

実装が命令の実行時にハートを停止させない場合、割り込みは WFI を含むアイドルループ内の何らかの命令で取られ(ループの命令に対して行われ)、ハンドラからの単純な復帰時には、アイドルループは実行を再開します。

我々は実装が rs1 と rd フィールドを無視するという以前の要件を削除しましたが、これらのフィールドのゼロ以外の値が不正な命令例外を発生させるはずです。(0 以外の値は、不正な命令例外を発生させる必要があります。)

WFI 命令は、割り込みが禁止されているときに(ときにも)実行することもできます。

WFI の動作は、mstatus(MIE / SIE / UIE)および委譲レジスタ[m | s | u] ideleg のグローバル割り込みビットの影響を受けないようにする必要があります

(すなわち、局所的に使用可能な割込みが保留になった場合にはあまり特権のないモードに委任されたとしてもハートを再開しなければなりません。)、しかし個々の割り込みイネーブル(例えば、MTIE)を尊重するべきです。

(すなわち、割り込みが保留されているが個々に有効にされていない場合、実装はハートを再開しないでください)。

また、WFI は、各特権レベルでのグローバル割り込み有効化に関係なく、任意の特権レベルで保留中のローカルで有効な割り込みの実行を再開する必要があります。

ハートの実行を再開させるイベントによって割り込みが発生しない場合は、PC + 4 で実行が再開され、アクション可能なイベントがない場合にWFI を繰り返すためのループバックを含む、ソフトウェアが取るべきアクションを決定する必要があります。

割り込みが無効のときにウェイクアップを許可することにより、WFIが実行される前に現在のコンテキストを保存または破棄できるため、現在のコンテキストを保存する必要がない割り込みハンドラへの代替エントリポイントを呼び出すことができます。

実装は WFI を NOP として自由に実装できるため、ソフトウェアは、WFI に続くコード内の関連する保留中の割り込みを無効にする必要があるかどうかを明示的にチェックする必要があります。そして、適切な割り込みが検出されなかった場合は WFI にループバックする必要があります。

MIP、SIP、または UIP レジスタは、任意のそれぞれのマシン、スーパーバイザ、またはユーザ・モードの割り込みの存在を決定するために調べることができます。

WFIの操作は、委任レジスタ設定の(によって)影響を受けません。

WFI は、実装がより高い特権モードにトラップできるように定義されており、WFI に直面(発生)した直後か或る(一定の)時間間隔の後に、例えば低電力状態への機械モード移行を開始します。

同じ「イベント待機」テンプレートは、メモリの場所(ロケーション)の変更またはメッセージ到着を待つ可能性のある将来の拡張機能に使用される可能性があります。

-- 2018/12/02

3.3 リセット

リセットすると、ハートの特権モードが M に設定されます。 mstatus フィールド MIE および MPRV は 0 にリセットされます。 pc は、実装定義のリセットベクタに設定されます。 mcause レジスタは、リセットの原因を示す値に設定されます。 他のハートの状態はすべて定義されていません。

リセット後の mcause 値は実装固有の解釈を持っていますが、異なるリセット条件を区別しない実装では値0を返す必要があります。 異なるリセット条件を区別する実装では、最も完全なリセット(ハードリセットなど)を示すために0を使用する必要があります。

一部のデザインでは、リセットの原因が複数ある場合があります。(例えば、パワーオンリセット、外部ハードリセット、ブラウンアウト検出、ウォッチドッグタイマ経過、スリープモードウェイクアップ)どのマシンモードソフトウェアとデバッガが区別したいかを知ることができます。

mcause リセット値は、同期例外に続いて mcause 値に別名を付けることがあります(指定できます)。

こリセット時にpcが他のトラップと異なる値に設定されるため、このオーバーラップにあいまい性はありません。

3.4マスカブルでない割り込み

ノンマスカブル割り込み(NMI)は、ハードウェアエラー条件でのみ使用され、ハートの割り込みイネーブルビットの状態に関係なく、Mモードで動作する実装定義のNMIベクタに即座にジャンプします。

mepc レジスタには、NMI が取られた時点で実行される次の命令のアドレスが書き込まれ、mcause には NMI の元を示す値が設定されます。

したがって、NMI は、アクティブなマシンモード割り込みハンドラで状態を上書きすることができます。

NMI上でmcauseに書き込まれる値は実装で定義されていますが、0の値は「不明な原因」を意味するために予約されており、mcauseレジスタを介してNMIのソースを区別しない実装は0を返すべきです(返す必要があります)。

リセットとは異なり、NMI はプロセッサの状態をリセットせず、診断、レポート、およびハードウェアエラーの包含を可能にします。

3.5 物理メモリの属性

完全なシステムの物理メモリマップには、さまざまなアドレス範囲を含み、いくつかはメモリ領域に対応し、いくつかはメモリマップ制御レジスタに、いくつかはアドレス空間の空の穴になります。

一部のメモリ領域では、読み込み、書き込み、または実行をサポートしない場合があります。

サブワードアクセスやサブブロックアクセスをサポートしていないものもあります。

原子(アトミックな)操作をサポートしていないものもあります。

キャッシュー貫性(コヒーレンス)をサポートしていないか、メモリモデルが異なる可能性があります。

同様に、メモリマップされた制御レジスタは、サポートされているアクセス幅、アトミック操作のサポート、および読み書きアクセスに関連する副作用があるかどうかによって異なります。

RISC-V システムでは、マシンの物理アドレス空間の各領域のこれらのプロパティと機能を物理メモリ属性(PMAs)と呼びます。このセクションでは、RISC-V PMA の用語と、RISC-V システムが PMA を実装して確認する方法について説明します。

PMAは、基本となるハードウェアの固有の特性であり、システム動作中にはほとんど変更されません。

セクション 3.6 で説明されている物理メモリ保護値とは異なり、PMAs は実行コンテキストによって変化しません。

いくつかのメモリ領域の PMAs は、例えばオンチップ ROM 用のチップ設計時に固定されます。

他は、例えば、他のチップがオフチップバスに接続されているかどうかに応じて、基板設計時に固定されます。

オフチップ・バスは、電源サイクル(コールド・プラグ可能)またはシステム稼動中(ホット・プラガブル)に動的に変更できるデバイスもサポートします(サポートする場合もあります)。

いくつかのデバイスは、異なる PMAs を暗示(意味)する異なる用途をサポートするために、実行時に構成可能であり(可能な場合があります)、オンチップのスクラッチパッド RAM は、1 つのエンドアプリケーション内の1 つのコアによってプライベートにキャッシュされるか、別のエンドアプリケーション内の共有された非キャッシュメモリとしてアクセスされる可能性があります。

ほとんどのシステムでは、少なくとも一部の PMAs が物理アドレスが判明した後、実行パイプラインの後のハードウェアで動的にチェックされることが必要です。一部の操作はすべての物理メモリアドレスでサポートされないため、いくつかの操作では、設定可能な PMA 属性の現在の設定を知る必要があります。

他の多くのシステムでは、仮想メモリページテーブルに PMA をいくつか指定しており、TLB を使用してこれらのプロパティをパイプラインに通知していますが、このアプローチでは、プラットフォーム固有の情報を仮想化されたレイヤーに注入し、各物理メモリ領域の各ページテーブルエントリで属性が正しく初期化されない限り、システムエラーを引き起こす可能性があります。

さらに、使用可能なページサイズが物理メモリ空間の属性を指定するのに最適ではないため(ない場合があり)、アドレス空間の断片化や高価な TLB エントリの非効率的な使用が発生する可能性があります。

RISC-Vでは、PMAsの仕様とチェックを別のハードウェア構造、PMA チェッカーに分けています。

多くの場合、属性は各物理アドレス領域のシステム設計時に認識され、PMA チェッカーにハードワイヤード接続することができます。 属性が実行可能である場合、プラットフォーム固有のメモリマップ制御レジスタを提供して、プラットフォーム上の各領域に適切な 対度でこれらの属性を指定することができます。

(例えば、キャッシュ可能なメモリとキャッシュ不可能なメモリとの間で柔軟に分割できるオンチップ SRAM の場合)。

PMAs は、仮想メモリから物理メモリへの変換を経たアクセスを含む、物理メモリへのアクセスについてチェックされます。

システムのデバッグを助けるため、可能であれば、RISC-Vプロセッサは、PMA チェックに失敗した物理メモリアクセスを正確にトラップすることを強く推奨します。

正確にトラップされた PMA 違反は、仮想メモリのページフォルト例外とは異なり、ロード、ストア、または命令フェッチアクセス例外として現れます。

たとえば、検出メカニズムの一部としてアクセス障害を使用する従来のバスアーキテクチャを調査する場合など、正確な PMA トラップは常に可能ではない可能性があります。

この場合、スレーブデバイスからのエラー応答は不正確なバスエラー割り込みとして報告されます。

PMAs は、特定のデバイスに正しくアクセスするため、または DMA エンジンなど、メモリにアクセスする他のハードウェアコンポーネントを正しく構成するために、ソフトウェアで読み取る必要があります。

PMAs は特定の物理プラットフォームの組織に緊密に結びついているため、多くの詳細は本質的にプラットフォーム固有であり、ソフトウェアがプラットフォームの PMA 値を知ることができる手段です。

コンフィギュレーションストリング(構成文字列)(第8章)は、オンチップデバイス用の PMAs をエンコードすることができ、また、接続されたデバイス PMAs を検出するために動的に質問することができるオフチップバス用のオンチップコントローラを記述することもできます。

いくつかのデバイス、特にレガシーバスは、PMAsの検出をサポートしていないため、サポートされていないアクセスが試行された場合にエラー応答やタイムアウトが発生します。

通常、プラットフォーム固有のマシンモードコードは PMAs を抽出し、最終的にこの情報をいくつかの標準的な表現を使用して高レベル(上位レベル)で低特権のソフトウェアに提示します。

プラットフォームが PMAs の動的再構成をサポートする場合、プラットフォームを正しく再構成できるマシン・モード・ドライバーに要求を渡すことによって、属性を設定するためのインターフェースが提供されます。

たとえば、一部のメモリー領域でキャッシュ機能を切り替えるには、マシン・モードでのみ使用可能な、キャッシュ・フラッシュなどのプラットフォーム固有の操作が必要になることがあります。

--2018/12/07

3.5.1 メインメモリ対 I / O 対空き領域

与えられた(指定された)メモリアドレス範囲の最も重要な特徴は、それが通常のメインメモリを保持するか、または I / O デバイスであるか、または空であるかどうかです。

通常のメインメモリには、以下で指定する多数のプロパティが必要ですが、I / O デバイスの属性範囲は非常に広いです(広範囲の属性を持つことができます)。

デバイスのスクラッチパッド RAM など、通常のメインメモリに収まらないメモリ領域は、I / O 領域として分類されます。

空の領域も I/O 領域として分類されますが、アクセスがサポートされていないことを指定する属性があります。

3.5.2 サポートされているアクセスタイプ PMA

アクセスタイプは、8 ビットバイトから長いマルチワードバーストまでのどのアクセス幅がサポートされているか、また各アクセス幅 に対して誤整列アクセスがサポートされているかどうかを指定します。

RISC-V ハート上で動作するソフトウェアは、メモリへのバーストを直接生成することはできませんが、ソフトウェアは I/O デバイスにアクセスするために DMA エンジンをプログラムする必要があり、したがって、どのアクセスサイズがサポートされているかを知る必要があります。

メインメモリ領域は、接続されたデバイスが必要とするすべてのアクセス幅の読み取り、書き込み、および実行を常にサポートします。

場合によっては、メインメモリにアクセスするプロセッサまたはデバイスの設計が他の幅をサポートすることもありますが、メインメモリがサポートするタイプで機能できる必要があります。

I/O領域は、データ幅がサポートされている読み取り、書き込み、または実行アクセスの組み合わせを指定できます。

3.5.3 原子性(アトミシティ)PMA

原子性 PMA は、どのアトミック命令がこのアドレス領域でサポートされているかを記述します。

メインメモリ領域は、取り付けられているプロセッサが必要とするアトミック操作をサポートしなければなりません。(必要があります。)

I/O領域は、プロセッサがサポートするアトミック操作のサブセットのみをサポートすることも、サポートしないこともあります。

アトミック命令のサポートは、LR / SC と AMOs の 2 つのカテゴリに分かれています。

AMO内には、AMONone、AMOSwap、AMOLogical、AMOArithmetic という4つのサポートレベルがあります。 AMONone は、AMO操作がサポートされていないことを示します。 AMOSwap は、このアドレス範囲でサポートされているのは amoswap 命令だけであることを示します。

AMOLogical は、スワップ命令とすべての論理 AMOs(amoand、amoor、amoxor)がサポートされていることを示します。 AMOArithmetic は、すべての RISC-V AMOs がサポートされていることを示します。

各レベルのサポートについては、下にあるメモリ領域がその幅の読み書きをサポートする場合、特定の幅の自然に位置合わせされた AMOs がサポートされます。

AMO クラス	サポートされる動作
AMONone AMO無し	無し
AMOSwap AMO 交換	amoswap
AMOLogical AMO 論理	上記 + amoand, amoor, amoxor
AMOArithmetic AMO 算術	上記 + amoadd, amomin, amomax, amominu, amomaxu

表 3.7: I/O 領域でサポートされる AMO のクラス

メインメモリ領域は、プロセッサが必要とするすべての AMO を常にサポートする必要があります。

可能であれば、少なくとも I/O領域の AMOLogical サポートを提供することをお勧めします。

ほとんどの I / O 領域は、LR / SC アクセスをサポートしませんが、これは、キャッシュコヒーレンス方式の上に構築するのが最も便利なためです。

3.5.4 メモリ順序(オーダー)PMA

アドレス空間の領域は、フェンス命令とアトミック命令の順序付けビットによる順序付けのためにメインメモリまたは I / O として分類されます。

1つのハートによる主メモリ領域へのアクセスは、他のハーツだけでなく、主メモリシステム(例えば、DMA エンジン)で要求を開始する能力を有する他の装置によっても観察可能です。

メインメモリ領域は、常に標準のRISC-V緩和メモリモデルを備えています。

1 つのハートによる I / O 空間へのアクセスは、他のハーツやバスマスタリングデバイスだけでなく、対象のスレーブ I / O デバイス によっても観測されます。

I/O内では、領域はさらに、緩やかな順序または強い順序のいずれかを実装するものとして分類することができる(してもよい)。 リラックスした I/O 領域には、フェンスと AMO 命令で強制されたものを超えて(以外の)、異なるハートや I/O デバイスが 1 つのハートでのメモリアクセスをどのように観測するかについて、順序保証はありません。

強く注文(厳密に順序づけ)された I/O 領域は、ハートがその領域に行ったすべてのアクセスが、他のすべてのハーツまたは I/O デバイスによってプログラム順にしか観察できないことを保証します。

強く順序付けられた各 I/O 領域は、番号付き順序付けチャネルを指定します。これは、異なる I / O 領域間で順序保証が提供されるメカニズムです。

チャネル0は、ポイントツーポイントの強力な順序付けのみを示すために使用され、単一の関連するI/O領域へのアクセスのみが強く順序づけされます。

チャネル1は、すべてのI/O領域にわたってグローバルな強力な順序付けを提供するために使用されます。

ハートによるチャネル 1 に関連する任意の I/O 領域へのアクセスは、他のすべてのハートおよび I/O デバイスによってプログラム順序で発生したことのみが観察され、そのハートがリラックスした I/O 領域に対して行ったアクセスに関連するものを含みます。

換言すれば、チャネル1の領域へのアクセスは、命令の前後にフェンス(fence) io、io 命令を実行することと等価です。

他のより大きいチャンネル番号は、同じチャンネル番号を有する任意の地域にわたってそのハートによってアクセスするための番組注文を提供する。

システムは、各メモリ領域上の注文プロパティの動的構成をサポートすることができる。

厳密(強力)な順序付け(並べ替え)を使用すると、従来のデバイスドライバコードとの互換性を向上させることができたり、または 実装がアクセスの順序を変更しないことがわかっている場合に明示的な順序付け命令の挿入と比較してパフォーマンスを向上させ ることができます。

ハートと I/O デバイスの間に IOO インオーダー通信パスしかない場合は、ローカルの強力な順序付け(チャネル O)が強力な順序付けのデフォルト形式です。

一般的に、同一の相互接続パスを共有し、パスが要求を並べ替えることができない場合、厳密(強く)順序付けされた異なる I / O 領域は順序付けハードウェアを追加すること無く同じ順序付けチャネルを共有することができます。

3.5.5 一貫性とキャッシュ可能性 PMA

一貫性は、単一の物理アドレスに対して定義されたプロパティであり、ある(1 つの)エージェントによるそのアドレスへの書き込みが、 最終的にシステム内の他のエージェントから見えるようになる(する)ことを示します。

一貫性はシステムのメモリー貫性モデルと混同されるべきではなく、それは、メモリシステム全体への読取りおよび書込みの以前の履歴が与えられたとき(履歴を元に)に、メモリ読取り値が返すことができる値を定義します。

RISC-V プラットフォームでは、ソフトウェアの複雑さ、パフォーマンス、およびエネルギーの影響により、ハードウェア非干渉性領域の使用は推奨されません。

メインメモリとI/Oの分類、メモリの順序付け、サポートされているアクセスとアトミック操作、一貫性など、他のPMAsに反映されている違いを除いて、メモリ領域のキャッシャビリティは領域のソフトウェアビューに影響しないはずです(影響を与えるべきではありません)。

このために、私たちは、キャッシュ可能性を、マシンモードソフトウェアのみで管理されるプラットフォームレベルの設定として扱います。

プラットフォームがメモリ領域に対する構成可能なキャッシュ可能性設定(構成可能な)をサポートする場合、プラットフォーム固有のマシンモードルーチンは、必要に応じて設定を変更し、キャッシュをフラッシュし、システムはキャッシュ可能性設定間の遷移中にインコヒーレントなものに過ぎません(首尾一貫しないだけです。)。

この一時的な状態は、より低い特権レベルでは見えてはなりません(表示されません)。

RISC-V キャッシュは、次の3つのタイプに分類されます。: マスター、プライベート、共有、およびスレーブプライベート。マスター/プライベート・キャッシュは単一のマスター・エージェント(すなわち、メモリシステムに読み出し/書き込み要求を出すもの)に接続されています。

共有キャッシュはマスターとスレーブの間に配置され、階層的に構成されています。

スレーブプライベートキャッシュは、単一のスレーブに対してローカルであり、マスタの他の PMAs に影響を与えないため、一貫性に影響を与えません。したがって、ここでは考慮しません(考慮されません)。

特に明記しない限り、次のセクションでプライベートキャッシュをマスタープライベートキャッシュと呼びます。

一貫性は、どのエージェントによってもキャッシュされない共有メモリ領域を提供するのは簡単です。

このような領域の PMA は、それがプライベートまたは共有キャッシュにキャッシュされるべきでないことを単に示します。

一貫性は、読み取り専用領域でも簡単です。この領域は、キャッシュー貫性スキームを必要とせずに複数のエージェントによって 安全にキャッシュできます。

この領域のPMAはキャッシュできることを示しますが、書き込みはサポートされていません。

一部の読み取り/書き込み領域は単一エージェントによってのみアクセスされる可能性があり、その場合、コヒーレンススキームを必要とせずにそのエージェントによってプライベートにキャッシュされることがあります。

そのような領域の PMA は、それらをキャッシュできることを示します。

他のエージェントがその領域にアクセスすべきでないため(アクセスしないように)、データを共有キャッシュにキャッシュすることもできます。

エージェントが他のエージェントがアクセスできる読み取り/書き込み領域をキャッシュできるかどうかに関わらず、無効な値の使用を避けるためにキャッシュコヒーレンススキームが必要です。

ハードウェア・キャッシュー貫性のない領域(ハードウェア非干渉性領域)では、キャッシュ・コヒーレンスをソフトウェアで完全に実装できますが、ソフトウェア・コヒーレンス・スキームは正しく実装するのが難しいことが知られており、保守的なソフトウェア指向キャッシュシングの必要性のためにパフォーマンスに大きな影響を与えることがよくあります。

ハードウェアキャッシュコヒーレンス方式は、より複雑なハードウェアを必要とし、キャッシュコヒーレンスプローブによるパフォーマンスに影響を与える可能性がありますが、それ以外の場合はソフトウェアからは見えません。

ハードウェア・キャッシュ一貫性領域ごとに、PMAは、領域にコヒーレント性があり、システムに複数のコヒーレンス・コントローラがある場合にどのハードウェア・コヒーレンス・コントローラを使用するかを示します。

システムによっては(一部のシステムでは)、コヒーレンス・コントローラが外部レベルの共有キャッシュであり、それ自体がさらに外部レベルのキャッシュ・コヒーレンス・コントローラに階層的にアクセスする場合があります。

プラットフォーム内のほとんどのメモリ領域は、キャッシュされていない、読み取り専用の、ハードウェアのキャッシュ一貫性のある、または1つのエージェントだけがアクセスするものとして固定されるため、ソフトウェアに一貫性があります。

3.5.6 冪等件 PMAs

冪等性 PMA は、アドレス領域への読み取りと書き込みが冪等であるかどうかを示します。

主記憶領域は冪等元であると仮定されます。

I / O 領域では、読取りおよび書込みの冪等性を別々に指定することができます(例えば、読取りは冪等であるが、書込みはそうでない)。

アクセスが制限されていない(冪等で無い)場合、すなわち、読出しまたは書込みアクセスに副作用が潜在的に存在する場合、投機的または冗長アクセスは避けなければなりません。

冪等性 PMAs を定義するために、冗長アクセスによって作成された観測メモリ順序の変更は、副作用とはみなされません。

-- 冪等性(べきとうせい)は、ある操作を1回行っても複数回行っても結果が同じであることをいう概念。ええっと、再現性があるよ。ってことでいいかな。まえに出てきたよね。(すっかり忘れてる)

ハードウェアは、非冪等としてマークされたメモリ領域への投機的または冗長アクセスを避けるように常に設計されなければなりませんが、ソフトウェアまたはコンパイラの最適化が非冪等のメモリ領域への偽のアクセスを生成しないようにすることも必要です。

非冪等領域は、整列していないアクセスをサポートしていない可能性があり、この場合、ソフトウェアは整列していないアクセスを一連の整列したアクセスとしてエミュレートし、それぞれが副作用を引き起こす可能性があります したがって、ポータブルソフトウェアは、非冪等領域への不整合アクセスを発行してはいけません。

3.6 物理メモリ保護

安全な(セキュリティで保護)処理をサポートし、障害を含むためには、ハート上で動作するソフトウェアによってアクセス可能な物理アドレスを制限することが望ましいです。

オプションの物理メモリ保護(PMP)ユニットは、ハート単位マシンモード制御レジスタを提供し、各物理メモリ領域に対して物理メモリアクセス特権(読取り、書込み、実行)を指定できるようにします。

PMP 値は、セクション 3.5 で説明した PMA チェックと並行してチェックされます。

PMP アクセス制御設定の粒度はプラットフォーム固有であり、プラットフォーム内では物理メモリ領域によって異なる場合がありますが、標準 PMP エンコードでは 4 バイトという小さな領域がサポートされます。

特定の領域の特権は固定式(ハードワイヤ化)にすることができます。たとえば、一部の領域はマシンモードでしか表示されないかもしれませんが、特権レベルの低い層は表示されません(存在しない可能性があります)。

プラットフォームは、物理メモリ保護の要求が大きく異なり、一部のプラットフォームでは、このセクションで説明するスキームに加えて、またはスキームの代わりに他の PMP 構造を提供する(プラットフォームも)場合があります。

ハートがSモードまたはUモードで動作している場合、PMP チェックはすべてのアクセスに適用され、

mstatus レジスタに MPRV ビットが設定され、mstatus レジスタの MPP フィールドに S または U が含まれている場合、ロードおよびストアのために使用されます。

実効特権モードがSである仮想アドレス変換のページテーブルアクセスにもPMPチェックが適用されます。

オプションで、PMP チェックがさらに M モードアクセスに適用される場合があります。その場合、PMP レジスタ自体はロックされているため、M モードソフトウェアでも(でさえ)システムリセットなしで変更することはできません。

実際には、PMP は S と U モード(デフォルトでは none)に権限を与え、デフォルトで完全な権限を持つ M モードから権限を取り消すことができます。

PMP 違反は常にプロセッサーに(で)正確にトラップされます。

3.6.1 物理メモリ保護の CSR

PMP エントリは、8 ビット構成レジスタと1 つの XLEN ビット・アドレス・レジスタによって記述されます。

一部の PMP 設定では、前の PMP エントリに関連付けられたアドレスレジスタが追加で使用されます。

最大 16 の PMP エントリがサポートされています。

PMP エントリが実装されている場合は、すべての PMP CSRs を実装する必要がありますが、すべての PMP CSR フィールドは WARL であり、ハードウェアでゼロにすることができます(ゼロに固定される可能性があります。)。

PMP CSRs は M モードでのみアクセスできます。

PMP コンフィギュレーションレジスタはコンテキストスイッチ時間を最小限に抑えるために、密集して CSR にパックされています。 RV32 の場合、4 つの CSR、pmpcfg0-pmpcfg3 は、図 3.23 に示すように、16 個の PMP エントリに対応してコンフィギュレーション pmp0cfg-pmp15cfg を保持します。

RV64の場合、図 3.24 に示すように、pmpcfg0 と pmpcfg2 は 16 個の PMP エントリの設定を保持します。 pmpcfg1 と pmpcfg3 は不正です。

RV64 システムでは、pmpcfg1 ではなく pmpcfg2 を使用して、PMP エントリ 8~15 の設定を保持します。 この設計は、PMP エントリ 8-11 の設定が RV32 と RV64 の両方について pmpcfg2 [31:0]に表示されるため、複数の M-XLEN 値をサポートするコストを削減します。




図 3.23: RV32 PMP 構成の CSR レイアウト。

PMP アドレスレジスタは、pmpaddr0-pmpaddr15 という名前の CSRs です。


各 PMP アドレスレジスタは、図 3.25 に示すように、RV32 の 34 ビット物理アドレスのビット 33-2 を符号化します。 RV64 の場合、図 3.26 に示すように、各 PMP アドレスレジスタは 56 ビットの物理アドレスのビット 55-2 をエンコードします。 すべての物理アドレスビットが実装されるわけではないので、pmpaddr レジスタは WARL です。

63	56	5 5 5 4	3 47 40	39 32	2 31 24	23 16	15 8	7 0	_
pmp	7cfg	pmp6cfg	pmp5cfg	pmp4cfg	pmp3cfg	pmp2cfg	pmp1cfg	pmp0cfg	pmpcfg0
	8	8	8	8	8	8	8	8	•
63	56	5 5 5 4	3 47 40	39 32	2 31 24	23 16	15 8	7 0	_
pmp	15cfg	pmp14cfg	pmp13cfg	pmp12cfg	pmp11cfg	pmp10cfg	pmp9cfg	pmp8cfg	pmpcfg2
	8	8	8	8	8	8	8	8	•

図 3.24: RV64 PMP 構成の CSR レイアウト。

セクション 4.3 で説明した Sv32 ページベースの仮想メモリスキームは、RV32 用の 34 ビット物理アドレスをサポートしているため、PMP スキームは RV32 用の XLEN より広いアドレスをサポートする必要があります。

セクション 4.4 と 4.5 で説明されている Sv39 と Sv48 のページベース仮想メモリスキームは 56 ビットの物理アドレス空間をサポートしているため、RV64 PMP アドレスレジスタは同じ制限を課しています。



- ここは元の図のビット幅が間違っている WIRIが 32になっているが、ここは10。 コピペして修正忘れたのかな。

図 3.26: PMP アドレスレジスタ形式、RV64。

図 3.27 に PMP コンフィグレーションレジスタのレイアウトを示します。

R ビット、W ビット、および X ビットがセットされると、PMP エントリがそれぞれ読み出し、書き込み、および命令の実行を許可することを示します。

これらのビットの1つがクリアされると、対応するアクセスタイプは拒否されます。

残りの2つのフィールドAとLについては、次のセクションで説明します。




図 3.27: PMP 構成レジスタのフォーマット

アドレスマッチング(アドレスの一致)

PMP エントリのコンフィギュレーションレジスタの A フィールドは、関連する PMP アドレスレジスタのアドレスマッチングモードをエンコードします。

このフィールドのエンコーディングを表3.8に示します。

A = 0 の場合、この PMP エントリは無効になり、アドレスと一致しません。

その他の 2 つのアドレスマッチングモードがサポートされています。: 自然に整列した 2 の累乗(power-of-2)領域(NAPOT)、自然にアライメントされた 4 バイト領域(NA4)の特別な場合を含む。任意の範囲(TOR)の上端の境界です。

これらのモードでは、4バイトの細分性がサポートされます。

NAPOT 範囲は、表 3.9 に示すように、関連するアドレスレジスタの下位ビットを使用して範囲のサイズを符号化します。

TOR が選択されると、関連するアドレスレジスタがアドレス範囲の先頭を形成し、先行する PMP アドレスレジスタがアドレス範囲の最下部を形成します。

Α	名前	説明
0	OFF	ヌル領域 (無効)
1	TOR	範囲のトップ
2	NA4	自然に整列した4バイト領域
3	NAPOT	自然に整列した2の累乗≧8バイト

表 3.8: PMP コンフィギュレーションレジスタの A フィールドのエンコーディング。

pmpaddr	pmpcfg.A	マッチタイプとサイズ
aaaaaaaa	NA4	4-byte NAPOT 範囲
aaaaaaa0	NAPOT	4-byte NAPOT 範囲
aaaaaa01	NAPOT	4-byte NAPOT 範囲
aaaaa011	NAPOT	4-byte NAPOT 範囲
aa011111	NAPOT	2 ^{XLEN} -byte NAPORT 範囲
a0111111	NAPOT	2 ^{XLEN} +1-byte NAPORT 範囲
01111111	NAPOT	2 ^{XLEN} +2-byte NAPORT 範囲

表 3.9: PAP アドレスと構成レジスタの NAPOT 範囲の符号化。

PMP エントリ i's の A フィールドが TOR に設定されている場合、そのエントリは、pmpaddr _{i-1} ≦ a <pmpaddr _iのような任意のアドレス a に一致する。

PMP エントリ 0's の A フィールドが TOR に設定されている場合、下限にゼロが使用されるため、a <pmpaddr $_0$ の任意のアドレスに一致します。

ロックモードと特権モード

Lビットは、PMP エントリがロックされていること、すなわち、構成レジスタおよび関連するアドレスレジスタへの書込みは無視される事を示します。

ロックされた PMP エントリは、システムリセットでのみロック解除できます。

PMP エントリi がロックされている場合、pmpicfg および pmpaddri への書き込みは無視されます。

さらに、pmpicfg.AがTORに設定されていると、pmpaddri-1への書き込みは無視されます。

L ビットは、PMP エントリをロックすることに加えて、M モードアクセスで R / W / X パーミッション(アクセス許可)が強制(適用)されるかどうかを示します。

Lビットがセットされると、これらのパーミッション(アクセス許可)はすべての特権モードに対して強制(適用)されます。

L ビットがクリアされると、PMP エントリに一致するすべての M モードアクセスは成功します。 R / W $\dot{}$ X $\dot{\mathcal{N}}$ ーミッション(アクセス 許可)は S モードと U モードにのみ適用されます。

優先順位とマッチング(一致)ロジック

PMPエントリは静的に優先順位が付けられます。

アクセスの任意のバイトに一致する最も小さい番号の PMP エントリは、そのアクセスが成功するか失敗するかを決定します。 一致する PMP エントリは、アクセスのすべてのバイトと一致する必要があります。または L、R、W、および X ビットに関係なく、アクセスが失敗します。 -- ここは or the access fails がどこにかかるのかな。これでいいのか。

たとえば、PMP エントリが 4 バイトの範囲 0xC-0xF に一致するように設定されている場合、PMP エントリがそれらのアドレスに一致する最も優先順位の高いエントリであると仮定すると、0x8~0xx の範囲への 8 バイトアクセスは失敗します。

第2巻: RISC-V 特権アーキテクチャ V1.10

PMP エントリがアクセスのすべてのバイトに一致する場合、L、R、W、および X ビットは、アクセスが成功するか失敗するかを決定します。

Lビットがクリアされ、アクセスの特権モードがMの場合、アクセスは成功します。

それ以外の場合、Lビットがセットされているか、またはアクセスの特権モードがSまたはUである場合、アクセスタイプに対応するR、W、またはXビットがセットされている場合にのみアクセスが成功します。

Mモードアクセスに一致する PMP エントリがない場合、アクセスは成功します。

S モードまたは U モードのアクセスと一致する PMP エントリがないのに少なくとも 1 つの PMP エントリが実装されている場合、アクセスは失敗します。

失敗したアクセスは、ロード、ストア、または命令アクセス例外を生成します。

1つの命令が複数のアクセスを生成する可能性があり、相互にアトミックでない可能性があります(あることに注意してください)。ある命令によって生成された少なくとも1つのアクセスが失敗した場合、アクセス例外が生成されますが、その命令によって生成された他のアクセスは可視の副作用で成功する可能性があります。

特に、仮想メモリを参照する命令は、複数のアクセスに分解されます。

いくつかの実装では、ミスアライメント(不整列)されたロード、ストア、および命令フェッチも複数のアクセスに分解され、そのうちのいくつかはアクセス例外が発生する前に成功する場合があります。

特に、別の部分が PMP チェックに失敗しても、PMP チェックをパス(通貨) する整列していないストア(保存)の一部が表示されることがあります。

ストアアドレスが自然に整列されている場合でも、XLENビット(例えば、RV32DのFSD命令)よりも広い浮動小数点ストアについては、同じ挙動が現れることがあります。

- ↑ここ3章は文章はそう長くないのだけど、意味合いがどうも分かりにくいので何となく訳が変
- -- 2018/12/08

第2巻: RISC-V 特権アーキテクチャ V1.10

第4章

監督者レベル ISA、バージョン 1.10

この章では、RISC-V スーパーバイザレベルアーキテクチャについて説明します。このアーキテクチャには、さまざまなスーパーバイザレベルアドレス変換および保護方式で使用される共通のコアが含まれています。

スーパーバイザーレベルコードは、スーパーバイザー実行環境に依存して環境を初期化し、システムバイナリインターフェース(SBI)によって定義されたエントリポイントにスーパーバイザーコードを入力します。

SBIは、スーパーバイザレベルのコードにスーパーバイザ環境サービスを提供する機能エントリポイントも定義しています。

スーパーバイザモードは、クリーンな仮想化をサポートするために、物理メモリやデバイスの割り込みなど、基盤となる物理ハードウェアとのやり取りに関して故意(意識的)に制限されています。

4.1 スーパーバイザーの CSR

スーパーバイザーには多数の CSR が用意されています。

スーパーバイザは、スーパーバイザレベルのオペレーティングシステムに認識されるべき CSR の状態のみを表示する必要があります。

特に、スーパーバイザがアクセス可能な CSR に表示される、より高い特権レベル(ハイパーバイザまたはマシン)の存在(または存在しない)についての情報はありません。

多くのスーパーバイザ CSR は、同等のマシンモード CSR のサブセットです。スーパーバイザレベルの CSR の説明を理解するには、最初にマシンモードの章を読む必要があります。

4.1.1 スーパーバイザステータスレジスタ(status)

sstatus レジスタは、RV32 の場合は図 4.1、RV64 と RV128 の場合は図 4.2 に示すようにフォーマットされた XLEN ビットの読み出し/書き込みレジスタです。

sstatus レジスタは、プロセッサの現在の動作状態を追跡します。

SPP ビットは、監視プログラムモードに入る前にハートが実行していた特権レベルを示します。

トラップが発生すると、そのトラップがユーザモードから発生した場合は SPP が 0 に設定され、それ以外の場合は 1 に設定されます。 SRET 命令(3.2.2 項を参照)を実行してトラップハンドラから戻ると、特権レベルは SPP ビットが 0 の場合はユーザモードに、SPP ビットが 1 の場合はスーパーバイザモードに設定されます。 その後、SPP は 0 に設定されます。

31	30 20	19	18	17	16 15	14 13	12 9	8	7 6	5	4	3 2	1	0
SD	WPRI	MXR	SUM	WPRI	XS[1:0]	FS[1:0]	WPRI	SPP	WPRI	SPIE	UPIE	WPRI	SIE	UIE
1	11	1	1	1	2	2	4	1	2	1	1	2	1	1
	図 4.1:RV32 のスーパーバイザモードステータスレジスタ(status)													

XLEN-1	XLEN-2	34	33	32	31			20	19	18		17	
SD	WPRI		UXL[[1:0]		WPF	RI		MXR	SUM	1	WPRI	
1	XLEN-35		2			12			1	1		1	
1.0	15 14	12 12			7	_	_	4	2	2		0	

16 15	14 13	12 9	8	7 6	5	4	3 2	1	0
XS[1:0]	FS[1:0]	WPRI	SPP	WPRI	SPIE	UPIE	WPRI	SIE	UIE
2	2	4	1	2	1	1	2	1	1

図 4.2: RV64 と RV128 のスーパーバイザモードステータスレジスタ (sstatus)

SIE ビットは、スーパーバイザモードですべての割り込みを有効または無効にします。
SIE がクリアされていると、スーパーバイザモードでは割り込みは発生しません(実行されません)。
ハートがユーザーモードで実行されている場合、SIE の値は無視され、スーパーバイザレベルの割り込みが有効になります。
スーパーバイザは、sie レジスタを使用して個々の割り込み要因を無効にすることができます。

SPIE ビットは、スーパーバイザモードにトラップする前にスーパーバイザ割り込みが有効になっていたかどうかを示します。 トラップがスーパーバイザモードになると、SPIE は SIE に設定され、SIE は 0 に設定されます。 SRET 命令が実行されると、SIE は SPIE に設定され、その後 SPIE は 1 に設定されます。

UIE ビットは、ユーザーモード割り込みを有効または無効にします。

ユーザーレベルの割り込みは、UIE が設定されていてハートがユーザーモードで実行されている場合にのみ有効になります。 UPIE ビットは、ユーザーレベルのトラップを取得する前にユーザーレベルの割り込みが有効になっていたかどうかを示します。 URET 命令が実行されると、UIE は UPIE に設定され、UPIE は 1 に設定されます。

ユーザーレベルの割り込みはオプション(省略可能)です。

省略した場合、UIE ビットと UPIE ビットはゼロに固定されています。

sstatus レジスタは、mstatus レジスタのサブセットです。

簡単な実装では、sstatus で任意のフィールドを読み書きすることは、mstatus で同名フィールドを読み書きすることと同じです。

4.1.2 sstatus レジスタのベース ISA 制御

UXL フィールドは、U-XLEN と呼ばれる U モードの XLEN の値を制御します。これは、S-XLEN と呼ばれる S モードの XLEN の値とは異なる場合があります。

UXLの符号化は、表 3.1 に示すように、misaの MXL フィールドの符号化と同じです。

RV32 システムの場合、UXL フィールドは存在せず、U-XLEN = 32 です。RV64 および RV128 システムの場合、これは U-XLEN の現在の値をエンコードする WARL フィールドです。

特に、U-XLEN = S-XLEN となるように、実装は UXL をハードワイヤリングする場合があります。

U-XLEN≠S-XLEN の場合、より狭いモードで実行される命令は、構成された XLEN より上のソースレジスタオペランドビットを無視し、デスティネーションレジスタでサポートされる最も広い XLEN を満たすように結果を符号拡張する必要があります。

4.1.3 sstatus レジスタのメモリ特権

MXR (Make eXecutable Readable) (eXecutable を読み取り可能にする) ビットは、ロードが仮想メモリにアクセスする際の特権を変更します。

MXR = 0 の場合、読み取り可能とマークされたページ(図 4.15 の R = 1)からのロードのみが成功します。

MXR = 1 の場合、読み取り可能または実行可能(R = 1 または X = 1)のいずれかとマークされたページからのロードは成功します。ページベースの仮想メモリが有効になっていない場合、MXR は無効です(効果がありません)。

SUM (permit Supervisor User Memory access)(スーパーバイザユーザメモリアクセスを許可する)ビットは、Sモードが仮想メモリにアクセスし、ロードし、格納し、命令フェッチするための特権を変更します。

SUM = 0 の場合、U モードでアクセス可能なページへのS モードメモリアクセス(図 4.15 のU = 1) は失敗します。

SUM = 1 の場合、これらのアクセスは許可されています。

SUMは、ページベースの仮想メモリが有効になっていないときも、Uモードで実行されているときも無効です(効果がありません)。

SUM メカニズムは、スーパーバイザソフトウェアが誤ってユーザメモリにアクセスするのを防ぎます。

オペレーティングシステムは、SUM をクリアしてコードの大部分を実行できます。; ユーザメモリにアクセスする必要がある少数のコードセグメントは、一時的に SUM を設定できます。

4.1.4 スーパーバイザトラップベクタベースアドレスレジスタ (stvec)

stvec レジスタは、ベクタベースアドレス(BASE)とベクタモード(MODE)で構成されたトラップベクタ構成を保持する XLEN ビットの読み取り/書き込みレジスタです。

XLEN-1	2 1	0
BASE[XLEN-1:2](WARL)	N	10DE(WARL)
XI FN-2		2

図4.3スーパーバイザトラップベクタベースアドレスレジスタ (stvec)

stvec の BASE フィールドは、(任意の)有効な仮想アドレスまたは物理アドレスを保持できる WARL フィールドです。これには、次のような配置(整列)(アライメント)制約があります。:

アドレスは常に少なくとも4バイト境界で整列されている必要があり、MODE設定はBASEフィールドの値に追加の境界制約を課すことがあります。

値	名前	説明
0	ダイレクト	すべての例外は pc を BASE に設定
1	ベクタード	非同期割り込みは、pc を BASE + 4 *cause に設定
≥2	_	予約

表 4.1: stvec MODE フィールドのエンコーディング

MODE フィールドの符号化(エンコーディング)を表 4.1 に示します。

MODE = Direct のときは、スーパーバイザモードへのすべてのトラップによって、pc が BASE フィールドのアドレスに設定されます。 MODE = Vectored の場合、スーパーバイザモードへのすべての同期例外により、pc は BASE フィールドのアドレスに設定され、割

り込みが発生すると、pc は BASE フィールドのアドレスに割り込み原因番号の 4 倍を加えた値に設定されます。

たとえば、スーパーバイザモードのタイマ割り込み(表 4.2 参照)が発生すると、pc は BASE + 0x14 に設定されます。

MODE = Vectored を設定すると、BASE に追加のアライメント制約が課され、最大 4xXLEN バイトのアライメントが必要になります。

ベクトル割り込みが有効な場合、割り込み要因 0(ユーザーモードのソフトウェア割り込みに対応)は同期例外と同じ場所にベクトル化されます。

ユーザーモードソフトウェア割り込みは無効にされるかユーザーモードに委任されるので、このあいまいさは実際には起こりません。

4.1.5 スーパーバイザ割り込みレジスタ (sip と sie)

sip レジスタは、保留中の割り込みに関する情報を含む XLEN ビットの読み書き可能レジスタです。一方、sie は、割り込み有効ビットを含む対応する XLEN ビットの読み書き可能レジスタです。



図 4.4 スーパーバイザ割り込み保留レジスタ (sip)

XLEN-1	10	9	8	7 6	5	4	3 2	1	0
WPRI		SEIE	UEIE	WPRI	STIE	UTIE	WPRI	SSIE	USIE
XLEN-10		1	1	2	1	1	2	1	1

図 4.5: スーパーバイザ割り込み許可レジスタ (sie)

3種類の割り込みが定義されています。: ソフトウェア割り込み、タイマー割り込み、および外部割り込み。

スーパーバイザレベルのソフトウェア割り込みは、sip レジスタのスーパーバイザソフトウェア割り込み保留(SSIP)ビットに 1 を書き込むことによって現在のハートトでトリガされます。

保留中のスーパーバイザレベルのソフトウェア割り込みは、sip の SSIP ビットに 0 を書き込むことでクリアできます。

Sie レジスタの SSIE ビットがクリアされていると、スーパーバイザレベルのソフトウェア割り込みは無効になります。

プロセッサ間割り込みは SBI 呼び出しによって他のハートに送信され、それによって最終的に受信者ハートの SIP レジスタに SSIP ビットが設定されます。

ユーザーレベルのソフトウェア割り込みは、sip レジスタのユーザーソフトウェア割り込み保留(USIP)ビットに1を書き込むことによって現在のハートトでトリガされます。

保留中のユーザーレベルソフトウェア割り込みは、sipのUSIPビットに0を書き込むことでクリアできます。

Sie レジスタの USIE ビットがクリアされていると、ユーザーレベルのソフトウェア割り込みは無効になります。

ユーザレベルの割り込みがサポートされていない場合、USIP と USIE はゼロに固定されています。

sip レジスタの SSIP、USIP、および UEIP 以外のすべてのビットは読み取り専用です。

SIP レジスタの STIP ビットがセットされている場合、スーパーバイザレベルのタイマ割り込みは保留中です。(保留されます) Sie レジスタの STIE ビットがクリアされている場合、スーパーバイザレベルタイマ割り込みは無効になります。 SEE への SBI 呼び出しを使用して、保留中のタイマー割り込みをクリアできます。

SIP レジスタの UTIP ビットがセットされている場合、ユーザレベルのタイマ割り込みは保留中です。(保留されます)

Sie レジスタの UTIE ビットがクリアされている場合、ユーザレベルのタイマ割り込みは無効です。

ユーザレベルの割り込みがサポートされている場合、ABI はリアルタイムカウンタ値の観点からタイマー割り込みをスケジュールする機能を提供する必要があります。

ユーザーレベルの割り込みがサポートされていない場合、UTIPと UTIE はゼロに固定されています。

SIP レジスタの SEIP ビットがセットされている場合、スーパーバイザレベルの外部割り込みは保留中です。(保留されます) Sie レジスタの SEIE ビットがクリアされている場合、スーパーバイザレベルの外部割り込みは無効になります。

SBIは、外部割り込みの原因をマスク、マスク解除、および照会する機能を提供する必要があります。

sip の UEIP フィールドは単一の読み書きビットを含みます。(1 つの読み取り/書き込みビットが含まれています。) UEIP は、外部割り込みが保留中であることを U モードに示すために S モードソフトウェアによって書き込まれます。

DEIPは、外部割り込みが保留中であることをサモードによりためにちモードグノドフェアにようで書き込まれまり。 さらに、プラットフォームレベルの割り込みコントローラは、ユーザーレベルの外部割り込みを生成することがあります。

ソフトウェア書き込み可能ビットと外部割り込みコントローラからの信号の論理和(OR)を使用して、ユーザモード用の外部割り込みを生成します。

UEIP ビットが CSRRW、CSRRS、または CSRRC 命令で読み出されると、rd デスティネーションレジスタに返される値には、ソフトウェア書き込み可能ビットと割り込みコントローラからの割り込み信号の論理和が含まれます。

ただし、CSRRS または CSRRC 命令のリードモディファイライトシーケンスで使用される値は、ソフトウェアで書き込み可能な UEIP ビットのみで、外部割り込みコントローラからの割り込み値は無視されます。

SEIP と同様に、UIEP フィールドの動作は、実際の外部割り込みを失うことなく、より高い特権層で外部割り込みを模倣できるように設計されています。

Sie レジスタの UEIE ビットがクリアされていると、ユーザーレベルの外部割り込みは無効になります。

ユーザレベル割り込みのための N の拡張が実装されていない場合、UEIP と UEIE はゼロに固定されています。

sip および sie レジスタは、mip および mie レジスタのサブセットです。

sip / sie の任意のフィールドの読み取り、または書き込み可能フィールドの書き込みは、mip / mie の同名フィールドの読み取りまたは書き込みに影響します。

4.1.6 スーパーバイザータイマーとパフォーマンスカウンター

スーパーバイザソフトウェアは、ユーザモードソフトウェアと同じハードウェアパフォーマンスモニタリング機能を使用します。これには、時間、サイクル、および instret CSRs などが含まれます。

SBI はカウンター値を修正(変更)するためのメカニズムを提供するべきです。

SBI は、リアルタイムカウンタ time の観点からタイマー割り込みをスケジュールする機能を提供する必要があります。

4.1.7 カウンタイネーブルレジスタ(scounteren)

31	30	29	28	6	5	4	3	2	1	0
HPM31	НРМ30	HPM29			HPM5	HPM4	HPM3	IR	TM	CY
1	1	1	23		1	1	1	1	1	

図 4.6:カウンタイネーブルレジスタ(scounteren)

カウンタイネーブルレジスタ scounteren は、Uモードに対するハードウェアパフォーマンスモニタリングカウンタの可用性を制御します。

scounteren レジスタ内の CY、TM、IR、または HPMn ビットがクリアされているとき、U モードで実行中にサイクル、時間、instret、または hpmcountern レジスタを読み込もうとすると、不正命令例外が発生します。 これらのビットの1つが設定されると、対応するレジスタへのアクセスが許可されます。

scounteren を実装する必要があります。

ただし、どのビットにもハードワイヤード値の 0 が含まれている場合があります。これは、対応するカウンタへの読み出しが U モードでの実行時に例外を引き起こすことを示します。

したがって、それらは事実上 WARL フィールドです。← effectively は有効に という意味もあるけど、ここは事実上の方がいいね

4.1.8 スーパーバイザースクラッチレジスタ(sscratch)

scratch レジスタは、スーパーバイザが使用する専用の XLEN ビット読み出し/書き込みレジスタです。

通常、sscratch は、ハートがユーザーコードを実行している間にハートローカルスーパーバイザコンテキストへのポインタを保持するために使用されます。

トラップハンドラの開始時に、sscratch はユーザレジスタと交換されて初期ワーキングレジスタを提供します。



図4.7 スーパーバイザスクラッチレジスタ

4.1.9 スーパーバイザー例外プログラムカウンタ (sepc)

sepc は図 4.8 に示すようにフォーマットされた XLEN ビット読み出し/書き込みレジスタです。 sepc の下位ビット(sepc [0])は常にゼロです。

16 ビット命令アライメントを使用した命令セット拡張をサポートしない実装では、下位 2 ビット(sepc [1:0])は常にゼロです。

sepc はすべての有効な物理アドレスと仮想アドレスを保持できなければならない WARL レジスタです。 すべての無効なアドレスを保持できる必要はありません。

実装はいくつかの無効なアドレスパターンを sepc に書き込む前に他の無効なアドレスに変換するかもしれません。

トラップがSモードになると、sepcに例外が発生した命令の仮想アドレスが書き込まれます。

それ以外の場合、sepc は実装によって書き込まれることはありませんが、ソフトウェアによって明示的に書き込まれることがあります。

XLEN-1		0
	sepc	
•	XI FN	

図 4.8 スーパーバイザ例外プログラムカウンタレジスタ

4.1.10 スーパーバイザ原因レジスタ (scause)

scause レジスタは図 4.9 に示すようにフォーマットされた XLEN ビット読み書き可能レジスタです。 トラップが S モードになると(S モードにすると)、scause にトラップの原因となったイベントを示すコードが書き込まれます。 そうでなければ、scause は実装によって書かれることはありませんが、ソフトウェアによって明示的に書かれることがあります。

最後の例外を識別するコードが含まれている場合、scause レジスタの割り込みビットが設定されます。 表 4.2 に、現在のスーパーバイザ ISA で発生する可能性のある例外コードを、優先順位の降順で示します。 例外コードは WLRL フィールドなので、サポートされている例外コードを保持することのみが保証されています。

XLEN-1	XLEN-2	0
割り込み	例外コード(WLRL)	
1	XLEN-1	

図 4.9: スーパーバイザ原因レジスタ scause。

割り込み	例外コード	説明			
1	0	ユーザーソフトウェア割り込み			
1	1	監督者ソフトウェア割り込み			
1	2-3	予約			
1	4	ユーザータイマ割り込み			
1	5	監督者タイマ割り込み			
1	6-7	予約			
1	8	ユーザー外部割込み			
1	9	監督者外部割込み			
1	≥10	予約			
0	0	命令アドレス不整列			
0	1	命令アクセス障害			
0	2	違法(違反)命令			
0	3	ブレークポイント			
0	4	予約			
0	5	読み込みアクセス障害			
0	6	AMO アドレス不整列			
0		保存/AMO アドレス障害			
0	8	環境呼び出し			
0	9-11	予約			
0	12	命令ページ障害			
0	13	読み込みページ障害			
0	14	予約			
0	15	保存/AMO ページ障害			
0	≥16	予約			

表 4.2: トラップ後のスーパーバイザ原因レジスタ (scause) 値

4.1.11 スーパーバイザートラップ値(stval)レジスタ

stval レジスタは、図 4.10 に示すようにフォーマットされた XLEN ビット読み書き可能レジスタです。 トラップが S モードになると、ソフトウェアがトラップを処理できるように、stval に例外固有の情報が書き込まれます。 そうでなければ、ソフトウェアによって明示的に書かれるかもしれませんが、stval は実装によって書かれることは決してありません。

ハードウェアブレークポイントがトリガされた場合、命令フェッチ、ロード、ストアアクセス、ページフォルト例外が発生した場合、あるいは命令フェッチ例外または AMO アドレスミスアライン例外が発生した場合は、stval にフォルトアドレスが書き込まれます。他の例外については、stval はゼロに設定されますが、将来の規格は他の例外について stval の設定を再定義するかもしれません。




図 4.10: スーパーバイザトラップ値レジスタ

可変長命令を使用する RISC-V システムでの命令フェッチアクセスフォルトおよびページフォルトの場合、stval はフォルトを引き起こした命令の部分を指し、sepc は命令の先頭を指します。

stval レジスタは、オプションで、不正な命令例外(sepc がメモリ内のエラーのある命令を指す)でエラーのある命令ビットを返すためにも使用できます。

この機能が提供されていない場合、不正な命令フォルトが発生すると stval はゼロに設定されます。

この機能が提供されている場合、不正な命令トラップの後、命令が XLEN ビットを超えない限り、stval にはフォルト命令全体が含まれます。

命令の長さが XLEN ビットより短い場合、stval の上位ビットはゼロにクリアされます。

命令の長さが XLEN ビットを超える場合、stval には命令の最初の XLEN ビットが含まれます。

stval は、有効なすべての物理アドレスと仮想アドレス、および値 0 を保持できなければならない WARL レジスタです。 すべての無効なアドレスを保持できる必要はありません。

実装はいくつかの無効なアドレスパターンを stval に書き込む前に他の無効なアドレスに変換するかもしれません。

誤った(障害のある)命令ビットを返す機能が実装されている場合、stval は 2N未満のすべての値を保持できなければなりません。ここで N は XLEN の小さい方とサポートされる最長命令の幅です。

4.1.12 スーパーバイザアドレス変換と保護(satp)レジスタ

satp レジスタは、スーパーバイザモードのアドレス変換と保護を制御する、XLV ビットの読み出し/書き込みレジスタで、RV32 では 2×1 図 4.12 では 2×1 のようにフォーマットされています。

このレジスタは、ルートページテーブルの物理ページ番号(PPN)、すなわち4KBで除算されたそのスーパーバイザ物理アドレス、すなわちアドレス空間識別子(ASID)を保持します。

これは、アドレススペースごとのアドレス変換フェンスと、現在のアドレス変換方式を選択する MODE フィールドを容易にします。




図 4.11: RV32 スーパーバイザアドレス変換および保護レジスタ

PPN を物理アドレスではなく satp に格納すると、RV32 では 4 GiB を超える物理アドレス空間がサポートされます。

ASID とページテーブルのベースアドレスを同じ CSR に格納して、コンテキストスイッチでペアをアトミックに変更できるように します。

それらを非アトミックに交換すると、古い仮想アドレス空間が新しい変換で汚染される可能性があります。その逆も同様です。 このアプローチはまたコンテキストスイッチのコストをわずかに削減します。

63	60	59 44	43 0
	MODE(WARL)	ASID(WARL)	PPN(WARL)
	4	16	44

図 4.12: MODE 値 Sv39 および Sv48 の RV64 スーパーバイザアドレス変換および保護レジスタ satp。

表 4.3 に RV32 と RV64 の MODE フィールドのエンコーディングを示します。

MODE = Bare のとき、スーパーバイザー仮想アドレスはスーパーバイザー物理アドレスと等しく、セクション 3.6 で説明されている物理メモリー保護方式を超える追加のメモリー保護はありません。

この場合、satp の残りのフィールドは効果がありません。

RV32 の場合、MODE の他の唯一の有効な設定は、セクション 4.3 で説明されているページング仮想メモリ方式である Sv32 です。

RV64では、2つのページ仮想メモリ方式が定義されています。; Sv39と Sv48で、それぞれセクション 4.4 と 4.5で説明されています。

2つの追加スキーム、Sv57とSv64がこの仕様の今後のバージョンで定義される予定です。

残りの MODE 設定は将来の使用のために予約されており、satp の他のフィールドの異なる解釈を定義するかもしれません。

すべての MODE 設定をサポートするための実装は必須ではありません。また、satp がサポートされていない MODE で書き込まれた場合、書き込み全体は効果がありません。 satp 内のフィールドは変更されません。

↑ 書き込み全体は効果がありません は 書き込み全体が無効になります。 のような意味かな

RV32				
値	名前	説明		
0	Bare	変換や保護はありません。		
1	Sv32	ページベースの 32 ビット仮想アドレス指定。		
	RV64			
値	名前	説明		
0	Bare	変換や保護はありません。		
1-7	_	予約		
8	Sv39	ページベースの 39 ビット仮想アドレス指定。		
9	Sv48	ページベースの 48 ビット仮想アドレス指定。		
10	Sv57	ページベースの 57 ビット仮想アドレス指定用に予約済み。		
11	Sv64	ページベースの 64 ビット仮想アドレス指定用に予約済み。		
12-15	_	予約		

表 4.3: satp MODE フィールドの符号化

スーパーバイザ物理アドレスビットの数は実装によって定義されています。 未実装のアドレスビットは、satp レジスタで 0 に固定されています。

ASID ビットの数もインプリメンテーション定義であり、ゼロの場合もあります。

ASIDLEN と呼ばれる、実装された ASID ビットの数は、ASID フィールドのすべてのビット位置に 1 を書き込むことによって決定できます。

次に satp の値を読み戻して、ASID フィールドのどのビット位置に 1 が入っているかを調べます。

ASIDの最下位ビットが最初に実装されます。つまり、ASIDLEN> 0の場合、ASID [ASIDLEN-1:0]は書き込み可能です。

ASIDMAX と呼ばれる ASIDLEN の最大値は、Sv32 では9、Sv39 および Sv48 では16 です。

68

大きなページサイズは TLB の範囲を広げ、仮想的に索引付けされた、物理的にタグ付けされたキャッシュに対する結合性の制約を 緩和します。

同時に、大きなページは内部の断片化を悪化させ、物理メモリとおそらくキャッシュ容量を無駄にします。

多くの検討(審議)の結果、RV32 と RV64 の両方について、従来の 4KiB のページサイズに決定(定住)しました。 この決定により、低レベルのランタイムソフトウェアとデバイスドライバの移植が容易になると期待されます。 TLB リーチの問題は、現代のオペレーティングシステムにおける透過的なスーパーページサポートによって改善されています[2]。 さらに、マルチレベル TLB 階層は、アドレス空間がマッピングされているマルチレベルキャッシュ階層に比べて非常に安価です。

satp を書いても、ページテーブルの更新とそれに続くアドレス変換の間に順序の制約があるわけではないことに注意してください。新しいアドレス空間のページテーブルが変更されている場合は、satp を書き込む前に SFENCE.VMA 命令(セクション 4.2.1 を参照)を実行する必要があるかもしれません。

上八か十ませのACID フペーフが担併せれてもとば、act 事ま注すの際にフドレフ亦係もたいこったフェッシュオス字柱を発生し

十分な大きさのASIDスペースが提供されるならば、satt書き込みの際にアドレス変換キャッシュをフラッシュする実装を強制しないことはコンテキストスイッチのコストを削減します。

4.2 監督者の指示

セクション 3.2.2 で定義されている SRET 命令に加えて、1 つの新しいスーパーバイザレベルの命令が提供されています。

4.2.1 スーパーバイザメモリ管理フェンス命令

31	25 24	20	19	15 14	12 11	7	6	0
funct7		rs2	rs1	fun	ct3	rd	opcode	
7	•	5	5	3	3	5	7	
SFENCE.VMA		asid	vaddr	PF	VIS	0	SYSTEM	

スーパーバイザメモリ管理フェンス命令 SFENCE.VMA は、現在の実行とインメモリメモリ管理データ構造の更新を同期させるために使用されます。

命令実行はこれらのデータ構造への暗黙の読み書きを引き起こします。 しかし、これらの暗黙の参照は通常、命令ストリーム内のロードおよびストアに関して順序付けされていません。

SFENCE.VMA 命令を実行すると、SFENCE.VMA より前の命令ストリーム内のすべてのストアが、SFENCE.VMA に続くすべての暗黙参照の前に順序付けされることが保証されます。

SFENCE.VMAは、アドレス変換に関連するローカルハードウェアキャッシュを消去するために使用されます。

TLB フラッシュではなくフェンスとして指定されており、どの命令がフラッシュ操作の影響を受けるかに関してより明確なセマンティクスを提供し、より多様な動的キャッシュ構造およびメモリ管理方式をサポートします。

SFENCE.VMAは、ページテーブル書き込みとアドレス変換ハードウェアを同期させるために、より高い特権レベルによっても使用されます。

この命令は他の RISC-V スレッドの変換には影響しません。これらのスレッドは別々に通知される必要があります。

1 つの方法は、1) ローカル書き込みがグローバルに見えるようにするためにローカルデータフェンスを使用し、次に 2) 他のスレッドへのプロセッサ間割り込み、3) リモートスレッドの割り込みハンドラ内でローカル SFENCE.VMA を使用します。4) 操作が完了したことを元のスレッドに知らせます。

これは、もちろん、TLBの撃墜に対するRISC-Vの類似物です。

ネイティブではないが、実装はリモート TLB 無効化のための直接的なハードウェアサポートを提供するかもしれません。 TLB の撃墜は、実装の詳細を隠すための SBI 呼び出しによって処理されます。

↑the RISC-V analog to a TLB shootdown. ってどう訳すのがいいんだろ

変換データ構造が単一アドレスマッピング(すなわち、1ページまたはスーパーページ)に対してのみ修正(変更)されているという一般的な場合(ケースでは)には、rs1はそのマッピング内の仮想アドレスを指定してそのマッピングに対してのみ変換フェンスをもたらす(有効にする)ことができます。

さらに、変換データ構造が単一のアドレス空間識別子に対してのみ変更されているという一般的な場合には、rs2 はアドレス空間を指定できます。

SFENCE.VMA の動作は、次のように rs1 と rs2 に依存します。

- rs1 = x0 および rs2 = x0 の場合、フェンスはすべてのアドレス空間について、任意のレベルのページテーブルに対して行われたすべての読み取りおよび書き込みを順序付けます。
- rs1 = x0 かつ rs2≠x0 の場合、フェンスはページテーブルの任意のレベルに対して行われたすべての読み取りおよび書き込みを順序付けますが、整数レジスタ rs2 によって識別されるアドレス空間に対してのみです。
 グローバルマッピングへのアクセス(4.3.1 項を参照)は順序付けられていません。
- $r s 1 \neq x 0$ かつ r s 2 = x 0 の場合、フェンスは、すべてのアドレス空間について、r s 1 内の仮想アドレスに対応する リーフページテーブルエントリに対して行われた読み取りおよび書き込みのみを行います。
- $r s 1 \neq x 0$ および $r s 2 \neq x 0$ の場合、フェンスは、整数レジスタ r s 2 によって識別されるアドレス空間に対して、 r s 1 内の仮想アドレスに対応するリーフページテーブルエントリに対して行われた読み取りおよび書き込みのみを行います。 グローバルマッピングへのアクセスは順序付けられていません。

rs2≠x0 の場合、rs2 に保持されている値のビット XLEN-1: ASIDMAX は将来の使用のために予約されており、ソフトウェアでゼロにして現在の実装では無視する必要があります。

さらに、ASIDLEN <ASIDMAXの場合、実装は、rs2に保持されている値のASIDMAX-1: ASIDLENビットを無視します。

より単純な実装では、rs1 の仮想アドレスと rs2 の ASID 値を無視して、常にグローバルフェンスを実行できます。

4.3 Sv32:ページベースの32ビット仮想メモリシステム

Sv32 が satp レジスタの MODE フィールドに書き込まれると(セクション 4.1.12 を参照)、スーパーバイザは 32 ビットページ仮想メモリシステムで動作します。

Sv32 は RV32 システムでサポートされており、現代の Unix ベースのオペレーティングシステムをサポートするのに十分なメカニズムを含むように設計されています。

初期のRISC-V ページ仮想メモリアーキテクチャは、既存のオペレーティングシステムをサポートするための直接的な(簡単な)実装として設計されています。

ハードウェアのページテーブルウォーカーをサポートするために、ページテーブルレイアウトを設計しました。

ソフトウェア TLB の詰め替えは、高性能システムではパフォーマンスのボトルネックになり、特に分離された専用コプロセッサでは面倒です。

実装は、Mモードの拡張としてマシンモードトラップハンドラを使用してソフトウェア TLB リフィルを実装することを選択できます。

4.3.1 アドレス指定とメモリ保護

Sv32 実装は、4 KiBページに分割された32 ビットの仮想アドレス空間をサポートします。 図4.13 に示すように、Sv32 仮想アドレスは仮想ページ番号(VPN) とページオフセットに分割されています。

satp レジスタの MODE フィールドで Sv32 仮想メモリモードが選択されている場合、スーパーバイザ仮想アドレスは 2 レベルのページテーブルを介してスーパーバイザ物理アドレスに変換されます。

20 ビットの VPN は 22 ビットの物理ページ番号 (PPN) に変換され、12 ビットのページオフセットは変換されません。

結果として得られるスーパーバイザレベルの物理アドレスは、その後、直接マシンレベルの物理アドレスに変換される前に、任意の物理メモリ保護構造(セクション 3.6)を使用してチェックされます。




図 4.13: Sv32 仮想アドレス




図 4.14: Sv32 物理アドレス




図 4.15: Sv32 ページテーブルエントリ

Sv32 ページテーブルは、それぞれ4バイトの2¹⁰ページテーブルエントリ(PTE)で構成されています。ページテーブルは正確にページのサイズであり、常にページ境界に合わせて配置する必要があります。 ルートページテーブルの物理ページ番号は satp レジスタに格納されます。

Sv32のPTEフォーマットを図4.15に示します。

V ビットは PTE が有効かどうかを示します。 それが 0 であるならば、PTE のビット 31-1 は気にせず、ソフトウェアによって自由に使用されるかもしれません。

許可ビットR、W、およびXは、それぞれページが読み取り可能、書き込み可能、および実行可能かどうかを示します。 3 つすべてがゼロの場合、PTE はページテーブルの次のレベルへのポインタです。 それ以外の場合は、リーフ PTE です。

↑リーフ PTE って ずらずらと繋がっている PTE の一番端っこの、最後の PTE ってことだね

書き込み可能ページも読み取り可能としてマークする必要があります。 反対の組み合わせは将来の使用のために予約されています。 表 4.4 に許可ビットの符号化をまとめます。

X	W	R	意味
0	0	0	ページテーブルの次のレベルへのポインタ。
0	0	1	読み取り専用ページ。
0	1	0	将来の使用のために予約済み。
0	1	1	読み書きページ。
1	0	0	実行専用ページ。
1	0	1	読み取り実行ページ。
1	1	0	将来の使用のために予約済み。
1	1	1	読み書き実行ページ

表 4.4: PTE R / W / X フィールドの符号化

リビットは、ページがユーザーモードにアクセス可能かどうかを示します。

Uモードソフトウェアは、<math>U=1の場合にのみページにアクセスできます。

sstatus レジスタの SUM ビットが設定されている場合、スーパーバイザモードソフトウェアも U=1 のページにアクセスする可能性があります。(アクセスすることもできます。

ただし、スーパーバイザコードは通常 SUM ビットをクリアした状態で動作します。その場合、スーパーバイザコードはユーザーモードページへのアクセス時に障害になります。(障害を発生させることになります。)

代替 PTE フォーマットは、スーパーバイザーとユーザーに対して異なる許可をサポートします。

このメカニズムは、SUM メカニズム(セクション 4.1.3 を参照)とほぼ重複しているため(大幅に冗長化され)、PTE でより多くのエンコードスペースが必要になるため、この機能を省略しました。

Gビットはグローバルマッピングを指定します。

グローバルマッピングは、すべてのアドレス空間に存在するマッピングです。

非リーフPTEの場合、グローバル設定は、ページテーブルの後続レベルのすべてのマッピングがグローバルであることを意味します。 大域マッピングを大域としてマークしないとパフォーマンスが低下するだけで、非大域マッピングを大域としてマークするとエラー になることに注意してください。

グローバルマッピングは、複数の ASIDs のアドレス変換キャッシュに重複して格納する必要はありません。

さらに、SFENCE.VMA 命令が rs2≠x0 で実行されるときにローカルアドレス変換キャッシュからフラッシュする必要はありません。

RSW フィールドは、スーパーバイザソフトウェアで使用するために予約されています。; 実装はこの分野を無視するものとします。

各リーフPTEはアクセスされた(A) およびダーティ(D) ビットを含む。

A ビットは、最後に A ビットがクリアされてから仮想ページが読み取られた、書き込まれた、または取り出されたことを示します。 D ビットは、最後に D ビットがクリアされてから仮想ページが書き込まれたことを示します。

AビットとDビットを管理するための2つの方式が許可されています。

• 仮想ページがアクセスされ、A ビットがクリアされている、または書き込まれていて D ビットがクリアされている場合、実装は PTE 内の対応するビットを設定します。

PTEの更新は、PTEへの他のアクセスに関してアトミックでなければならず、PTEが有効であることをアトミックに チェックし、十分な許可を与えなければなりません。

PTEの更新は正確でなければならず(すなわち投機的ではなく)、そして地方のハートによってプログラム順に観察されなければなりません。

フェンス命令によって提供されるロードおよびストアの順序付け、およびアトミック命令の獲得/解放ビットもまた、リモートハートによって観察されるようにそれらのロードおよびストアに関連する P T E 更新を順序付けます。

• 仮想ページがアクセスされて A ビットがクリアされているか、または書き込まれていて D ビットがクリアされていると、ページフォルト例外が発生します。

一方または両方の PTE 更新方式が有効である可能性があると想定して、標準スーパーバイザソフトウェアを作成する必要があります。

PTEの更新を正確、アトミック、プログラム順に更新することを指定(命令)すると、仕様が単純化され、システムソフトウェアにとってこの機能がより便利になります。

単純な実装では、代わりにページフォルト例外が発生する可能性があります。

AおよびDビットは実装によって決してクリアされません。

スーパーバイザソフトウェアがアクセスビットおよび/またはダーティビットに依存しない場合、例えば メモリー・ページを 2 次記憶域にスワップしない場合、またはページが入出力領域のマップに使用されている場合は、パフォーマンスを向上させるためにPTE で常にそれらを 1 に設定する必要があります。

任意のレベルの PTE がリーフ PTE になる可能性があるため、4 KiB ページに加えて、Sv32 は 4 MiB メガページをサポートします。 メガページは、仮想的かつ物理的に 4 MiB 境界に合わせて配置する必要があります。 物理アドレスのアライメント(整列)が不十分な場合、ページフォルト例外が発生します。

非リーフ PTE の場合、D、A、および U ビットは将来の使用のために予約されており、前方互換性のためにソフトウェアでクリアする必要があります。

4.3.2 仮想アドレス変換プロセス

仮想アドレス va は、次のように物理アドレス pa に変換されます。

- 1. a を satp: ppn×PAGESIZE とし、i = LEVELS 1とする(Sv32の場合、PAGESIZE = 2¹²および LEVELS = 2)。
- 2.アドレス a + va にある PTE の値を pte とします。vpn [i]×PTESIZE。 (Sv32 の場合、PTESIZE = 4) pte にアクセスして PMA または PMP チェックに違反した場合は、アクセス例外を発生させます。
- 3. pte.v = 0 の場合、または pte.r = 0 かつ pte.w = 1 の場合、停止してページフォルト例外を発生させます。
- 4. それ以外の場合、PTE は有効です。

pte: r = 1 または pte: x = 1 の場合、手順 5 に進みます。

それ以外の場合、この PTE はページテーブルの次のレベルへのポインタです。

i <0 の場合、停止してページ不在例外を発生させます。

それ以外の場合は、a = pte.ppn×PAGESIZEとし、手順2に進みます。

5.リーフ PTE が見つかりました。

現在の特権モードと、mstatus レジスタの SUM および MXR フィールドの値を考慮して、要求されたメモリアクセスが pte.r、pte.w、pte.x、および pte.u ビットによって許可されているかどうかを確認します。 そうでない場合は、停止してページ不在例外を発生させます。

- 6. i> 0 かつ pa.ppn [i $-1:0] \neq 0$ の場合、これは位置ずれしたスーパーページです。 ページフォルト例外を停止して発生させます。
- 7. pte.a = 0 の場合、またはメモリアクセスがストアで pte.d = 0 の場合、ページフォルト例外が発生するか、または、
 - ・pte.aを1に設定し、メモリアクセスがストアの場合はpte.dも1に設定します。
 - ・このアクセスが PMA または PMP チェックに違反している場合は、アクセス例外を発生させます。
 - ・この更新と手順2のpteのロードはアトミックでなければなりません。 特に、PTEへの介在ストアがその間に発生したと認識されることはありません。
- 8.変換は成功しました。

変換された物理アドレスは以下のように与えられます。

- pa.pgoff = va.pgoff
- ・i> 0 の場合、これはスーパーページ変換であり、pa: ppn [i 1:0] = va: vpn [i 1:0]です。
- pa.ppn [LEVELS 1:i] = pte.ppn [LEVELS 1:i]

4.4 Sv39:ページベースの39ビット仮想メモリシステム

このセクションでは、RV64システム用に設計された、39ビットの仮想アドレス空間をサポートする単純なページ仮想メモリシステムについて説明します。

Sv39 の設計は Sv32 の全体的なスキームに従います、そしてこのセクションはスキーム間の違いだけを詳述します。

RV64 用に複数の仮想メモリシステムを指定して、大きなアドレス空間を提供することとアドレス変換コストを最小限に抑えることとの間の緊張(張力、テンション)を緩和しました。

多くのシステムでは、512 GiBの仮想アドレス空間で十分なので、Sv39で十分です。

Sv48 は仮想アドレス空間を 256 TiB に増やしますが、ページテーブル専用の物理メモリ容量、ページテーブル横断の待ち時間、そして仮想アドレスを格納するハードウェア構造のサイズを増やします。

4.4.1 アドレス指定とメモリ保護

Sv39 実装は、4 KiBページに分割された39 ビットの仮想アドレス空間をサポートします。

図4.16 に示すように Sv39 アドレスは分割されています。

64 ビットである実効アドレスをロードして格納するには、ビット 63 から 39 をすべてビット 38 と等しくなければなりません。そうしないと、ページ不在例外が発生します。

27 ビットの VPN は 3 レベルのページテーブルを介して 44 ビットの PPN に変換されますが、12 ビットのページオフセットは変換されません。




図 4.16: Sv39 の仮想アドレス




図 4.17: Sv39 の物理アドレス




図 4.18: Sv39 ページテーブルエントリ

Sv39ページテーブルには、それぞれ8バイトの29個のページテーブルエントリ(PTE)が含まれています。

ページテーブルは正確なページのサイズであり、常にページ境界に合わせて配置する必要があります。

ルートページテーブルの物理ページ番号は、satp レジスタの PPN フィールドに格納されています。

Sv39のPTEフォーマットを図4.18に示します。

ビット9~0はSv32と同じ意味です。

ビット63~54は将来の使用のために予約されており、前方互換性のためにソフトウェアでゼロにする必要があります。

ページテーブルレベルをスキップできるようにすることでスパースアドレス空間のサポートを改善し、メモリ使用量と TLB リフィル(再充填)待ち時間を減らすことができる拡張のために、いくつかの PTE ビットを予約しました。

これらの予約ビットはまた、研究実験を容易にするために使用されてもよいです。

コストは物理アドレス空間を減らしていますが、64 PiB は現在十分です。

それがもはや十分でないとき、未割り当てのままの予約ビットは物理アドレス空間を拡張するために使用されるかもしれません。

どのレベルの PTE でもリーフ PTE になる可能性があるため、Sv39 は 4 KiB ページに加えて、2 MiB メガページと 1 GiB ギガページをサポートしています。それぞれは、そのサイズに等しい境界に仮想的かつ物理的に配置されている必要があります。物理アドレスのアライメント(整列)が不十分な場合、ページフォルト例外が発生します。

仮想アドレスから物理アドレスへの変換アルゴリズムは、LEVELSが3、PTESIZEが8である点を除いて、4.3.2項と同じです。

4.5 Sv48:ページベースの48ビット仮想メモリシステム

このセクションでは、48 ビット仮想アドレス空間をサポートする、RV64 システム用に設計された単純なページ仮想メモリシステムについて説明します。

Sv48 は39 ビットの仮想アドレス空間が不十分なシステムを対象としています。

これは Sv39 の設計に厳密に従っており、単にページテーブルのレベルを追加しているだけなので、この章では 2 つの方式の違いについてのみ詳しく説明します。

Sv48 をサポートする実装は Sv39 もサポートするはずです。

Sv48 をサポートするシステムは、基本的に無料(コスト無しで)で Sv39 もサポートできます。したがって、Sv39 を前提とするスーパーバイザソフトウェアとの互換性を維持するために、そうする必要があります。

4.5.1 アドレス指定とメモリ保護

Sv48の実装は、4 KiBページに分割された48ビットの仮想アドレス空間をサポートしています。

Sv48 アドレスは図 4.19 のように分割されています。

64 ビットの実効アドレスをロードして格納するには、ビット 63~48 をすべてビット 47 と等しくなければなりません。そうしないと、ページ不在例外が発生します。

36 ビットの VPN は 4 レベルのページテーブルを介して 44 ビットの PPN に変換されますが、12 ビットのページオフセットは変換されません。




図 4.19: Sv48 の仮想アドレス




図4.20: Sv48の物理アドレス

63	54	53 37	36 28	27 19	18 10	9	8 7	6	5	4	3	2	1	0
	予約	PPN[3]	PPN[2]	PPN[1]	PPN[0]	RSW	D	Α	G	U	Х	W	R	٧
•	10	17	9	9	9	2	1	1	1	1	1	1	1	1

図 4.21: Sv48 ページテーブルエントリ

Sv48のPTEフォーマットを図4.21に示します。

ビット9~0はSv32と同じ意味です。

どのレベルの PTE でもリーフ PTE になる可能性があるため、Sv48 は 4 KiB ページに加えて、2 MiB メガページ、1 GiB ギガページ、 および 512 GiB テラページをサポートしています。それぞれは、そのサイズに等しい境界に仮想的かつ物理的に配置されている必要があります。

物理アドレスのアライメント(整列)が不十分な場合、ページフォルト例外が発生します。

仮想アドレスから物理アドレスへの変換アルゴリズムは、LEVELSが4、PTESIZEが8である点を除いて、4.3.2項と同じです。

-- 2018/12/22

第5章

ハイパーバイザー拡張、バージョン 0.0

この章は、拡張Sモードを使用したRISC-Vハイパーバイザーサポートのプレースホルダーです。

↑ placeholder ってなんだ?

特権アーキテクチャは、少数の特権命令を簡単に検出してトラップできるため、ゲスト OS をユーザーレベルで実行するという従来の仮想化技術の使用を簡素化するように設計されています。

-- 1ページ空き、次ページへ

第6章

RISC-V 特権命令セットのリスト

この章では、RISC-V特権アーキテクチャで定義されているすべての命令の命令セットの一覧を示します。

31	27 2	26	25 24 20	19 15	14 12	11 7	' 6 C)				
	imm[11:0]			rs1	funct3	rd	opcode	I-型				
- 環境呼び出しとブレークポイント												
	000000	000	0000	rs1	000	00000	1110011	ECALL				
	00000000001			rs1	000	00000	1110011	EBREAK				
	トラップ返却命令											
	0000000		00010	00000	000	00000	1110011	URET				
	0001000		00010	00000	000	00000	1110011	SRET				
	0011000		00010	00000	000	00000	1110011	MRET				
,		•						_				
	割り込み管理命令											
	0001000		00101	00000	000	00000	1110011	WFI				
	メモリ管理命令											
	0001001		rs2	rs1	000	00000	1110011	SFENCE.VMA				

表 6.1: RISC-V の特権命令

第7章

プラットフォームレベル割り込みコントローラ(PLIC)

この章では、RISC-V システムでグローバル割り込みの優先順位付けと分配を行う RISC-V プラットフォームレベルの割り込みコントローラ(PLIC)の一般的なアーキテクチャについて説明します。

7.1 PLIC の概要

図 7.1 に PLIC 動作の概要を示します。

PLIC は、通常は I / O デバイスであるグローバル割り込みソースを、通常はハードコンテキストである割り込みターゲットに接続します。

PLIC には、割り込みの優先順位付けとルーティングを実行する PLIC コアとともに、割り込みソースごとに 1 つずつ、複数の割り込みゲートウェイが含まれています。

グローバル割り込みは、各ソースからの割り込み信号を処理して PLIC コアに割り込み要求を送信する割り込みゲートウェイに送信され、PLIC コアはこれらをコア割り込み保留ビット(IP)にラッチします。

各割り込み要因には個別の優先順位が割り当てられています。

PLIC コアには、各ターゲットに対して有効にされている割り込みを選択するためのマトリックスの割り込み有効(IE)ビットが含まれています。

ターゲットで保留中の割り込みが有効になっていて、保留中の割り込みの優先度がターゲットごとのしきい値を超えると、PLICコアは1つまたは複数のターゲットに割り込み通知を転送します。

ターゲットが外部割り込みを受け取ると、そのターゲットに対して保留中の最高優先順位グローバル割り込みソースの識別子を取得するための割り込み要求要求を PLIC コアから送信し、PLIC コアは対応する割り込みソース保留中ビットをクリアします。

ターゲットは割り込みを処理した後、関連する割り込みゲートウェイに割り込み完了メッセージを送信し、割り込みゲートウェイは同じソースに対する別の割り込み要求を PLIC に転送できます。

この章の残りの部分では、これらの各コンポーネントについて詳細に説明しますが、多くの詳細は必ずプラットフォーム固有のものです。

7.2割り込み要因

RISC-V ハートは、ローカルとグローバルの両方の割り込みソースを持つことができます。 グローバル割り込みソースのみが PLIC によって処理されます。




図 7.1: プラットフォームレベル割り込みコントローラ (PLIC) の概念ブロック図 この図は、潜在的に多数の割り込みソースの最初の 2 つ、および潜在的に多数の割り込みターゲットの最初の 2 つを示しています。この図は、PLIC の動作のロジックを示すことを目的としており、現実的な実装戦略を表すものではありません。

7.2.1 ローカル割り込み要因

各ハートには、各特権レベルの標準ソフトウェア割り込みやタイマー割り込みなど、PLIC を通過しない多数のローカル割り込みソースがあります。

発信元とサービス提供ハートとの間の待ち時間が最小になるので、ローカル割り込みは迅速にサービス提供され、どのハートが要求を処理するかを決定するために仲裁は必要なく、そして、保守サービス担当者は、mcause レジスタを使用して割り込みソースを迅速に判断できます。

すべてのローカル割り込みは、mip内の対応するビットが設定されている場合に割り込みが保留されているレベルベースのモデルに従います。

割り込みハンドラは、割り込みハンドラの終了時に割り込みを再度有効にした後に割り込みを取り戻さないようにするために、ミップビットが設定される原因となっているハードウェア条件をクリアする必要があります。

追加の非標準ローカル割り込みソースは、それらをミップ/ミーレジスタの上位ビットに追加することによって、マシンモードから見えるようにすることができ、対応する追加の原因値が mcause レジスタに返されます。

これらの追加の非標準ローカル割り込みは、mideleg レジスタの対応するビットを使用して、低い特権レベルからも見えるようにすることができます。

外部割り込み、タイマー割り込み、ソフトウェア割り込みに対する非標準のローカル割り込みソースの優先順位はプラットフォームによって異なります。

7.2.2 グローバル割り込み要因

グローバル割り込みソースは、PLICによって優先順位が付けられ配布されるものです。

プラットフォーム固有のPLIC実装に応じて、任意のグローバル割り込みソースを任意のハートコンテキストにルーティングできます。

グローバル割り込みソースは、レベルトリガ、エッジトリガ、メッセージシグナリングなど、さまざまな形式を取ります。 いくつかのソースは多数の割り込み要求を待ち行列に入れるかもしれません。

すべてのグローバル割り込みソースは、PLIC用の共通の割り込み要求形式に変換されます。

7.3割り込みターゲットとハートコンテキスト

割り込みターゲットは通常ハートコンテキストで、ハートコンテキストは特定のハートに対する特定の特権モードです(ただし、DMAエンジンなど、他の割り込みターゲットも考えられます)。

特にプロセッサコアが外部割り込みを低特権モードに委譲することをサポートしていない場合は、すべてのハートコンテキストが割り込みターゲットになる必要はありません。その場合、特権の低いハートのコンテキストは割り込みの対象にはなりません。PLIC によって生成された割り込み通知は、M/S/Uモード用の mip/sip/uip レジスタの meip/seip/ueip ビットにそれぞれ表示されます。

外部割り込みが低特権モードに委譲されている場合、通知は低特権 xip レジスタにのみ表示されます。

各プロセッサコアは、コア上の複数のハートコンテキストによって同時にアクティブな割り込みが発生する方法に関するポリシーを 定義する必要があります。

サポートされている特権モードごとに1つずつ、ハートコンテキストの単一スタックの単純な場合では、より高い特権のコンテキストに対する割り込みは、より低い特権のコンテキストに対する割り込みハンドラの実行を横取り(差し替え)することができます。マルチスレッドプロセッサコアは、異なるハートコンテキストで複数の独立した割り込みハンドラを同時に実行することができます。プロセッサコアは、割り込み処理の待ち時間を減らすために割り込み処理にのみ使用されるハートコンテキストを提供することもでき、そしてこれらは同じコア上の他のハートの割り込みハンドラを横取り(差し替え)するかもしれません。

PLIC は各割り込みターゲットを個別に扱い、複数の割り込みターゲットを含むコンポーネントが使用する割り込み優先順位付け方式は考慮しません。

その結果、PLIC は割り込みのプリエンプションやネストの概念を提供していないため、複数の割り込みターゲットコンテキストをホストしているコアでこれを処理する必要があります。

7.4割り込みゲートウェイ

割り込みゲートウェイは、グローバル割り込み信号を共通の割り込み要求フォーマットに変換し、PLICコアへの割り込み要求の流れを制御します。(制御する役割を担います)

割り込みソースごとに最大1つの割り込み要求をPLICコアでいつでも保留できます。これは、ソースのIPビットを設定することによって示されます。

ゲートウェイは、同じソースからの以前の割り込み要求を処理している割り込みハンドラが完了したという通知を受信した後でのみ、 新しい割り込み要求を PLIC コアに転送します。

グローバル割り込みソースがレベル依存割り込みを使用している場合、ゲートウェイは割り込みレベルの最初のアサーションを割り込み要求に変換しますが、しかしその後、ゲートウェイは割り込み完了メッセージを受信するまで追加の割り込み要求を転送しません。

割り込み完了メッセージを受信したときに、割り込みがレベルトリガされ、それでもまだ割り込みがアサートされている場合は、新しい割り込み要求がPLICコアに転送されます。

ゲートウェイには、いったん PLIC コアに転送された割り込み要求を取り消す(撤回する)機能はありません。

PLIC コアが要求を受け付けた後、割り込みが処理される前に、レベル依存の割り込みソースが割り込みをディアサートすると、割り込み要求は PLIC コアの IP ビットに存在したままで、ハンドラによって処理されます。それは(ハンドラは)、割り込み装置がもはやサービスを必要としなくなったと判断する必要があります。

グローバル割り込みソースがエッジトリガされた場合、ゲートウェイは最初に一致した信号エッジを割り込み要求に変換します。 デバイスと割り込みハンドラの設計によっては、割り込み要求を送信してからそのハンドラの完了通知を受け取るまでの間に、ゲートウェイは、追加の一致エッジを無視するか、保留中の割り込みのカウンタを増分します(インクリメントする可能性があります)。 どちらの場合でも、次の割り込み要求は、前の完了メッセージが受信されるまで PLIC コアに転送されません。 ゲートウェイに保留中の割り込みカウンタがある場合、割り込み要求が PLIC コアによって受け付けられると、カウンタは減少します。

専用線割り込み信号とは異なり、メッセージ信号割り込み(MSIs)は、どの割り込みがアサートされているかを記述するメッセージパケットを介してシステム相互接続を介して送信されます。

メッセージは、割り込みゲートウェイを選択するためにデコードされ、関連するゲートウェイはエッジトリガー割り込みと同様に MSI を処理します。

7.5割り込み識別子(ID)

グローバル割り込みソースには、値1から始まる小さな符号なし整数の識別子が割り当てられます。 0の割り込みIDは「割り込みなし」を意味するために予約されています。

2つかそれ以上の割り込み要因に同じ優先順位が割り当てられている場合は、割り込み識別子(ID)を使用して関係を解除することもできます。

小さい値の割り込みIDは、大きい値の割り込みIDよりも優先されます。

7.6割り込み優先順位

割り込み優先順位は、小さな符号なし整数で、プラットフォームごとにサポートされている最大レベル数がサポートされています。 優先順位の値0は「割り込まない」ことを意味するために予約されており、割り込みの優先順位は整数値の増加とともに増加します。

各グローバル割り込みソースには、プラットフォーム固有のメモリマップドレジスタに保持されている関連割り込み優先順位があります。

異なる割り込み要因が同じ優先順位値のセットをサポートする必要はありません。

有効な実装は、すべての入力優先順位レベルを配線(ハードワイヤ)することができます。

割り込みソース優先順位レジスタは、ソフトウェアが各優先順位指定内の読み書きビットの数と位置を決定できるようにするためのWARLフィールドであるべきです。

サポートされている優先順位値の検出を簡単にするために、各優先順位レジスタは、レジスタ内で可変であるビット内の値の任意の 組み合わせをサポートしている必要があります。

すなわち、レジスタ内に2つの可変ビットがある場合、それらのビット内の4つの値の組み合わせすべてが有効な優先順位レベルと して動作しなければなりません。

縮退の場合、すべての優先順位を値1に固定することができます。この場合、入力優先順位は割り込み ID によって効果的に決定されます。

サポートされている優先順位の値は、次のように決定できます。

1) 優先順位レジスタにすべて0を書き込み、次に2) 値を読み戻します。

設定したビットは1に固定されています。

次に、3) すべて1をレジスタに書き込み、4) 値を読み戻します。

クリアビットはすべて0に固定されています。

ステップ2で配線されていないことが判明した設定ビットはすべて可変です。

サポートされる優先順位レベルは、優先順位フィールド内の可変ビットに 1 と 0 のすべての組み合わせを代入することによって取得された値のセットです。

7.7割り込みイネーブル

各ターゲットには、割り込みソースごとに1つの割り込みイネーブル(IE)ビットのベクトルがあります。

ターゲットは無効化されているソースからの割り込みを受信しません。

単一のターゲットに対する I E ビットは、ターゲットに対する I E ビットの迅速なコンテキスト切り替えをサポートするために、プラットフォーム特有のメモリマップド制御レジスタ内のビットベクタとしてまとめる必要があります。(られるべきである。) IE ビットは WARL フィールドで、0 または 1 に固定されています。(固定できます)

一部の割り込みソースがターゲットのサブセットにしかルーティングできない場合は、多数の潜在的な IE ビットがゼロに固定される可能性があります。

固定割り込みルーティングを使用する組み込みデバイスでは、より多数のビットを1に配線することができます。

グローバル割り込みソースが常に有効になっていても、割り込み優先度、しきい値、および内部割り込みマスキングは、外部割り込みを無視する上でかなりの柔軟性を提供します。

7.8割り込み優先度しきい値

各割り込みターゲットには、プラットフォーム固有のメモリマップドレジスタに保持されている優先順位しきい値が関連付けられています。

しきい値よりも厳密に高い優先順位を持つアクティブな割り込みのみが、割り込み通知をターゲットに送信します。

異なる割り込みターゲットが同じ優先順位しきい値のセットをサポートする必要はありません。

ソフトウェアがサポートされているしきい値を決定できるように、割り込みターゲットしきい値レジスタは WARL フィールドである必要があります。

しきい値レジスタは常に値0を保持できる必要があります。この場合、割り込みはマスクされません。

実装されている場合、しきい地レジスタは通常最大優先レベルを保持することもできます。その場合、すべての割り込みはマスクされます。

単純で有効な実装は、しきい値をゼロに配線することです。この場合、それは効果がなく、個々の有効ビットを保存して復元して同じ効果を得る必要があります。

しきい値の機能は割り込みイネーブルビットを変更することによって達成できますが、単一のしきい値を操作することで、ターゲットは各割り込みソースの個々の優先順位レベルを考慮する必要がなくなり、すべての割り込み有効を保存および復元できますしきい値を素早く変更することは、電源状態間を頻繁に移動するシステムにとって特に重要です。

7.9割り込み通知

各割り込みターゲットには、対応するターゲットにサービスを待機している保留中の割り込みがあることを示す外部割り込み保留 (EIP) ビットが PLIC コアにあります。

EIPの値は、割り込みソース、割り込みターゲット、またはPLIC内のレジスタ値を操作する他のエージェントによってもたらされる、PLICコア内の状態の変化の結果として変化する可能性があります。

EIPの値は、割り込み通知として宛先ターゲットに伝達されます。

ターゲットが RISC-V ハートコンテキストの場合、割り込み通知はハートコンテキストの特権レベルに応じて meip / seip / ueip ビットに到着します。

単純なシステムでは、割り込み通知はハートを実装するプロセッサに接続された単純なワイヤになります。 より複雑なプラットフォームでは、通知はシステムインターコネクトを介してメッセージとしてルーティングされる可能性があり ます。

PLIC ハードウェアは割り込みのマルチキャストのみをサポートしているため、有効になっているすべてのターゲットが特定のアクティブな割り込みに関する割り込み通知を受信します。

最速のレスポンダが割り込みを要求するので、マルチキャスティングは迅速な応答を提供しますが、ただし、割り込み率が高いシナリオでは、複数のハートが割り込みをトラップして1人しか正常に要求できない場合は無駄になる可能性があります。 ソフトウェアは、各割り込みハンドラの一部として PLIC IE ビットを変調して、割り込みアフィニティ(密接な関係)やラウンドロビンユニキャストなどの代替ポリシーを提供できます。

プラットフォームアーキテクチャおよび割り込み通知の転送に使用される方法によっては、これらがターゲットで受信されるまでに時間がかかる場合があります。

PLIC は、PLIC コアで介入アクティビティ(する活動)がない限り、最終的に EIP のすべての状態変更をすべてのターゲットに配信することが保証されています。

割り込み通知内の値は、過去のある時点で有効だった EIP 値を保持することだけが保証されています。

特に、第2のターゲットは、第1のターゲットへの通知がまだ飛んでいる間に応答して割り込みを要求することができ、その結果、第1(最初)のターゲットがその割り込みを要求しようとするとPLICコア内にアクティブな割り込みがないことがわかります。 (検出します)

7.10割り込み要求

ターゲットが割り込み通知を受け取った後、割り込みを処理することを決定するかもしれません。。

ターゲットはPLICコアに割り込み要求メッセージを送信します。これは通常、べき等でないメモリマップドI/O制御レジスタの読み出しとして実装されます。

要求メッセージを受信すると、PLIC コアはターゲットの最も優先度の高い保留中の割り込みの ID を自動的(アトミック)に決定し、対応する送信元の IP ビットをクリアします。

PLIC コアはターゲットに ID を返します。

請求が処理されたときにターゲットに対する保留中の割り込みがなかった場合、PLIC コアは ID 0 を返します。

優先順位の最も高い保留中の割り込みがターゲットによって要求され、対応する IP ビットがクリアされた後、他の優先順位の低い保留中の割り込みがターゲットから見えるようになるため、PLIC EIP ビットは要求後にクリアされません。(クリアされない可能性があります。)

割り込みハンドラは、ハンドラを終了する前にローカルの meip / seip / ueip ビットをチェックして、割り込み(中断)されたコンテキストを復元して別の割り込みトラップを取得(実行)することなく他の割り込みをより効率的に処理できるようにします。

EIPが設定されていなくても、ハートが主張を実行することは常に正当です。

具体的には、ハートはしきい値を最大に設定して割り込み通知を無効にし、代わりに定期的な請求要求を使用してアクティブな割り込みをポーリングすることができますが、ただし、ポーリングを実装するためのより簡単な方法は、特権モード x の対応する xie レジスタの外部割り込みイネーブルをクリアすることです。

7.11 割り込み完了

ハンドラが割り込みのサービスを完了した後、関連するゲートウェイは、通常、べき等でないメモリマップド I / O 制御レジスタへの書き込みとして、割り込み完了メッセージを送信される必要があります。

ゲートウェイは、完了メッセージを受信した後にのみ、追加の割り込みを PLIC コアに転送します。

7.12割り込みフロー

図 7.2 は、PLIC 経由で割り込みを処理するときにエージェント間で流れるメッセージを示しています。




図 7.2 PLIC による割り込み処理の流れ

ゲートウェイは、一度に1つの割り込み要求のみをPLICに転送します。割り込みの完了を受信するまで、後続の割り込み要求は転送しません。

PLIC は、ゲートウェイからの割り込み要求を受け取ると IP ビットを設定し、そしてしばらくしてから割り込み通知をターゲットに転送します。

ターゲットは到着した新しい割り込みに応答するのにしばらく時間がかかるかもしれませんがそれから割り込み ID を得るために PLIC コアに割り込みクレーム要求を送信します。

PLIC コアは自動的(アトミック)に ID を返し、対応する IP ビットをクリアします。その後、他のターゲットが同じ割り込み要求を要求することはできません。

ハンドラは、割り込みを処理すると、新しい割り込み要求を許可するためにゲートウェイに割り込み完了メッセージを送信します。

7.13 PLIC コア仕様

PLIC コアの動作は、次のアトミックアクションを使用して、入力メッセージキューと出力メッセージキューを持つ非決定的有限状態マシンとして指定できます。

- レジスタ書き込み:レジスタ書き込み要求を含むメッセージがデキューされます。内部レジスタの1つが書き込まれます。 内部レジスタは、優先順位、割り込みイネーブル(IE)、またはしきい値にすることができます。
- 要求を受諾する:割込みソースに対応するIPビットがクリアされている場合、ゲートウェイからの割込み要求を含むメッセージがデキューされ、IPビットが設定されます。
- プロセス要求:割り込み要求メッセージがデキューされました。要求応答メッセージは、そのターゲットに対する最も優先順位の高いアクティブな割り込みの ID を持つリクエスタにエンキューされ、この割り込みソースに対応する IP ビットはクリアされます。

EIPビットの値は、PLICコア状態の組み合わせ機能として決定されます。

割り込み通知は、EIP値が最終的にターゲットに反映されるようにする自律プロセスを介して送信されます。

割り込みゲートウェイの動作は、PLICコアから切り離されていることに注意してください。 ゲートウェイは、PLICコアの他の操作と同時に割り込み信号の解析と割り込み完了メッセージの処理を処理できます。

図7.1は、PLIC設計のおおまかな概念図です。

PLIC コアは、その動作が常にこれらのアトミックアクションの連続的な順序付けに従うと理解できる場合に限り、さまざまな方法で実装できます。

特に、PLIC は 1 クロックサイクルで複数のアクションを処理したり、多数のクロックサイクルにわたって各アクションを処理したりします。

7.14 PLIC へのアクセス制御

想定されるユースケースでは、マシンモードのみが割り込みサブシステムを設定するためにソース優先順位、ソースペンディング、およびターゲット割り込みイネーブルにアクセスします。

低特権モードは、ABI または SBI 呼び出しを介してこれらの機能にアクセスします。

割り込みイネーブルは、ターゲットが現在そのターゲットに対して有効になっている割り込みゲートウェイにのみ完了を通知できる保護メカニズムとして機能します。

マシンモードよりも低い特権で実行される割り込みハンドラは、クレーム読み取りおよび完了書き込みを実行し、それらの目標しきい値を設定することができるだけでよい。

これらのレジスタのメモリマップは、物理メモリ保護または仮想メモリページ保護のいずれかを使用して、マシンモードが互いのアクセスから異なるターゲットを保護できるようにする必要があります。

第8章

マシン構成説明

OS ブートのための移植作業を減らすために、プラットフォーム情報をカーネルに伝達するためにデバイスツリーを使うことに戻ったので、この章は時代遅れです。

設定文字列は、他の用途にも設計されていますが、今のところ、標準のデバイスツリーモデルを使用しています。(滞在しています)

RISC-V プラットフォームには、無数のデバイス、プロセッサコア、および構成パラメータが含まれている場合があります。 ブートローダやオペレーティングシステムを含む、より高度なソフトウェアをサポートするため、ハードウェアプラットフォームは、低レベルのシステムソフトウェア、外部デバッガ、または製造テスト手順で使用するために、プロセッサのリセット後に直接アクセス可能な読み取り専用メモリにコンポーネントの説明を埋め込むことをお勧めします。

この低レベルの埋め込み情報を構成の説明と呼びます。

ここでは、設定情報をエンコードして検索し、設定情報のフォーマットを決定するための標準的なメカニズムを定義します。

8.1 構成文字列の検索手順

プラットフォームは、ポインタが存在する固定の物理アドレスを指定するなどして、この文字列を検索するためのポインタの検索方法を記述する必要があります。

製造時に構成オプションをプログラミングすることで、さまざまなプラットフォーム、構成フォーマット、およびチップをサポート するために、プラットフォームで指定された初期ポインターによってシードされた構成情報を見つけるための柔軟な検索手順が定義 されます。

プラットフォームによって提供される設定文字列ポインタは、設定文字列の検索が開始される最初のメモリアドレスを指します。

設定文字列は埋め込みバイトで始めることはできません。埋め込みバイトは 0x0 または 0xff のいずれかを含むように定義されますが、 無視される最大 63 の埋め込みバイトを先頭に付けることができます。

64 埋め込みバイトに遭遇した場合、検索は設定文字列を見つけずに終了します。

埋め込みバイトは、実装されていないメモリ、バス領域、またはプログラムされていない不揮発性メモリから返される一般的な値

を表します。 したがって、構成文字列には、必要に応じて移入またはプログラムされる領域へのポインタを含めることができます。これらの領域は、何も存在しない場合は無視されます。

埋め込みバイトはバイナリデータ構造のアライメントもサポートします。

そうでなければ、最初の非埋め込みバイトは構成情報の始まりです。 たとえば、デバイスツリー文字列形式の設定情報は「/ dts-v1 /」で始まります。

フラット化されたデバイスツリー(Flattened Device Tree)形式の設定情報は、マジックナンバー 0xd00dfeed で始まります。 構成文字列形式の構成情報は、「/ cs-v1 /」で始まります。

設定文字列は(DTS 仕様が存在する限り)デバイスツリー文字列と下位互換性がある新しい形式ですが、他のメモリ領域に追加の設定情報を含めることができます。

第9章

歴史

9.1 UC Berkeley での研究資金

RISC-V アーキテクチャと実装の開発は、以下のスポンサーによって部分的に資金提供されています。

- Par Lab: マイクロソフト(Award#024263) とインテル(Award#024894)の資金提供と米国カリフォルニア大学のマッチング資金提供による研究支援。ディスカバリー(賞#DIG07-10227)追加のサポートはPar Lab a liatesのノキア、エヌビディア、オラクル、そしてサムソンから来ました。
- プロジェクトアイシス: DoE 賞 DE-SC0003624。
- アスパイア Lab: DARPA PERFECTプログラム、HR0011-12-2-0016。DARPA POEMプログラム賞 HR0011-11-C-0100。セミコンダクターリサーチコーポレーションによって資金提供された STARnet センター、未来アーキテクチャ研究センター(C-FAR)。アスパイアインダストリアルスポンサー、インテル、およびアスパイア a liates、グーグル、フアウェイ、ノキア、エヌビディア、オラクル、サムソンからの追加サポート。

本稿の内容は必ずしも米国政府の立場や方針を反映するものではなく、公式な支持を推論するものでもありません。

-- 1ページ空き、次ページへ

書誌

[1] ロバート P. ゴールドバーグ。 仮想マシン研究の調査 コンピュータ、7(6):34-45、1974年6月。

[2] ジュアン ナヴァロ、シタラム アイヤー、ペーター ドルッシェル、および アラン コックス。 スーパーページに対する実用的で透過的なオペレーティングシステムのサポート。 SIGOPS Oper。 シスト R e v . 、36(S I):89-104、2002年12月。

- -- 最終頁 ここまで。
- -- 2018/12/23