# Dclab Lab1 Report

Team 05

# ■ 功能簡介

Lab1 我們完成了所有的基本功能要求:

- 1. 按下 KEY1 reset。
- 2. 按下 KEY0 點名器後在第一組七段顯示器上開始顯示 0~15 的隨機亂數,並逐漸變 慢停在最終數字上。

另外,我們增加了兩個額外功能:

- 1. 按下 KEY2 中途擷取隨機亂數。
- 2. 在第二組七段顯示器上顯示上一個亂數結果。

Demo 影片連結: NTUEE dclab 20220918 Lab1 Random Number Generator

## ■ 層級架構


### DE2\_115.sv


|-- top0 **(Top)** 


|-- deb0 (Debounce)


|-- seven\_dec0 (SevenHexDecoder) |-- seven dec1 (SevenHexDecoder)

## ■ Block Diagrams










### FSM or Scheduling


#### 1. FSM: IDLE & RUN

IDLE - 等待直到 KEY0 被按下, counter 和 trigger 分別被給 0 和 196000


RUN – counter 開始+1 且開始有亂數輸出,等到 counter 和 trigger 相同時,LFSR 生成下一個亂數,counter 歸 0,trigger+=196000,目的是使下次生成新亂數的時間變長,去達成亂數越跑越慢的效果(時間成等差增加)。最後當 trigger>=9800000 時,停在當下那個數字,回去 IDLE。



### ■ Fitter Summary



## Timing Analyzer



### ■ 遇到的問題與解決方法

 問題: Quartus v15.0 內建的 usb-blaster 無法在我們的 Win11 電腦上安裝,不斷顯示以下 error message。



**解法**:下載 Quartus v12.1 的 usb-blaster,但仍然使用 Quartus v15.0 避免遇到問題時無法向助教求援。

2. 問題:上傳 FPGA 後,七段顯示器無法正常顯示任何 digit。

**解法**:原因是忘記 import "DE2\_115.qsf"這個檔案,應該是更新 device 後就須要重新 import, import 重新上傳就好了。

3. 問題:檔案在包含中文的檔案夾路徑就無法被 Quartus 找到。

解法:將資料夾改成英文。

## ■ 心得

#### 吳官逸

這是我第一次寫 Verilog/System Verilog 語言,加上又是 HDL,對於程式設計方法都非常陌生。第一次花了一整個晚上寫 Top.sv,寫了整個晚上才跑出對的波形圖。之後我又重新寫了一次,才對於自己的程式架構有較完善的理解(這次用的是用另一位組員的程式),期望這學期修完後能明確的掌握寫 HDL 的邏輯。

#### 施伯儒

雖然上學期計結有小碰過 verilog,但我實際上還是不太熟悉,這次我把 combinational 和 sequential 分兩個 block 去思考,有慢慢抓到硬體思考的邏輯。

#### 廖昶翔

這也是我第一次寫硬體程式語言,花了很多時間去看助教給的 PPT,上網看教學文章、影片等等,做完這些之後在實作起來卻還是有些困難,但跟組員討論加上多寫多錯之後有慢慢抓到訣竅。另外在畫 block diagram 的時候有點卡卡的,不知道該從哪裡下手,也不知道畫出來結果有沒有問題或缺漏,但在多方參考之後有大概知道怎麼畫了。