
Final Project Report

第五組


一、層級架構


```
DE2_115
|--
     pl10 (Altpl1)
     deb0 ~ deb2 (Debounce)
|-- seven_dec0 ~ seven_dec3 (SevenHexDecoder)
  |-- wrapper_0 (Wrapper)
|-- top0 (Top)
  |-- init0 (I2cInitializer)
  |-- dygt0 (Dynamic Gate)
  |-- Pan_Control (PanLR)
  |-- player0 (AudPlayer)
  |-- audin0 (AudIn)
  |-- fft16_0 ~ fft16_3 (FFT)
      |-- point16_1 (POINT16)
          |-- point8_1 ~ point8_2 (POINT8)
              |-- point4_1 ~ point4_2 (POINT4)
                  |-- point2_1 ~ point2_2 (POINT2)
```

二、Block Diagram




三、FSM







↑ AudIn




↑ Wrapper

四、Filter Summary, Timing Analyzer








↑ I2cInitializer




↑ AudPlayer










五、功能簡介


1. GUI

我們使用 python 的模組 PyQt5 做了一個 GUI 介面,最下方的部分用來播放音訊,上方則是與 FPGA 處理較有關,較詳細介紹如後。



2. FFT

FFT 使用的演算法我們是參考 Introduction to Algorithms (系上演算法課本)介紹的方式改成 Verilog 的 16 個訊號版本,演算法可參閱此課本。FFT 的蝶形網路、浮點虛數計算應該是其中難度較高的部分,因此負責這部分的組員是按照下方的接法手刻出整個蝶形網路,而浮點虛數我們則是將一個 16-bit 實數轉成一個 16-bit 整數部分+16-bit 小數部分,並且用相同方式記錄虛部,計算完後再轉回 16-bit 整數。




3. Compressor

目的是降低音量動態(大小差距),參數有 threshold、ratio、makeup,其中 ratio 定義為

$$r = \frac{input - threshold}{output - threshold}$$

由於我們在壓縮之後,並不是希望聲音壓到聽不 到,因此會再加上一個 makeup 的音量,使聲音恢 復原本水平。



六、遇到的問題與解決辦法

一般 compressor 會操作在 dB 的尺度上,然而 Verilog 不好實現浮點數與次方相關

- 運算,因此我們直接在線性尺度上操作,仍能產生一定的效果
- 2. I2S 原本以為可以 work,但後來發現一直是 BYPASS 狀態,Quartus 合成的 PLL 顯示 是 0 (應該有 1 個),無法找到原因,後來經過一些修改又不知道為什麼可以和成 PLL 了
- 3. 還有從 FPGA 端讀入的資料也是 byte 模式 一開始我以為只要把資料當成字串處理 (因為形式很多/xoo 的形式 所以原本是把/x 去掉) 結果發現這樣行不通 (因為可能有編碼的問題導致不完全是上述的格式) 要用 python import 別的模組來解碼
- 4. serial 在傳輸一開始不知道傳輸的格式 所以一直傳錯東西 後來多試幾次多查資料 就可以了
- FFT 沒有被正確的 restart 去重算頻譜,後來想清楚哪個是重要訊號和 timing 就修好了
- 6. Wrapper 傳送資料有誤,改很久改對了
- 7. 要傳的資料格式沒有先溝通好,導致收到的訊息做的事跟想像的不一樣
- 8. testbench 寫錯導致誤以為自己是對的,最後寫 python 去對比答案
- 9. 經過效果器後的聲音雜音非常的大,原因不明

心得:

這學期大家都修了很多課,導致期末專題到比較晚才開始弄,雖然和我們一開始 proposal 說的內容大致上一樣,但是如果有更多時間,一定可以做超過,而且也能做的更漂亮,或甚至挑戰更難的題目。這學期的數電實驗,學到了很多 verilog,非常的充實,感謝兩位助教這一學期的付出!