Domanda 10 (8 punti)

Si consideri il seguente frammento di codice C:

```
for (i = 0; i < 100; i++) {
v5[i] = (v1[i]*v2[i]*v3[i])/v4[i];
```

dove i vettori v1[], v2[], v3[] e v4[] (v4[] non è mai 0) contengono numeri Floating Point (FP), sono lunghi 100 e sono stati salvati in precedenza nella memoria. Inoltre è stato allocato in memoria il vettore vuoto v 5 [].

Si eseguano le seguenti operazioni:

- 1) Con riferimento al programma riportato nel seguito, scritto per l'architettura del processore MIPS64 (e cui caratteristiche sono riportate sotto), ed utilizzando gli spazi a ciò appositamente destinati, si calcoli il numero di colpi di clock richiesti per l'esecuzione dell'intero programma. L'architettura da considerare ha le seguenti caratteristiche:
 - L'unità di moltiplicazione FP è un'unità pipelined a 8 stadi
 - L'unità aritmetica FP è un'unità pipelined a 2 stadi
 - L'unità di divisione FP è un'unico blocco con una latenza pari a 12 colpi di clock
 - Il branch delay slot è pari ad 1 colpo di clock
 - Il delay slot non è abilitato (ossia, la pipeline viene svuotata se il salto viene preso)
 - Il data forwarding è abilitato.
- 2) Con riferimento all'architettura di un processore MIPS che implementa la strategia multiple-issue con speculazione (descritta sotto), si calcoli il numero di colpi di clock necessari all'esecuzione di 2 cicli del programma proposto. L'architettura da considerare ha le seguenti caratteristiche:
 - può eseguire l'issue di 2 istruzioni per colpo di clock
 - in presenza di un'istruzione di salto, viene eseguita una sola issue
 - può eseguire il commit di 2 istruzioni per colpo di clock
 - dispone delle seguenti unità funzionali indipendenti:
 - i. unità Memory address
 - ii. unità per operazioni intere (ALU)
 - iii. unità per il calcolo dei salti salti
 - iv. unità di moltiplicazione FP pipelined (latenza 8)
 - v. unità di divisione FP non pipelined (latenza 12)
 - vi. unità di somma e sottrazione FP no pipelined (latenza 2)
 - la previsione sui salti è sempre corretta
 - le cache non producono mai situazioni di miss
 - sono disponibili due CDB (Common Data Bus).

Punto 1)

1 unito 1)		
;	Commenti	Colpi di
.data		clock
V1: .double "100 valori"		
V2: .double "100 valori"		
V3: .double "100 valori"		
V4: .double "100 valori"		
V5: .double "100 zeri"		
.text		
main: daddui r1,r0,0	r1← puntatore	
daddui r2,r0,100	r2← 100	
loop: l.d $f1,v1(r1)$	f1← v1[i]	
1.d $f2,v2(r1)$	f2← v2[i]	
mul.d f6,f1,f2	$f6 \leftarrow v1[i]*v2[i]$	
1.d f3,v3(r1)	f3 ← v3[i]	
mul.d f5,f6,f3	$f5 \leftarrow v1[i]*v2[i]*v3[i]$	
1.d f4,v4(r1)	f3 ← v4[i]	
div.d f5,f5,f4	f5 \(\bullet\) v1[i]*v2[i]*v3[i]/v[4]	
s.d f5,v5(r1)		
daddui r1,r1,8	r1 ← r1 + 8	
daddi r2,r2,-1	r2 ← r2 - 1	
bnez r2,loop		
halt		
tota	ile	

Punto 2)

1 unto 2)		_				_
# iterazione		Issue	EXE	MEM	CDB x2	COMMIT x2
1	l.d f1,v1(r1)					
1	1.d f2,v2(r1)					
1	mul.d f6,f1,f2					
1	1.d f3,v3(r1)					
1	mul.d f5,f6,f3					
1	1.d f4,v4(r1)					
1	div.d f5,f5,f4					
1	s.d f5,v5(r1)					
1	daddui r1,r1,8					
1	daddi r2,r2,-1					
1	bnez r2,loop					
2	1.d f1,v1(r1)					
2	1.d f2,v2(r1)					
2	mul.d f6,f1,f2					
2	1.d f3,v3(r1)					
2	mul.d f5,f6,f3					
2	1.d f4,v4(r1)					
2	div.d f5,f5,f4					
2	s.d f5,v5(r1)					
2	daddui r1,r1,8					
2	daddi r2,r2,-1					
2	bnez r2,loop					

	unit	latency
m	Memory address unit	1
Χ	FP Multiplier	8
а	FP Adder	2
d	FP Divider	12
i	integer ALU	1
j	jump unit	1

I primi 2 cicli sono eseguiti in _____ colpi di clock.