

# 先進計算機構成論 05

---

東京大学大学院 情報理工学系研究科 創造情報学専攻

塩谷 亮太

[shioya@ci.i.u-tokyo.ac.jp](mailto:shioya@ci.i.u-tokyo.ac.jp)

# 前回の内容

1. 命令パイプライン
2. 構造ハザード：ハード資源の不足に起因
3. 構造ハザードの解決方法
  1. ハードウェアの増強
  2. 時分割処理
  3. マイクロ命令への変換

# 今日の内容

1. 非構造ハザード
2. 命令パイプラインと性能
3. 分岐予測（前編）

# 非構造ハザード

---


# 非構造ハザード

1. 構造ハザード：ハード資源の不足に起因（前回講義）
2. **非構造ハザード：バックエッジに由来**
  - a. データ・ハザード
  - b. 制御ハザード

# バックエッジとは：逆方向（右から左）にいく信号


2. 分岐結果の PC への反映  
制御ハザードの原因

1. 演算やロードの結果の書き込み  
データハザードの原因



- バックエッジがあるため、命令を単純に流せない場合がある
  - ◇ 工場のラインのように、一方向に流せない


# データ・ハザード



## ■ レジスタ・ファイルへのアクセス

- ◇ 演算の入力は(´▽`)の人がレジスタ・ファイルから読み出す
- ◇ 演算の結果は(´・ω・)の人がレジスタ・ファイルに書き込む

# データ・ハザード




■ 直前の命令の結果を使う命令が現れた場合：

- ◇ ( '▽` ) の人が  $b=a+1$  の結果を読もうとしても,
- ◇ ( \*°ー ) の人がまだ計算中でレジスタ・ファイルに  $b$  が書けていない
- ◇ ( `・ω・ ) の人が計算結果をかけるのはさらに次のサイクル



# データ・ハザード




- I0 の WB が終わるまで、その結果はレジスタに書き込まれない
  - ◇ I4 までは、その値がレジスタから得られない
  - ◇ ID ステージでレジスタを読むため

# データ・ハザードの解消方法

## ■ 解消方法


1. ストールさせる
2. 遅延スロット（なにもしない）
3. フォワーディング
4. マルチスレッディング

# 1. ストールさせる




- I0 の WB が終わるまで、後続の命令を遅らせる
  - ◇ I1 の ID が、I0 の WB の右にくるまでストール
  - ◇ I1 は I0 の結果を使える
- 欠点：プログラムの実行がとても遅くなる

## 2. 遅延スロット (=ハードではなにもしない)




- 特になにも対策せず,  
「ある命令の結果は、数命令先まで見えない」という仕様にする
  - ◇ 上の例だと I1, I2, I3 は, I0 の結果は見えない
  - ◇ I1, I2, I3 には, I0 で add する前の値が見え続ける

## 2. 遅延スロット (=ハードではなにもしない)



- ここに I0 の結果を使わない命令を入れれば、性能低下はない
  - ◇ この部分を「遅延スロット」と呼ぶ
    - この場合、遅延スロットが 3 命令分ある
  - ◇ 遅延スロットへの命令挿入はコンパイラががんばる
  - ◇ 人力でアセンブリ言語でがんばることもある

# NOP の挿入



- もしそのような命令がない場合,
  - ◇ NOP (No Operation) と呼ぶ何もしない命令をいれる
  - ◇ これもコンパイル時にいれておく必要がある
- 上の例は, x1 に 1 を足した結果を使う以外の処理がなかった場合

# 遅延スロットの利点



- 利点：

- ◇ なにもしないので，ハードは最も単純
- ◇ 並列にできる命令があれば，性能も下がらない

# 遅延スロットの欠点


- 欠点：「仕様」なので、一度決めると変えられない
  - ◇ 後からパイプラインの段数や構造を変えると互換性がなくなる
    - クロックをあげるために、段数を増やせない
  - ◇ 複数の命令を同時処理しようとしたときにも互換性がなくなる
  - ◇ MIPS では遅延スロットが 1 命令分、仕様として存在
    - 互換性のためにこれを忠実に再現するため後年は逆に複雑化

2 命令同時処理すると、遅延スロットが増える





## 遅延スロットの欠点 2




- 欠点 2 : 並列してできる命令が常にあるとは限らない
  - ◇ NOP を入れるしかなくなる
  - ◇ 実質ストールしてバブルを入れるのと同じになってしまう

# データ・ハザードの解消方法

## ■ 解消方法

1. ストールさせる
2. 遅延スロット（なにもしない）
3. **フォワーディング**
4. マルチスレッディング


# フォワーディング



## ■ フォワーディング (バイパスとも呼ぶ)

- ◇  $(* -)$  の人が、次のサイクルにも結果を使えるようレジスタに書くと同時に手元に結果をおいておく

# フォワーディングの回路





- 演算器の結果を、フィードバック
  - ◇ レジスタ・ファイルからの読み出し結果と選択して入力に

# フォワーディングの利点

## ■ 利点：


- ◇ 依存関係がある命令が連続できてもパイプラインを動かし続けられる
- ◇ バブルを発生させることがない

# フォワーディングの問題




- 演算器とフォワーディングを含むステージは1サイクルで処理する必要がある
  - ◇ 実行ステージを演算とフォワーディングに分割すると、バブルを入れてるのと同じになってしまう
  - ◇ なので、ここはパイプライン化したくない
- CPU 全体のクリティカル・パスになりやすい
  - ◇ 1サイクルに多くの回路を詰め込む必要があるため
  - ◇ クロック周波数がここで決まることが多い

# フォワーディングの問題



- フォワーディングは、この演算器の部分の遅延を増やしてしまう
  - ◇ 太線で描かれた、演算器の入力から始まるループが該当
  - ◇ クロック周波数の低下につながる

# ロードについては、完全に解決はできない



- ロードではデータ・メモリを読むまでその値は取れない
  - ◇ 次の命令は、MEM より後に EX がこないといけない
    - I1 は、I0 のロード結果が見えない
  - ◇ この部分はストールや遅延スロットでなんとかすることがおおい



# データ・ハザードの解消方法

## ■ 解消方法

1. ストールさせる
2. 遅延スロット（なにもしない）
3. フォワーディング
4. マルチスレッディング

# マルチスレッディング (MT: Multi threading)

## ■ 広義のマルチスレッド：

- ◇ コンテキスト (PC やレジスタ) を複数持つこと


## ■ ソフトウェアにおけるマルチスレッド

- ◇ pthread とか
- ◇ 複数のコンテキストが並列して動作

## ■ ハードウェアにおけるマルチスレッド

- ◇ ひとつの CPU 内に複数のコンテキストを複数持つ
- ◇ 次ページの方法は「細粒度マルチスレッディング」と呼ぶ
  - ハードウェアのマルチスレッドは、他にもいろいろある
  - 「粗粒度 MT」「同時 MT」など

# マルチスレッディング



- Th0 から Th3 までの4つのスレッドの命令を順に実行
  - ◇ 各スレッドは独立しているので、お互いの結果を読むことはない
- Th0 に戻ってくる頃には、前回の Th0 の結果が書き込まれている

# マルチスレッディングの利点と欠点

## ■ 利点：

- ◇ 他の方法のような問題がおきない
  - 理想的にはバブルも発生せず、クロックも落ちない
- ◇ 演算器をパイプライン化しても性能に影響がない
  - 他のスレッドを実行して時間をつぶしていればよい

## ■ 欠点：

1. 動かすスレッドがない場合は、止めておくしかない
  - GPU 等ではスレッドが大量にあるので、問題とならない
  - GPU ではループの各周がスレッドになっているイメージ
2. スレッド数分のレジスタを持つ必要があるのでハードが大きい

# データ・ハザードのまとめ

## ■ 解消方法

1. ストールさせる
2. 遅延スロット（なにもしない）
3. フォワーディング
4. **マルチスレッディング**

# 制御ハザード

1. 構造ハザード
2. 非構造ハザード：バックエッジに由来
  - a. データ・ハザード
  - b. 制御ハザード**

# 分岐命令の処理と制御ハザード



- 「if a > 0」の結果は最終段の(´・ω・`)の人まで反映出来ない
  - ◇ 先頭は次に  $a=a+1$  と  $a=a-1$  のどちらを取り込めばいいのかわからない

# 制御ハザードの解消方法

## ■ 解消方法

1. ストールさせる
2. 遅延スロット（なにもしない）
3. マルチスレッディング


◇ 上記3までは、基本的にデータ・ハザードと同様にして適用できる

□ ただしフォワーディングは制御ハザードでは意味的に無理

## 4. 分岐予測による投機実行




# 分岐予測



## ■ 動作


- ◇ 「if a > 0」の結果を予測して、命令を取り込む
  - 前回はこちらに行ったので、次もこちらに違いないとかで予測
- ◇ あとから予測が正しいか確認する

# 分岐予測ペナルティ



- 予測が間違っていた場合，以降の処理を取り消してやり直す
- この図では，無駄になるのは3命令分

# 大規模な高性能プロセッサの場合



■ 取り消しは最悪数十命令以上に

◇ IBM POWER8 だと, 8命令同時 × 10数段

# 命令パイプラインと性能


---

# もくじ


1. 非構造ハザード
- 2. 命令パイプラインと性能**
3. 分岐予測（前編）

# パイプライン化によるスループット向上

パイプライン化しない場合



パイプライン化した場合




# パイプライン化の意味

- パイプライン化の効果：
  - ◇ スループットの向上
  - ◇ = 単位時間あたりに処理できる命令の数の増加
  - ◇ = 動作クロック周波数の向上


# パイプライン化によるクロック周期の短縮

## クロックの立ち上がりごとに、1命令が処理

パイプライン化しない場合




パイプライン化した場合





# ステージ内の信号の伝播を考える



## ■ パイプライン：ステージ：

- ◇ 複数のパイプライン・ラッチで挟まれてた,
- ◇ 組み合わせ回路（ゲート）

## ■ 矢印の動き：

- ◇ クロック開始時に、左のラッチからでた信号が
- ◇ 組み合わせ回路を通して、伝播していく様子

## 2 段にパイプライン化した場合

パイプライン化せず



2 段パイプライン



### ■ クロック周波数は 2 倍に :

- ◇ 各矢印の伸びる速度（信号が伝播する速度）自体は同じ
- ◇ 2 段パイプラインでは, ラッチから 2 回信号が出ている

# 4段にパイプライン化した場合


パイプライン化せず



2 段パイプライン



4 段パイプライン



■ クロックが4 倍に

◇ 4 段パイプラインでは, ラッチから 4 回信号が出ている

# パイプライン化の限界



■ パイプライン段数を増やしていけば、どこまでも速くなるのか？

◇ ならない

■ 理由：

1. 回路的な理由による周波数向上の限界
2. アーキテクチャ的な理由による実効性能の限界


# 回路的な理由

## ■ 理由：


1. D-FF 自体の遅延のため
2. 消費電力と熱のため

# D-FF の回路

- 構造：マルチプレクサが入った2つのインバータのループ
  - ◇ マルチプレクサを，切り替えスイッチとして説明
  - ◇ クロックの立ち上がりのたびに， $d$  の値がサンプリングされる
  - ◇ その値が次のサイクルの間  $q$  から出力される



# D-FF の動作 ① クロック信号が Low にあるとき




## ■ 左側のループ：

- ◇  $d$  の入力の変化に応じて、インバータの状態が随時切り替わる
- ◇ 右側のループとは遮断されている

## ■ 右側のループ：

- ◇ ループのインバータの状態（=記憶）が  $q$  に出力され続ける

## D-FF の動作 ② クロック信号の立ち上がり



### ■ 左側のループ :


- ◇  $d$  と遮断され, ループが形成される
- ◇ 直前まで  $d$  に入力されていた信号が記憶される

### ■ 右側のループ :

- ◇ 左側のループと繋がり, ループが解除される



# D-FF の動作 ③ クロック信号が High




## ■ 左側のループ :

- ◇ クロックが立ち上がる直前の  $d$  の内容を出し続ける

## ■ 右側のループ :

- ◇ 左側のループの出力を反転して  $q$  に出力

## D-FF の動作 ④ クロック信号の立ち下がり



### ■ 左側のループ :

- ◇ ループが解除される

### ■ 右側のループ :

- ◇ 左側のループと遮断され, ループが形成される
- ◇ それまで左側から入力された内容を出し続ける

# D-FF の遅延

- D-FF の遅延：これまでの4フェーズの動作の遅延
  - ◇ スイッチが切り替わるまでの遅延
  - ◇ スイッチが切り替わった後、  
インバータの入力に応じて出力が変化するまでの遅延
- クロック周波数を上げすぎると、これらの限界にぶつかる
  - ◇ 1ステージ内の組み合わせ回路の遅延：  
インバータ換算で通常10から20段分ぐらい
  - ◇ なので、D-FF 自体の遅延は意外とバカにならない

## 理由 2 : 消費電力と熱

### ■ クロック周波数を上げる

- ◇ → 単位時間あたりの回路全体の充放電の回数が増える
- ◇ → 消費電力と, それによって発生する熱がそれだけ増える

### 1. 電力供給の限界

- ◇ CPU のチップの端子から流し込める電流の限界
- ◇ オームの法則 :  $V=IR$ 
  - 端子のピンの数で  $R$  が決まる

### 2. 放熱の限界

- ◇ 温度の上昇に, 放熱が追いつかない

# パイプライン化の限界

- 速度が上がらなくなる理由：
  1. 回路的な理由による周波数向上の限界
  2. **アーキテクチャ的な理由による実効性能の限界**

# アーキテクチャ的な理由による実効性能の限界


- バックエッジがないパイプライン
  - ◇ （回路的な限界にあたるまでは
  - ◇ パイプライン段数を増やせば増やすほど性能（周波数）が上がる
- バックエッジがあるパイプライン
  - ◇ パイプライン段数を増やすと,
    - 周波数そのものは上がる・・・が,
    - 場合によって、命令を処理できる実効的な速度が落ちる

# バックエッジ：逆方向（右から左）にいく信号

3. 分岐結果の PC への反映  
制御ハザードの原因

2. ロードの結果の書き込み  
データハザードの原因

1. 演算器自体への  
フォワーディング



■ バックエッジがあるため、命令を単純に流せない場合がある


◇ 工場のラインのように、一方向に流せない

# 問題となるバックエッジ

1. 演算器のフォワーディング
2. ロードによるデータ・メモリの読み出し
3. 分岐結果の PC への反映




# 1. 演算器のフォワーディング



■ ここは結構遅延が長い

◇ クロック周波数の低下につながるのでパイプライン化したくなる


# 演算器のパイプライン化



## ■ 演算器のパイプライン化

- ◇ たとえば加算を, 下位 32 ビットと上位 32 ビットを 2 ステージかけてやる
- ◇ 1 ステージあたりの遅延は半分になる

# 演算器をパイプライン化した場合の問題




- 依存関係にある命令を連続して実行できなくなる
  - ◇ I0 の EX2 が終わる前に, I1 の EX1 が始まる
  - ◇ もし, 他に実行すべき命令がおけなければ, 遊ばせとくしかない
- 場合によっては性能が返って下がる
  - ◇ 周波数が上がったが, 2 サイクルに 1 回しか命令が実行できない
- 基本的な整数演算はパイプライン化せず 1 ステージを死守するのが普通
  - ◇ 乗除算や, 浮動小数点演算はあきらめてパイプライン化

# 問題となるバックエッジ

1. 演算器のフォワーディング
2. ロードによるデータ・メモリの読み出し
3. 分岐結果の PC への反映

# ロードによるデータ・メモリの読み出し



## ■ 演算器の場合とほぼ同様

- ◇ 上は, MEM が M1 と M2 にパイプライン化された場合
  - I1 と I2 は, I0 の結果を使えない
- ◇ MEM ステージをパイプライン化すると, この部分が長くなる


## ■ しかし, この部分をパイプライン化することはよくある

- ◇ ロードは演算よりは出現頻度が低い
- ◇ メモリ (キャッシュ) のレイテンシは演算器よりかなり長くなること  
が多いためしかたない

# 問題となるバックエッジ

1. 演算器のフォワーディング
2. ロードによるデータ・メモリの読み出し
- 3. 分岐結果の PC への反映**


# 分岐予測



## ■ 動作

- ◇ 「if a > 0」の結果を予測して、命令を取り込む
  - 前回はこっちに行ったので、次もこっちに違いないとかで予測
- ◇ あとから予測が正しいか確認する


# 分岐予測ペナルティ



- 予測が間違っていた場合，以降の処理を取り消してやり直す
- この図では，無駄になるのは3命令分



# 分岐予測ペナルティの大きさ



- パイプラインを深くすると,
  - ◇ = if が右に到達してミスが判明するまでのステージが増える
  - ◇ = 予測ミス時に取り消される命令数が大きくなる
    - 一瞬で全員を消せず, 取り消す命令数に応じた時間がかかる
- 実時間が伸びているわけではないことに注意
  - ◇ if が右に到達するまでの実時間は変わってない
  - ◇ 矢印が伸びるアニメーションを思い出してほしい

# パイプライン化の限界のまとめ

- 速度が上がらなくなる理由：

- ◇ 回路的な理由による周波数向上の限界

- D-FF の遅延

- 電力と熱

- ◇ アーキテクチャ的な理由による実効性能の限界

- バックエッジによる実効性能の低下


- （今日話した話題意外に、スーパスカラ固有の性能低下も

# 実際の CPU のパイプライン段数

- 現在は大体 15 ～ 20 段
- Intel Pentium4 (Prescott) 31 段
  - ◇ 2004年発売で 3.8 GHz
  - ◇ おそらく、歴史上最大の段数
    - 熱くなりすぎ & 性能が出ずで、この後ステージ数は減少
- AMD Zen : 19 段
  - ◇ 2017年発売で 4.2GHz


# Sony/IBM/東芝 Cell (SPE)

Cell Broadband Engine Architecture and its first implementation—A performance view より



# AMD JAGUAR

"JAGUAR" AMD's Next Generation Low Power x86 Core より



# ARM Cortex-A15


Exploring the Design of the Cortex-A15 Processor

ARM's next generation mobile applications processor より

## Cortex-A15 Pipeline Overview

### 15-Stage Integer Pipeline

- 4 extra cycles for multiply, load/store
- 2-10 extra cycles for complex media instructions



# 分岐予測

---

# もくじ

1. 非構造ハザード
2. 命令パイプラインと性能
- 3. 分岐予測**
  - ◇ 用語の定義からはじめる



# 用語の定義（1）

## ■ 方向分岐

- ◇ if 文のように，2 方向に分岐する分岐命令

## ■ 間接分岐

- ◇ レジスタに格納されている値のアドレスに飛ぶ分岐命令
- ◇ 任意の場所に飛ぶことができる

# 用語の定義（２）

## ■ 分岐の成立/不成立

- ◇ 条件が成立（taken）： 指定されたアドレスへジャンプ
- ◇ 条件が不成立（untaken）： 次の命令（PC+ 4）に移る

## ■ 例： bne x1, x2, TARGET

- ◇ 成立： x1 と x2 の値が異なった場合は、 TARGET にジャンプ
- ◇ 不成立： x1 と x2 の値が同じ場合は、 次の PC に

# 用語の定義（3）


- 分岐先 アドレス or ターゲット
  - ◇ 分岐が成立した際の飛び先のアドレスのこと
- 前方分岐：
  - ◇ 分岐先ターゲットが分岐自身のアドレスよりも大きい分岐のこと
  - ◇ プログラムの進行方向に対して前方に飛ぶことから
- 後方分岐：
  - ◇ 分岐先ターゲットが分岐自身のアドレスよりも小さい分岐のこと
  - ◇ 後方に飛ぶ = ループを作る



# 分岐予測

- 分岐予測では、以下の3つを全て行う必要がある
  1. 分岐命令かどうか予測（分岐種別の予測）
  2. 分岐先ターゲット予測
  3. 分岐方向予測
- if-then-else の方向だけを予測していれば良いわけではない
- （今は方向分岐のみを扱い、間接分岐は考えない

# 1. 分岐かどうか予測の必要性



- メモリから命令が取れるまでは、それが分岐かどうかはわからない
  - ◇ 命令フェッチは複数段にパイプライン化されていることが多い
  - ◇ 以降のターゲットや方向の予測をすべきかどうか、わからない
- 一方パイプライン先頭では即座に次のアドレスを予測しないといけない
  - ◇ 分岐かどうかわかるまでまっ待ちは、バブルができる

## 2. 分岐先ターゲットの予測の必要性



- メモリから命令が取れるまでは、分岐成立時の飛び先の場所もわからない
  - ◇ いくつ先 or いくつ前に飛ぶのか？

# BTB（Branch Target Buffer）による予測

- BTB と呼ぶ表を使って以下を予測

1. 分岐命令かどうか予測
2. 分岐先ターゲット予測

- BTB

- ◇ 入力：PC

- ◇ 出力：


- hit or miss

- ターゲットのアドレス

- 分岐命令の実行時に、この表にターゲットを登録しておく

- ◇ 次回からは、表をひくとターゲットがとれる


# BTB (Branch Target Buffer) による予測



- 分岐かどうかと、分岐先ターゲットを同時に予測




# BTB による予測（分岐命令の場合）



■ 0x4008 にある bne をフェッチした場合,

1. 0x4008 の下位の 8 を取り出し, BTB の 8 番エントリにアクセス
2. 得られた tag と PC の上位の 0x400 が一致したのでヒット
3. 0x4008 は分岐命令で, そのターゲットは 0x4180 と予測

# BTB による予測（分岐以外の場合）



■ 0x400c にある add をフェッチした場合,

1. 0x400c の下位の c を取り出し, BTB の c 番エントリにアクセス
2. 得られた tag と PC の上位が不一致なのでミス
3. 0x400c は分岐命令ではないと予測

# BTB の特徴

- 高速にアクセスする必要がある

- ◇ 1 サイクル以内に処理が完結する必要がある
- ◇ そうしないと、毎サイクル命令フェッチができない

1. エントリ数は比較的小さい

- ◇ 最大でも数Kエントリ程度
- ◇ 最近はそうでもなくなってきた（後述

2. ハッシュ表としては、かなり単純な構造を持つ

- ◇ ハッシュ関数は、アドレスの一部を切り出してそのまま使う
- ◇ 表の各エントリは固定長（古いものは上書きされる）

- 階層化された BTB を持つ場合もある
  - ◇ AMD Zen : L1+L2 BTB
  - ◇ ARM Cortex A72 : 64エントリL1 + 2KエントリL2 BTB
- L2 BTB アクセスには数サイクルかかる
  - ◇ L2 BTB により分岐が判明した場合, 予測ミスからの回復が行われる

# 分岐かどうか&分岐先ターゲット予測のまとめ

- 分岐かどうか & 分岐先ターゲットを予測する必要がある
  - ◇ 命令をデコードするまでは、それらがわからない
- BTB を使った予測
  - ◇ BTB：機能的にはハッシュ表
    - 入力：予測対象の PC
    - 中身：分岐先ターゲット
  - ◇ フェッチ時は、まず BTB にアクセスして分岐かどうかとターゲットを予測

- 分岐予測
  1. 分岐命令かどうか予測
  2. 分岐先ターゲット予測
  3. **分岐方向予測（次回）**

# 出欠と感想

- 本日の講義でよくわかったところ，わからなかったところ，質問，感想などを書いてください
  - ◇ LMS の出席を設定するので，そこをお願いします
  - ◇ パスワード:
- 意見や内容へのリクエストもあったら書いてください
- LMS の出席の締め切りは来週の講義開始までに設定してあります
  - ◇ 仕様上「遅刻」表示になりますが，特に減点等しません
  - ◇ 来週の講義開始までは感想や質問などを受け付けます

# 質問や感想

---



# 質問とか回答など

- パイプラインの所で、IF, ID, EX, MEM, WBの流れがありました、これはハードウェアに値する部分なのか、ソフトウェア的な概念なのかどちらなのでしょう？
- ハードウェアとソフトウェアの境目が理解できていません。境目にあるものとして、どのようなものが挙げられますか？

# 質問とか回答など

- 構造ハザードについてですが、マイクロ命令に分割するなどの対処をとる場合、命令セットを実行するためにハードウェアだけでなくコンパイラも工夫する必要があると思いますが、命令セット、ハードの実現、コンパイラなどはどれを主軸にして設計がスタートするものなのでしょうか？
- ◇ 分割はハードがやるので（なのでソフトの互換性が保たれる）、コンパイラは関係ないです

# 質問とか回答など

- ハードウェアで複雑な命令セットをデコードするなんて正気じゃないと思った
- そういう意味でもRISC-Vでいろいろ実装できるようになったのはありがたいんだろうなと感じた

# マイクロ命令の分解の例

## ■ 解析結果をまとめているサイトも

<https://uops.info/table.html>

下の例は、x86-64 の CMOVBE 命令の Alder Lake 大きいコアでの分解の説明

### CMOVBE (R64, M64)

Summary: "Conditional Move"  
Reference: <https://www.felixcloutier.com/x86/CMOVcc.html>  
Extension: BASE  
Category: CMOV  
ISA-Set: CMOV  
CPL: 3  
iform: CMOVBE\_GPRv\_MEMv  
iclass: CMOVBE  
ASM: CMOVBE

#### Operands

- Operand 1 (w): Register (RAX, RCX, RDX, RBX, RSP, RBP, RSI, RDI, R8, R9, R10, R11, R12, R13, R14, R15)
- Operand 2 (r): Memory
- Operand 3 (r, suppressed): Flags (CF: r, ZF: r)

#### Available performance data

- [Alder Lake-P](#)
- [Alder Lake-E](#)
- [Rocket Lake](#)
- [Tiger Lake](#)

### Alder Lake-P

- Measurements
  - Latencies
    - [Latency operand 1 → 1](#): 1
    - [Latency operand 2 → 1 \(address, base register\)](#): 6
    - [Latency operand 2 → 1 \(address, index register\)](#): 6
    - [Latency operand 2 → 1 \(memory\)](#): ≤6
    - [Latency operand 3 → 1](#): 2
  - Throughput
    - Computed from the port usage: 1.00
    - [Measured \(loop\)](#): 1.02 (if an indexed addressing mode is used: 1.00)
    - [Measured \(unrolled\)](#): 1.00
  - [Number of uops](#)
    - Executed: 3
    - Retire slots: 2 (if an indexed addressing mode is used: 3)
    - Decoded (MITE): 2
    - Microcode Sequencer (MS): 0
    - Requires the complex decoder (4 other instructions can be decoded with simple decoders in the same cycle)
  - [Port usage](#): 2\*p06+1\*p23A

- x86やARMについてマイクロ命令に分解することによる商業的意義の点についてもう少し詳しく聞きたいです。（自分が聞き逃した部分もあるかもしれません）

- マイクロ命令の見直し（更新）ってどのように行われているのでしょうか？ハードウェアでの増強の限界ってどれくらいなんのでしょうか？

- 構造ハザードが起きないようにマイクロ命令を作るのが非常に難しいのではないかと感じたが、各メーカーはマイクロ命令の設計と分解にどれほどの労力を費やしたのでしょうか？

- ちらっとRISCV CPU RSDのお話があって見てみたのですが、ソフトプロセッサとはFPGA上で再現されるプロセッサの名称なのでしょうか？普通のCPUなどとソフトコアCPU(?)の違いやソフトプロセッサである意味などが知りたいです。



- ストールは少なければ少ないほどよい？ というよりはどこで止めるかの判断が難しいのか，だからストール考える場所を限定できるマイクロ命令が熱いということですかね

- また、余談にあったように、実際に非同期で動いているパイプラインの例はあるのでしょうか？


- RISC-Vはここまでの話(パイプライン実行や、オープンソースであること)を聞く限りx86やarmに比べて後発な分優位性があるように感じられますが、性能が低いのはアーキテクチャの熟成(?)が足りないってことなののでしょうか。それとももともとx86やarmとは求められている点が異なるのでしょうか。

- マイクロ命令は完全に開発者から隠蔽されていますか？例えば構造ハザードが起きない、独自のマイクロ命令を追加して高速化を狙う、といった試みが存在するでしょうか？

- 構造ハザードが起きないという制約の下だとマイクロ命令の種類は多くはなさそうですが、種類数はどれくらいでしょうか？

- p59より、L2 cacheは、命令とデータで分割されているが同じ箇所にまとまっているということでしょうか？

# AMD Bulldozer のチップ写真



- Tim Fischer<sup>1</sup>, Srikanth Arekapudi<sup>2</sup>, Eric Busta<sup>1</sup>, Carl Dietz<sup>3</sup>, Michael Golden<sup>2</sup>, Scott Hilker<sup>2</sup>, Aaron Horiuchi<sup>1</sup>, Kevin A. Hurd<sup>1</sup>, Dave Johnson<sup>1</sup>, Hugh McIntyre<sup>2</sup>, Samuel Naffziger<sup>1</sup>, James Vinh<sup>2</sup>, Jonathan White<sup>4</sup>, Kathryn Wilcox, Design Solutions for the Bulldozer 32nm SOI 2-Core Processor Module in an 8-Core CPU, ISSCC 2011 より

- マイクロコードに分解するのは構造ハザード解決以外にもパッチを当てれるようになるなどの利点があるようだが、RISC-Vで真面目にチップを作るとなったときにはマイクロコードへの分解みたいなステージをいれるのかどうかは気になる



- 講義で紹介されたIntelのErrata Listを見てみると、対処法として「It is possible for the BIOS to contain a workaround for this erratum.」とされているエラッタが多いのですが、BIOSにCPUの挙動を変更する権限があるのでしょうか？

例えば、TGL032の概要は「The processor may hang when exiting a Package (PKG) C9 or deeper state with a machine check exception (MCACOD=0402H, MSCOD=0471H).」となっていますが、BIOSでこのmachine check exceptionを握り潰す形でエラッタを回避するのでしょうか。

- これと関連するかはわからないが、マイクロ命令分割と、並列処理を実現するためのatomicな命令は両方存在して問題ないのか気になった。

- OS側からCPUの挙動を変更できてしまうと、チートツールなどに用いられるような悪意のあるコードを挿入できるリスクは生じないのだろうかという疑問を持った。

# 質問とか回答など

- x86\_64では`lea eax, [ebx+4]`のようなパイプラインの実装依存のZero-clock命令を使ってる専用演算器は命令全体のクロック数に影響しますか？
- それと、intel 14世代における高周波数の時の動作不具合は、構造ハザードと関係ありますか？"