コンピュータ アーキテクチャ I 練習問題

塩谷 亮太 (shioya@ci.i.u-tokyo.ac.jp)

東京大学大学院情報理工学系研究科 創造情報学専攻

練習問題 1. 2進数

- 以下では 2進数は 0b... 16進数は 0x... と表記するものとする
- 以下の16進数を2進数で表記せよ
 - (1) 0x1111
 - (2) 0xabcd1234
- 以下の2進数を16進数で表記せよ
 - (3) 0b101011
 - (4) 0b111111111111
- 以下の演算を行え
 - (5) 0b111111110 / 0b10 (「/」は割り算)

練習問題 1 解答

- 以下の16進数を2進数で表記せよ
 - (1) $0x11111 \rightarrow 0b0001 0001 0001 0001$
 - (2) 0xabcd1234 → 0b1010 1011 1100 1101 0001 0010 0011 0100
- 以下の2進数を16進数で表記せよ
 - (3) $0b10\ 1011 \rightarrow 0x2b$
- 以下の演算を行え
 - (5) $0b1111111110 / 0b10 \rightarrow 0b11111111$

練習問題 2. 命令セット

■ レジスタ:

A, B, C, D, E, F の 6 つがあるものとする

■ 命令:

次のページで説明する li, add, sub, ld, st, b の 6 命令がある

- li:即値をレジスタに読み込む
 - 例:li 0 → A // レジスタ A に 0 をいれる
- add:加算
 - 例:add A,1 → A // レジスタ A に 1 を足して A に書く
- sub:減算
 - 例:sub B,C → D // レジスタ B から C を引いて D に書く

- 1d: □ード命令
 - 例:1d (B) → A // レジスタ B の値をアドレスとして// メモリから値を読み出し A に書き込む
- st:ストア命令
 - 例:st A → (B) // レジスタ B の値をアドレスとして// そこにレジスタ A の値を書き込む
- b:条件分岐命令
 - 例: b A < B, LABEL // もし A<B であれば LABEL に飛ぶ
 - 例: b LABEL // 条件式がなければ無条件に LABEL に飛ぶ

- ラベルについて
 - C 言語のラベルと同様に、任意の命令の場所を表すためにラベルを使うことができる
 - ラベルには任意の名前をつけることが可能であり、「ラベル名:」で表記する

■ 例:

• li A←0

```
LABEL_EXAMPLE: // LABEL_EXAMPLE というラベルをここに定義
add A←A+A
b LABEL_EXAMPLE // LABEL_EXAMPLE に無条件で飛ぶ
// 具体的には add に飛ぶ
```

練習問題 2 (1,2)

- (1) 以下の C 言語で書かれたプログラムをアセンブリ言語で表せただし, ループに突入時の i<=6 のチェックは省いて良い
- (2) アセンブリ言語で書いたプログラムを実行した際の,実行される 命令の系列を列挙せよ

```
1: for (i = 0; i <= 6; i+=2) {
2: }
```

練習問題 2 (1,2) 解答

```
1: for (i = 0; i <= 6; i+=2) {
2: }
// 方針:まず if と goto に書き直す
 i = 0;
LOOP:
 i += 2;
 if (i <= 6)
   goto LOOP
// (1) アセンブリ
 li A→0
LOOP:
 add A+2→A
 b A <= 6, LOOP
// (2) 実行される命令の系列
// (li/add/b はそれぞれ1つしかなくて区別がつくので
// 表記を省略しています)
li,add,b,add,b,add,b
```

練習問題 2 (3,4)

- (3) 以下の C 言語で書かれたプログラムをアセンブリ言語で表せただし変数 i の初期値はメモリアドレス 0x100 に格納されており、プログラムが終了した際に i の結果が 0x100 に格納されているものとする.
- (4) アセンブリ言語で書いたプログラムを実行した際の,実行される 命令の系列を列挙せよ

```
1: i = 5;

2: if (i > 3) {

3: i = i + 1;

4: }

5: else {

6: i = i - 1;

7: }
```

練習問題 2 (3,4) 解答

```
1: i = 5;
2: if (i > 3) {
3: i = i + 1;
4: }
5: else {
6: i = i - 1;
7: }
// 方針:まず if 文を, if と goto に書き直す
 i = 5
  if (i > 3)
  goto LABEL_ADD
  i = i - 1
 goto LABEL EXIT
ADD:
 i = i + 1;
LABEL_EXIT:
```

練習問題 2 (3,4) 解答

```
// アセンブリ
 li 0x100→A // アドレス 0x100 から i を読み出す
 ld (A)→B
 b B>3, LABEL ADD
 sub B-1→B
 b LABEL EXIT
LABEL ADD:
  add B+1→B
LABEL EXIT:
  st B→(A) // アドレス 0x100 に書き戻し
// 系列(区別がつくところは表記を省略しています)
li, ld, b, add B+1\rightarrow B, st B\rightarrow (A)
```

練習問題 3. RISC-V

RISC-Vの基本整数命令

■ 概要

- 加減算,論理演算, ロード・ストア, 即値,分岐とジャンプなど
- 各命令は32bit幅
- 命令のオペランドは rd←rs1,rs2 と表記するもの とする

RV32I Base Instruction Set								
	im	m[31:12]			rd	0110111	LUI	
imm[31:12]						rd	0010111	AUIPC
			10:1 11 1			rd	1101111	JAL
imm[11:0]				rs1	000	rd	1100111	JALR
imm[12 10):5]		rs2	rs1	000	imm[4:1 11]	1100011	BEQ
imm[12 10):5]		rs2	rs1	001	imm[4:1 11]	1100011	BNE
imm[12 10	[10:5] rs2		rs1	100	imm[4:1 11]	1100011	BLT	
imm[12 10			rs2	rs1	101	imm[4:1 11]	1100011	BGE
imm[12 10			rs2	rs1	110	imm[4:1 11]	1100011	BLTU
imm[12 10	imm[12 10:5] rs2		rs1	111	imm[4:1 11]	1100011	BGEU	
imm[11:0]			rs1	000	rd	0000011	LB	
imm[11:0]			rs1	001	rd	0000011	LH	
imm[11:0]			rs1	010	rd	0000011	LW	
imm[11:0]			rs1	100	rd	0000011	LBU	
imm[11:0]			rs1	101	rd	0000011	LHU	
imm[11:			rs2	rs1	000	imm[4:0]	0100011	SB
imm[11:	-		rs2	rs1	001	imm[4:0]	0100011	SH
imm[11:			rs2	rs1	010	imm[4:0]	0100011	SW
	nm[11:0	-		rs1	000	rd	0010011	ADDI
imm[11:0]				rs1	010	rd	0010011	SLTI
imm[11:0]				rs1	011	rd	0010011	SLTIU
imm[11:0]				rs1	100	rd	0010011	XORI
imm[11:0]				rs1	110	rd	0010011	ORI
imm[11:0]				rs1	111	rd	0010011	ANDI
0000000		shamt		rs1	001	rd	0010011	SLLI
0000000		shamt		rs1	101	rd	0010011	SRLI
0100000		shamt		rs1	101	rd	0010011	SRAI
0000000 rs2				rs1	000	rd	0110011	ADD
020000			rs2	rs1	000	rd	0110011	SUB
0000000		rs2		rs1	001	rd	0110011	SLL
		rs2	rs1	010	rd	0110011	SLT	
0000000			rs2	rs1	011	rd	0110011	SLTU
0000000		rs2		rs1	100	rd	0110011	XOR
0000000			rs2	rs1	101	rd	0110011	SRL
0.00000		rs2	rs1	101	rd	0110011	SRA	
0000000		rs2		rs1	110	rd	0110011	OR
0000000			rs2	rs1	111	rd	0110011	AND
0000	pre		succ	00000	000	00000	0001111	FENCE
0000		0000 0000		00000	001	00000	0001111	FENCE.I
00000000000				00000	000	00000	1110011	ECALL
00000000001				00000	000	00000	1110011	EBREAK
CST				rs1	001	rd	1110011	CSRRW
CST				rs1	010	rd	1110011	CSRRS
CST				rs1	011	rd	1110011	CSRRC
csr				zimm	101	rd	1110011	CSRRWI
CST			zimm	110	rd	1110011	CSRRSI	
CST				zimm	111	rd	1110011	CSRRCI

- RISC-V の「and x1←x2,x3」命令を2進数で表記すると以下の通りとなる 0000000 00011 00010 111 00001 0110011
 - (1) 上記を or x1←x2,x3 に書き換え, 2 進数で表記せよ
 - (2) 上記を add x2←x3,x4 に書き換え, 2 進数で表記せよ

練習問題3 解答

■ RISC-V の「and x1←x2,x3」命令を2進数で表記すると以下の通りとなる 0000000 00011 00010 111 00001 0110011

(1) 上記を or x1←x2,x3 に書き換え, 2進数で表記せよ
 and: 0000000 00011 00010 111 00001 0110011
 or: 0000000 00011 00010 110 00001 0110011

(2) 上記を add x2←x3,x4 に書き換え, 2進数で表記せよand: 0000000 00011 00010 111 00001 0110011
 or: 0000000 00100 00011 111 00010 0110011

練習問題4論理ゲート

練習問題 5 パイプライン

- パイプライン・プロセッサを構成することを考える
 - in-order スカラ・プロセッサであるものとする
 - 各命令は以下の5つのステージを経て実行されるものとする
 - F:フェッチ, D:デコード, X:演算, M:メモリアクセス, W:書き戻し
 - これらの各処理には 1 nano second (ns) がかかるものとする
 - 演算子しか行わずメモリアクセスを伴わない命令でも、必ず M を経るものとする
 - 処理に必要な時間とは、最初の命令のFの開始から、最後の 命令のWが終了するまでの時間である

- (1) 以下の命令列を実行するのに必要な時間をパイプラインチャートを描いて求めよ
 - ただしレジスタアクセスにおけるフォワーディングを行うものとする
 - それ以外の必要な場合のみパイプラインを適宜ストールして実行するものとする

```
Id x2\leftarrow(x1)
Id x3\leftarrow(x1)
add x4\leftarrow x6+x7
add x5\leftarrow x2+x3
```

■ (2) 上記においてフォワーディングを行わなかった場合に必要な時間を求めよ

- (3) 以下の命令列を最後実行するのに必要な時間を計算せよ
 - プロセッサは分岐予測を行うものとし、b 命令が分岐予測ミスを起こして次の命令を実行したあと、フラッシュされてやり直した場合を想定せよ
 - ただしレジスタアクセスにおけるフォワーディングを行うものとする
 - それ以外の必要な場合のみパイプラインを適宜ストールして実行するものとする

```
li x1←1
ld x2←(x3)
b x1==x2, LABEL
add x1←x2+x3
LABEL:
add x2←x3+x4
```

練習問題5 (1) 解答

- (1) 以下の命令列を実行するのに必要な時間をパイプラインチャートを描いて求めよ
 - ただしレジスタアクセスにおけるフォワーディングを行うものとする
 - それ以外の必要な場合のみパイプラインを適宜ストールして実行するものとする

```
// 下記のように実行されるため, 8ns かかる
ld x2 ← (x1) F D X M W
ld x3 ← (x1) F D X M W
add x4 ← x6 + x7 F D X M W
add x5 ← x2 + x3 F D X M W
```

- (2) 上記においてフォワーディングを行わなかった場合に必要な時間をパイプライン チャートを描いて求めよ
 - //下記のように実行されるため、10ns かかる
 // 2命令目の W が終わるまで4命令目の D を待つためストール
 ld x2←(x1) F D X M W
 ld x3←(x1) F D X M W
 add x4←x6+x7 F D X M W
 add x5←x2+x3 F D X M W

練習問題5 (2) 解答

- (3) 以下の命令列を最後実行するのに必要な時間を計算せよ
 - プロセッサは分岐予測を行うものとし, b 命令が分岐予測ミスを起こして次の命令を実行したあと, フラッシュされてやり直した場合を想定せよ
 - ただしレジスタアクセスにおけるフォワーディングを行うものとする
 - それ以外の必要な場合のみパイプラインを適宜ストールして実行するものとする

練習問題 6 性能モデル

ハザードと実行時間

- 以下のようにおいた場合,
 - 理想的な実行の際のサイクル数: Ct
 - 何らかのハザードの発生回数: $Nh = Ni \times Pi \times Ph$
 - \circ 実行命令数: Ni
 - ハザードを起こす命令の出現率: Pi
 - その命令毎のハザード発生率: Ph
 - ハザード時のサイクル数の増加: Cp
- 実行サイクル数 Cr は, 理想サイクル数 Ct に対して,

IPC で考えると

- 最終的な性能を考える上で IPC の方が都合がよい
- 実行サイクル数 Cr を命令数 Ni で正規化すると,

•
$$\frac{Cr}{Ni} = \frac{Ct}{Ni} + \frac{(Nh \times Cp)}{Ni} = \frac{Ct}{Ni} + \frac{(Ni \times Pi \times Ph \times Cp)}{Ni} = \frac{Ct}{Ni} + Pi \times Ph \times Cp$$

■ IPC は命令数を実行サイクル数で割ったもの = つまり上記の逆数

•
$$IPCr = \frac{1}{\frac{Ct}{Ni} + Pi \times Ph \times Cp} = \frac{1}{\frac{1}{IPCt} + Pi \times Ph \times Cp}$$

● ここで IPCr は実際の IPC, IPCt は理想 IPC

一般化できる

- ハザード a, ハザード b, ハザード c · · · とあった時
 - それぞれおきた回数が Nh.., ペナルティが Cp ... とする
- 実行サイクル数 Cr は, 理想サイクル数 Ct に対して,
 - $Cr = Ct + Nha \times Cpa + Nhb \times Cpb + Nhc \times Cpc + \cdots$
- 実行命令数を Ni とすると, IPCr = Ni/Cr

- 以下のような条件を考える
 - 10段のパイプラインを持つ 2-way スーパスカラプロセッサであり、理想的には IPC=2 で実行できる
 - 全実行命令におけるロード命令の出現率は 0.2
 - ロード命令のキャッシュミス率は 0.1
 - キャッシュミスが発生すると 10 サイクル実行時間が伸びるものとする
 - 全実行命令における分岐命令の出現率は 0.2
 - 分岐予測ミス率は 0.3
 - 分岐予測ミスが発生するとペナルティにより 9 サイクル実行時間が伸びるものとする
- (1) この CPU の IPC を求めよ
- (2) 分岐予測ミス率を 0.2 に改善した場合の IPC を求めよ

練習問題7キャッシュ

練習問題7キャッシュ

- アドレスの幅が 16 bit, ラインサイズ8B, 4 エントリのキャッシュについて考える
- 連想度を以下の様に変えた場合に,
 - 1 (ダイレクトマップ)
 - 2
 - 4 (フルアソシアティブ)
- 以下のようなアドレスによる 1B のアクセスがあった場合を考える
 - 1. 0x8010, 0x8010, 0x8020, 0x8030, 0x8000, 0x8010, 0x8020, 0x8030
 - 2. 0x0088, 0x0099, 0x00AA, 0x00BB, 0x0088, 0x0099, 0x00AA, 0x00BB
 - 3. 0x8000, 0x9011, 0x8022, 0x9033, 0x9044, 0xA055, 0x9066, 0x8077

- (1) 上記それぞれの場合で,アクセスが全て終わった後のキャッシュの状態(タグの中身) を示せ
 - 4エントリのタグにそれぞれ何が残っているかを,連想度3パターン×アクセス系列3パタン=9パターン分答える
- (2) 上記それぞれの場合のヒット率を計算せよ
- (3) 各アクセスにおけるヒット時に、それが空間的局所性と時間的局所性のいずれによるのかを分類して答えよ