

Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Jean-Marie CODOL Développeur

Submarine Open Technologies Montpellier



Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Partie 3

Plan

JOUR '

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J2

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

J 3


§003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

§001 Faire communiquer Linux avec un FPGA

Récupérer l'image de la carte SD fournie par Terasic


Setup matériel




§001 Faire communiquer Linux avec un FPGA

Récupérer l'image de la carte SD fournie par Terasic









terasic.com.tw

- > Carte d'évaluation
- > Vues
- > Schémas
- > Images Linux
- > codes sources exemples

<captronic_formation_fpga_img_proc>/
datasheets/de10-nano/


DE10-Nano_User_manual.pdf
DE10-Nano Schematic.zip

Récupérer l'image de la carte SD fournie par Terasic

Les scripts sont dans le dossier git :

<captronic_formation_fpga_img_proc> /scripts/


Récupérer l'image de la carte SD fournie par Terasic




```
## ssh user@151.80.152.63
export DEWD=$HOME/de10nano-wd
mkdir -p $DEWD/official_sd
cd $DEWD/official_sd
wget http://download.terasic.com/downloads/cd-rom/de10-nano/linux_BSP/de10_nano_linux_console.zip
unzip de10_nano_linux_console.zip
ll -h
-rw-rw-r-- 1 ubuntu ubuntu 1.9G Sep 15 2017 de10_nano_linux_console.img
Graver l'image (2Go) de10_nano_linux_console.img sur une carte SD de 4Go minimum
```

Récupérer l'image de la carte SD fournie par Terasic

Graver l'image de10 nano linux console.img sur une carte SD de 4Go minimum.





Retirer la carte SD et l'insérer dans le slot du DE10-nano.




Démarrer la carte de prototypage et prendre le contrôle du SoC en UART

Connecter le PC de développement en USB au port UART de développement :

- Le chip FTDI est alimenté par le câble
- Le SoC FPGA n'est pas alimenté par le câble

On peut donc connecter l'USB alors que le DE10-nano n'est pas sous tension.





Démarrer la carte de prototypage et prendre le contrôle du SoC en UART

sudo dmesq

```
[12790.975212] usb 1-10.3.4: new full-speed USB device number 8 using xhci_hcd
[12791.201590] usb 1-10.3.4: New USB device found, idVendor=0403, idProduct=6001, bcdDevice= 6.00
[12791.201605] usb 1-10.3.4: New USB device strings: Mfr=1, Product=2, SerialNumber=3
[12791.201612] usb 1-10.3.4: Product: FT232R USB UART
[12791.201616] usb 1-10.3.4: Manufacturer: FTDI
[12791.201620] usb 1-10.3.4: SerialNumber: AU00L0TH
[12791.215078] ftdi_sio 1-10.3.4:1.0: FTDI USB Serial Device converter detected
[12791.215143] usb 1-10.3.4: Detected FT232RL
[12791.217716] usb 1-10.3.4: FTDI USB Serial Device converter now attached to ttyUSB1
```

sudo apt-get install gtkterm
gtkterm
ou
screen /dev/ttyUSB1 115200





```
Le démarrage prends 15 secondes.
Identifiant : root
Mot de passe : <enter>
```


```
File Edit Log Configuration Control signals View Help
      ] Started Getty on ttyl.
  OK ] Started Serial Getty on ttyS0.
  OK ] Reached target Login Prompts.
  OK | Reached target Multi-User System.
     6.559706] IPv6: ADDRCONF(NETDEV UP): eth0: link is not ready
         Starting Update UTMP about System Runlevel Changes...
   OK ] Started Update UTMP about System Runlevel Changes.
The Angstrom Distribution socfpga ttyS0
Angstrom v2014.12 - Kernel
socfpga login: root
Last login: Mon Mar 13 03:57:25 UTC 2017 on ttyS0
root@socfpga:~#
root@socfpga:~# |
 /dev/ttyUSB1 115200-8-N-1
                                                        DTR RTS CTS CD DSR R
```

```
## Quelle distribution est utiliée ?

# lsb_release -a
Distributor ID: Angstrom
Description: Angstrom GNU/Linux v2014.12 (Core edition)
Release: v2014.12
Codename: Core edition
```

Démarrer la carte de prototypage et prendre le contrôle du SoC en UART


Connecter un câble RJ45 pour se connecter en ssh.



Démarrer la carte de prototypage et prendre le contrôle du SoC en UART

Monter un dossier réseau pour le DE10-nano

```
DE10NA_ADDR=192.168.1.38
DEWD=$HOME/de10nano-wd
mkdir -p $DEWD/remote_de10_nano/
ssh-keygen -f "$HOME/.ssh/known_hosts" -R $DE10NA_ADDR
sshfs -o reconnect, ServerAliveInterval=15, ServerAliveCountMax=3 \
root@$DE10NA_ADDR: $DEWD/remote_de10_nano/
```



Plan

JOUR,

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J 2

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano


- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU


J 3

§003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

Le bootloader, le Noyau Linux et la distribution Linux sur un SoC FPGA Intel





Le bootloader, le Noyau Linux et la distribution Linux sur un SoC FPGA Intel

1/3 : Configurer et compiler u-boot

Un serveur de calcul est à votre disposition : 151.80.152.63

Suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/2-creer_distrib.sh

- U-boot:
 - . Récupérer la version de u-boot "officielle" sur github
 - . patch #1 : détecter la présence d'un fichier bitstream pour le FPGA et auquel cas configurer le FPGA avec

```
"distro_bootcmd= " \
    "if test -e mmc 0:1 u-boot.scr; then " \
    "echo --- Found u-boot.scr ---; " \
    "fatload mmc 0:1 0x2000000 u-boot.scr; " \
    "source 0x2000000; " \
    "elif test -e mmc 0:1 soc_system.rbf; then " \
    "echo --- Programming FPGA ---; " \
    "fatload mmc 0:1 0x2000000 soc_system.rbf; " \
    "fpga load 0 0x2000000 0x700000; " \
    "else " \
    "echo u-boot.scr and soc_system.rbf not found in fat.; " \
    "fi; " \
    BOOTENV_SET_NVME_NEED_INIT \
    \]
```

1/3 : Configurer et compiler u-boot

Un serveur de calcul est à votre disposition : 151.80.152.63

Suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/2-2-creer_distrib.sh

- U-boot:
 - . Récupérer la version de u-boot "officielle" sur github
 - . patch #1 : détecter la présence d'un fichier bitstream pour le FPGA et auquel cas configurer le FPGA avec
 - . patch #2 : forcer l'adresse ethernet pour ne pas qu'elle change à chaque démarrage

```
Ce patch ajoute une adresse ethernet fixe pour eth0 sur la variable CONFIG_EXTRA_ENV_SETTINGS :
    "define CONFIG_EXTRA_ENV_SETTINGS \
        "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
        "bootm_size=0xa000000\0" \
        "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
        "fdt_addr_r=0x02000000\0" \
        "scriptaddr=0x02100000\0" \
        "pxefile_addr_r=0x02200000\0" \
        "ramdisk_addr_r=0x02300000\0" \
        "socfpga_legacy_reset_compat=1\0" \
        "ethaddr=56:42:1f:e6:6f:68\0" \
        BOOTENV
```


1/3 : Configurer et compiler u-boot

Un serveur de calcul est à votre disposition : 151.80.152.63


Suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/2-2-creer_distrib.sh


- U-boot:

- . Récupérer la version de u-boot "officielle" sur github
- . patch #1 : détecter la présence d'un fichier bitstream pour le FPGA et auquel cas configurer le FPGA avec
- . patch #2 : forcer l'adresse ethernet pour ne pas qu'elle change à chaque démarrage
- . installer Quartus et un compilateur croisé : linaro
- . compiler u-boot : le resultat se trouve dans \$DEWD/u-boot/u-boot-with-spl.sfp





1/3 : Configurer et compiler u-boot





2/3 : Récupérer et compiler les sources du noyau Linux fourni par Altera






2/3 : Récupérer et compiler les sources du noyau Linux fourni par Altera


Continuer à suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/2-2-creer_distrib.sh

- Noyau Linux:
 - . Récupérer la version des sources du noyau Linux fourni par Altera sur github
 - . Paramétrer la compilation avec "menuconfig" : la description des paramètres modifiés se trouve dans : https://bitlog.it/20170820_building_embedded_linux_for_the_terasic_de10-nano.html https://github.com/zangman/de10-nano/blob/master/docs/Building-the-Kernel.md
 - . Compiler le noyau Linux : le résulatt se trouve dans \$DEWD/linux-socfpga-socfpga-5.16/arch/arm/boot/zImage

11 \$DEWD/linux-socfpga-socfpga-5.16/arch/arm/boot/zImage -rwxrwxr-x 1 formateur formateur 5591464 Nov 13 00:05 /home/formateur/de10nano-wd/linux-socfpga-socfpga-5.16/arch/arm/boot/zImage*

3/3 : Configurer une distribution Linux






3/3 : Configurer une distribution Linux (3/3)

Continuer à suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/2-2-creer_distrib.sh

- Distribution Debian:
 - . configurer qemu
 - . se connecter à l'émulateur gemu avec "chroot"
 - . configurer la distribution dans qemu (dépôts logiciels, activer le réseau, définir le mot de passe root etc.)
 - . archiver la distribution dans un fichier tar.bz2

```
11 -h .. |grep "debianRootFS.tar.bz2"
-rw-r--r 1 root root 172M Nov 15 11:11 debianRootFS.tar.bz2
```



Bilan / Questions ?

```
1. Configurer u-boot : OK
2. Configurer un noyau Linux : OK
3. Configurer debian : OK


Prochaines étapes :
Créer une carte SD et booter sur cette carte


Faire communiquer Linux et le FPGA :
   - Avalon
   - RAM
```

Utiliser notre Linux à façon

Suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/3-creer_sd.sh

- Créer une image disque avec 3 partitions :
- partition 1 : tel quel u-boot récemment paramétré et compilé
- partition 1 : l'image du noyau Linux et un fichier texte donnant le chemin vers le device tree
- partition 3: la distribution Debian
- Récupérer l'image disque, graver une carte SD
- démarrer le DE10-nano avec la nouvelle distribution
- changer le device tree pour activer les fonctions ethernet






Utiliser notre Linux à façon

```
GTKTerm - /dev/ttyUSB0 115200-8-N-1
File Edit Log Configuration Control signals View Help
  OK | Reached target Graphical Interface.
         Starting Update UTMP about System Runlevel Changes...
  OK ] Started Update UTMP about System Runlevel Changes.
Debian GNU/Linux 10 de10nano15112022 ttyS0
de10nano15112022 login: root
Mot de passe :
Linux de10nano15112022 5.16.0 #3 SMP Tue Nov 15 13:56:23 UTC 2022 armv7l
The programs included with the Debian GNU/Linux system are free software;
the exact distribution terms for each program are described in the
individual files in /usr/share/doc/*/copyright.
Debian GNU/Linux comes with ABSOLUTELY NO WARRANTY, to the extent
permitted by applicable law.
root@de10nano15112022:~# lsb release
-bash: lsb release : commande introuvable
root@de10nano15112022:~#
root@de10nano15112022:~#
root@de10nano15112022:~#
root@de10nano15112022:~#
root@de10nano15112022:~#
root@de10nano15112022:~# uname -a
Linux de10nano15112022 5.16.0 #3 SMP Tue Nov 15 13:56:23 UTC 2022 armv7l GNU/Linux
root@de10nano15112022:~#
```


Activer les bridges FPGA / HPS




Activer les bridges FPGA / HPS

Suivre les instructions de <captronic_formation_fpga_img_proc> /scripts/4_activer_bridges.sh

- Créer un nouveau device tree avec les bridges activés
- Compiler et transférer ce device tree
- Configurer le fichier de démarrage du noyau Linux pour utiliser ce nouveau device tree
- Vérifier que les bridges sont activés





activer les bridges HPS <-> FPGA par un device tree


2-4


HPS Block Diagram and System Integration

fpga_bridge0lwhps2fpga-bridge0xff400000fpga_bridge1hps2fpga-bridge0xff500000fpga_bridge2fpga2hps-bridge0xff600000fpga_bridge3fpga2sdram-bridge0xffc25080

HPS Block Diagram and System Integration

HPS Block Diagram






activer les bridges HPS <-> FPGA par un device tree

```
my socfpga cyclone5 de0 nano soc <----- socfpga cyclone5.dtsi <----- socfpga.dtsi
less socfpga.dtsi
                 fpga bridge0: fpga bridge@ff400000 {
                          compatible = "altr, socfpga-lwhps2fpga-bridge";
                          reg = \langle 0xff400000 0x100000 \rangle;
                          resets = <&rst LWHPS2FPGA RESET>;
                          clocks = <&14 main clk>;
                          status = "disabled";
                 };
                 fpga bridge1: fpga bridge@ff500000 {
                          compatible = "altr, socfpga-hps2fpga-bridge";
                          reg = \langle 0xff500000 0x10000 \rangle;
                          resets = <&rst HPS2FPGA RESET>;
                          clocks = \langle \&14 \text{ main } clk \rangle;
                          status = "disabled";
                 };
                 fpga bridge2: fpga-bridge@ff600000 {
                          compatible = "altr, socfpga-fpga2hps-bridge";
                          reg = \langle 0xff600000 0x1000000 \rangle;
                          resets = <&rst FPGA2HPS RESET>;
                          clocks = <&14 main clk>;
                          status = "disabled";
                 };
                 fpga bridge3: fpga-bridge@ffc25080 {
                          compatible = "altr, socfpga-fpga2sdram-bridge";
                          reg = <0xffc25080 0x4>;
                          status = "disabled";
                 };
```

fpga_bridge0	lwhps2fpga-bridge	0xff400000
fpga_bridge1	hps2fpga-bridge	0xff500000
fpga_bridge2	fpga2hps-bridge	0xff600000
fpga_bridge3	fpga2sdram-bridge	0xffc25080



activer les bridges HPS <-> FPGA par un device tree



https://elixir.bootlin.com/barebox/v2022.11.0/B/ident/altr%2Csocfpga-lwhps2fpga-bridge

activer les bridges HPS <-> FPGA par un device tree

```
static int alt_fpga_bridge_probe(struct device_d *dev)
118
               struct altera_hps2fpga_data *priv;
               const struct of_device_id *of_id;
120
               u32 enable:
              int ret;
               of_id = of_match_device(altera_fpga_of_match, dev);
124
               priv = (struct altera_hps2fpga_data *)of_id->data;
               priv->bridge_reset = of_reset_control_get(dev->device_node, NULL);
               if (IS_ERR(priv->bridge_reset)) {
128
                      dev_err(dev, "Could not get %s reset control\n", priv->name);
129
                      return PTR ERR(priv->bridge reset):
130
               priv->clk = clk_get(dev, NULL);
               if (IS_ERR(priv->clk)) {
134
                      dev_err(dev, "no clock specified\n");
                      return PTR_ERR(priv->clk):
136
138
               ret = clk_enable(priv->clk);
139
               if (ret) {
140
                      dev_err(dev, "could not enable clock\n");
                      return - EBUSY;
142
144
               priv->dev = dev;
146
               if (!of_property_read_u32(dev->device_node, "bridge-enable", &enable)) {
147
                      if (enable > 1) {
148
                               dev_warn(dev, "invalid bridge-enable %u > 1\n", enable);
149
150
                              dev info(dev. "%s bridge\n".
                                        (enable ? "enabling" : "disabling"));
                              ret = _alt_hps2fpga_enable_set(priv, enable);
154
                              if (ret)
                                      return ret:
156
158
159
               return fpga_bridge_register(dev, priv->name, &altera_hps2fpga_br_ops,
160
161
```

```
static int _alt_hps2fpga_enable_set(struct altera_hps2fpga_data *priv,
54
     {
              int ret:
56
              /* bring bridge out of reset */
58
              if (enable)
59
                      ret = reset_control_deassert(priv->bridge_reset);
60
61
                      ret = reset_control_assert(priv->bridge_reset);
62
              if (ret)
63
                      return ret;
64
65
              /* Allow bridge to be visible to L3 masters or not */
66
              if (priv->remap_mask) {
67
                      l3_remap_shadow |= ALT_L3_REMAP_MPUZERO_MSK;
68
69
                      if (enable)
70
                              l3_remap_shadow |= priv->remap_mask;
                      else
                              l3_remap_shadow &= ~priv->remap_mask;
73
74
                      dev_dbg(priv->dev, "setting L3 visibility to 0x%08x\n",
                              13_remap_shadow);
76
                      writel(l3_remap_shadow, SOCFPGA_L3_ADDR + ALT_L3_REMAP_OFST);
78
79
80
              return ret:
81
```


Le prise en compte du paramètre "bridge-enable" est faite dans le driver :


iver:
/drivers/fpga/socfpga-hps2fpga-bridge.c

```
Adresse:
```

Masque (reset ou activation):

activer les bridges HPS <-> FPGA par un device tree





activer les bridges HPS <-> FPGA par un device tree

```
Créer le fichier device tree :
arch/arm/boot/dts/my socfpga cyclone5 de0 nano soc.dts
Avec le contenu (en fin de fichier) :
&fpga bridge0
  status = "okay";
  bridge-enable = <1>;
};
&fpga bridge1 {
  status = "okay";
  bridge-enable = <1>;
&fpga bridge2 {
  status = "okay";
  bridge-enable = <1>;
&fpga bridge3 {
  status = "okay";
  bridge-enable = <1>;
```

Phases de démarrage d'un SoC FPGA

Choix du périphérique de démarrage (NAND Flash, SD/MMC ou Quad SPI flash) - ici une carte SD - entre autres paramètres


Paramètrer l'adresse MAC Charger un bitstream dans le FPGA

Choix et chargement du device tree Activation de modules (filesystem ...)

Applicatifs (ls, vi ...)

Mounter des systèmes de fichiers,

Paramétrer le réseau ethernet ...



Plan

JOUR,

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J2

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

J 3 §003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM