

Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Jean-Marie CODOL Développeur

Submarine Open Technologies Montpellier



Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Partie 2

Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal

Fin d'introduction pour les <u>non-développeurs FPGA</u>

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

§003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU




Qu'est-ce qu'un SoC FPGA?

Les appareils SoC FPGA intègrent les architectures de processeur et de FPGA dans un seul appareil.

L'intégration de la fonctionnalité de gestion de haut niveau des processeurs et des opérations rigoureuses en temps réel, du traitement extrême des données ou des fonctions d'interface d'un FPGA (Field Programmable Gate Array) dans un seul appareil permet d'obtenir une plateforme informatique embarquée encore plus puissante.

Par conséquent, ils offrent une meilleure intégration, une faible puissance, une taille de carte réduite et une communication à bande passante plus élevée entre le processeur et le FPGA. Ils disposent également de nombreux périphériques, d'une mémoire sur puce, d'un réseau logique de type FPGA et d'émetteurs-récepteurs à haut débit.

Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU



Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU





Figure 2-1 DE10-Nano development board (top view)


de10-nano user manual

Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU



de10-nano schematics


Le SoC FPGA : Une proposition de résolution du



de10-nano schematics

Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU

Top View - Wire Bond Cyclone V - 5CSEBA6U2317



Le SoC FPGA : Une proposition de résolution du problème d'occupation CPU

3 remarques ... ce que nous allons faire techniquement

Nous allons ...

Remarque 1. nous allons développer en VHDL : langage "compréhensible" par un développeur C

```
1⊕/*
2 * test.c
3 *
4 * Created on: 14 avr. 2022
5 * Author: jean-marie codol
6 */
7
8

9⊕ char signed_adder(char a, char b) {
    char result = a+b;
    return result;
12 }
```

```
⊟-- Quartus Prime VHDL Template
      -- Signed Adder
      library ieee;
      use ieee.std logic 1164.all;
      use ieee.numeric std.all;
    ⊟entity signed adder is
10
         generic
11
12
            DATA WIDTH : natural := 8
13
14
15
         port
16
    17
                  : in signed ((DATA WIDTH-1) downto 0);
18
                  : in signed ((DATA WIDTH-1) downto 0);
19
            result : out signed ((DATA WIDTH-1) downto 0)
20
21
22
      end entity;
    □architecture rtl of signed adder is
25
    ⊟begin
26
27
         result <= a + b;
28
    Lend rtl:
```

https://vhdlguide.readthedocs.io/


https://www.nandland.com/vhdl/tips/tip-convert-numeric-std-logic-vector-to-integer.html

www.nandland.com

Nous allons ...


Remarque 2. Nous allons configurer le SoC FPGA +/- comme un micro-controleur

```
signed_adder.vhd => signed_adder.sof => FPGA
signed_adder.sof => signed_adder.jic => Chargé au démarrage (MSEL)
signed_adder.sof => signed_adder.rbf => Chargé par u-boot ou Linux (MSEL)
```




Nous allons ...

Remarque 3. Nous allons déboguer avec SignalTap et le débogueur distant c++ sous Ecipse Analyseur logique SignalTap



Débogeur



Programmer un FPGA en HDL (VHDL / Verilog)

Résumé – questions ?




Figure 2-1 DE10-Nano development board (top view)