

# Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Jean-Marie CODOL Développeur

Submarine Open Technologies Montpellier

# Préambule (1/2)





### Equipement portatif pour scaphandrier

Traitement du signal acoustique (FPGA) Système embarqué

- Linux embarqué
- SIG

#### Jean-Marie CODOL

- Directeur R&D co-fondateur
- Développeur (C / JAVA / Matlab) I.A.
- Développeur Systèmes Embarqués (PIC / Arduino / FPGA)
- C.A.O. Electronique, modélisation 3D
- Scaphandrier
- Support à l'enseignement : Ecole des Mines d'Alès







# Préambule (2/2)

#### Plan de la formation :

#### JOUR 1: Mise en œuvre du SoC FPGA de10-nano

Introduction
Comment programmer un SoC FPGA chez Intel
Mettre en œuvre la distribution Linux fournie
[Pour ceux qui sont en avance] Mettre en œuvre sa propre distribution Linux




Décharger le CPU d'une opération en un port classique Décharger le CPU en utilisant la RAM

#### JOUR 3 : Cas d'application en traitement d'image


Seuillage d'image sur FPGA Traitement d'image (format OpenCV)




Du cahier des charges du projet à l'architecture réseau




Du cahier des charges du projet à l'architecture réseau




Architecture réseau >> contraintes sur les unités de calcul embarquées







Architecture réseau >> contraintes sur les unités de calcul embarquées



# Calcul embarqué, contraintes et solutions sur le marché

Existance de périphériques (écran, réseau, divers capteurs)

Consommation énergétique,

Puissance de calcul embarqué,

Emcombrement,

Ports disponibles,

Temps-réel,

Sécurité

Coût,

Disponibilité des pièces,

PC de bureau

Mini-PC

Nano-ordinateur (typiquement arm)

Cartes µ-contrôleurs

**FPGA** 

SoC FPGA

**ASIC** 

	Écran	Réseau	Capteurs	Faible énergie	Puissance de calcul	Faible encombrement	Ports disponibles	Temps-réel	sécurité	Faible coût	disponibilité des pièces
PC de bureau	+++	+++	++		+++		-	-	+++		++
Mini-PC	++	+++	++	-	++	-	-	-	+++	-	+
Nano-ordinateur (typiquement arm)	+	+++	+++	-	+	-	+	-	++	-	+++
Cartes μ-contrôleurs		+	+++	+++		+++	++	+++		-	++
FPGA	-	-	+	++	+	+	+++	+++	-	-	-
SoC FPGA	-	++	+++		+++	++	+++	+++	-	-	
ASIC	-		+	++	+++	+	+++	+++	++		+++

# Calcul embarqué, contraintes et solutions sur le marché


	Écran	Réseau	Capteurs	Faible énergie	Puissance de calcul	Faible encombrement	Ports disponibles	Temps-réel	sécurité	Faible coût	disponibilité des pièces
PC de bureau	+++	+++	++		+++		-		+++		++
Mini-PC	++	+++	++		++		-		+++	-	+
Nano-ordinateur (typiquement arm)	+	+++	+++		+		+		++	-	+++
Cartes µ-contrôleurs		+	+++	+++		+++	++	+++		-	++
FPGA			+	++	+	+	+++	+++		-	-
SoC FPGA	-	++	+++		+++	++	+++	+++	-	-	
ASIC			+	++	+++	+	+++	+++	++		+++

#### Principaux fabriquants de FPGA


Intel Xilinx Lattice

## Calculs sur FPGA


#### Un FPGA est un réseau programmable de portes logiques et autres ressources



Logic element : (a) LUT ; (b) Registre



Bloc logique



FPGA (Cyclone IV E): 22k L.E.




DE0-nano \$100 Cyclone IV E seul \$30

## Calculs sur FPGA

Il existe des langage de programmation de haut niveau dédiés à la configuration de tels réseaux

```
library ieee;
       use ieee.std logic 1164.all;
 3
 5
    mentity combi arch is
         port (
 7
             a, b, c, d : in std_logic ;
             y1, y2 : out std logic
 9
10
      end entity;
11
    Earchitecture rtl of combi arch is
          signal s : std logic ;
    -begin
15
          s <= a and b ;
16
          v1 <= not s ;
17
         y2 \le (a \text{ and } c \text{ and } d) \text{ or } s;
     Lend architecture ;
```

Description VHDL d'un circuit



Description RTL du même circuit


### Calculs sur FPGA


#### Traitement du signal

Software-defined radio (SDR) Audio / Video temps-réel

#### Processus parallélisables

Réseau de neurones artificiels (Deep Learning) Minage de crypto-monnaies





(a) MNIST jeu de donnée pour l'entrainement d'un algorithme de deep-learning ; (b) architecture d'un perceptron ; (c) exemple simple de classifieur. http://neuralnetworksanddeeplearning.com/chap1.html


Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal

Introduction pour les non-développeurs FPGA

Sinon rendez-vous à la page 24.


```
1⊕ /*
 2 * main.c
   * Created on: 22 avr. 2022
           Author: jmecodol
  #include <stdio.h>
 9 #include <stdlib.h>
10
11 signed char pix1 = 20 ;
12 signed char pix2 = -5;
13 signed char pix3 = 30 ;
14 signed char pix4 = -9;
15 signed char sum = 0;
16 signed char result = 0 ;
17
18⊖ int main(int argc, char **argv) {
       while (1) {
19
20
                  = pix1 + pix2 + pix3 + pix4;
           result = pix1 - sum ;
21
22
23
       return 0 ;
24 }
25
26
```


Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal



Projet Quartus : <captronic\_formation\_fpga\_img\_proc> /quartus\_proj/simple\_1/


Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal







Traitement: non-pipeline: 420/4 ~ 100 M. cycles / secondes

Pipeline : 420 M. cycles / secondes



Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal





Traitement: non-pipeline: 420/4.=105 cycles / secondes
Pipeline: 420 M. cycles / secondes


Regroupé : 268 M. cycles / secondes

Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal


#### Conclusions #1:


Un FPGA peut supprimer des séquences Un FPGA peut créer des pipelines

```
11 signed char pix1 1 = 20 ;
12 signed char pix2 1 = -5;
13 signed char pix3 1 = 30
14 signed char pix4 1 = -9 ;
15 signed char pix1 2 = 20
16 signed char pix2 2 = -5 :
17 signed char pix3 2 = 30 ;
18 signed char pix4 2 = -9;
19 signed char pix1 3 = 20 ;
20 signed char pix2 3 = -5;
21 signed char pix3 3 = 30 ;
22 signed char pix4 3 = -9
23 signed char pix1 4 = 20;
24 signed char pix2 4 = -5;
25 signed char pix3 4 = 30 ;
26 signed char pix4 4 = -9;
27 signed char sum 1 = 0:
28 signed char sum 2 = 0;
29 signed char sum 3 = 0;
30 signed char sum 4 = 0;
31 signed char result 1 = 0 ;
32 signed char result 2 = 0;
33 signed char result 3 = 0 ;
34 signed char result 4 = 0 ;
36⊖ int main(int argc, char **argv) {
37
       while (1) {
38
                  = pix1 1 + pix2 1 + pix3 1 + pix4 1 ;
39
           result 1 = pix1 1 - sum 1
                  = pix1 2 + pix2 2 + pix3 2 + pix4 2 ;
40
           result 2 = pix1 2 - sum 2
42
           sum 3 = pix1 3 + pix2 3 + pix3 3 + pix4 3 ;
           result 3 = pix1 3 - sum 3
           sum 4 = pix1 4 + pix2 4 + pix3 4 + pix4 4 ;
45
           result 4 = pix1 4 - sum 4
46
47
       return 0 ;
48 }
```



Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal





Traitement: sequences : 340/4/4\*4 = 85 Mcycles / sec. Parallisme + pipeline : 340\*4 = 1360 Mcycles / sec.

```
Conclusions #1 :
   Un FPGA peut supprimer des séquences
   Un FPGA peut créer des pipelines

Conclusion #2 :
   Un FPGA parallise : exemple d'un gain de 16

Sur l'exemple précédent :
   Sur Cyclone v de la carte DE10-nano :
   > Freq CPU : 1GHz
   > Freq FPGA : 50MHz => PLL => 340 Mhz

Le FPGA apporterait une puissance de calcul équivalente à
   > Un second CPU à 100% des capacités
   > Tournant à 340MHz * 16 = 5,4 GHz
```

# JOUR 1

# Comment programmer un SoC FPGA chez Intel

# Comment un FPGA réalise l'implémentation d'un algorithme de traitement du signal

Fin d'introduction pour les non-développeurs FPGA

#### Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

§003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

J 2

J 3