

Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Jean-Marie CODOL Développeur

Submarine Open Technologies Montpellier



Développez vos systèmes embarqués sur SoC FPGA

Comment embarquer Linux et développer en VHDL vos applicatifs dédiés au traitement d'image sans pénaliser le CPU.

Partie 6

Plan

JOUR,

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J 2 §002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

J 3 §003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

Décharger le CPU d'une opération en un port classique

Limitations du bus de communication parallèle, avantages d'utiliser la mémoire RAM



Echanges entre HPS et FPGA


Rappel

2-4


HPS Block Diagram and System Integration

HPS Block Diagram and System Integration


HPS Block Diagram



Echanges entre HPS et FPGA



Echanges entre HPS et FPGA




Echanges entre HPS et FPGA

Rappel

3.5.2.2. waitrequestAllowance Equals One

The following timing diagram illustrates timing for an Avalon-MM host that has one clock cycle to start and stop sending transfers after the Avalon-MM agent deasserts or asserts waitrequest, respectively:

Figure 9. Host Write: waitrequestAllowance Equals One Clock Cycle



The numbers in this figure mark the following events:

- The Avalon-MM host drives write and data.
- 2. The Avalon-MM agent asserts waitrequest. Because the waitrequestAllowance is 1, the host can complete the write.
- The host deasserts write because the agent is asserting waitrequest for a second cycle.
- 4. The Avalon-MM host drives write and data. The agent is not asserting waitrequest. The writes complete.
- The agent asserts waitrequest. Because the waitrequestAllowance is 1 cycle, the write completes.

Réserver une zone de RAM aux échanges entre HPS et FPGA

Dans la partition du noyau Linux, modifier extlinux.conf pour que Linux n'utilise que 512 Mo de RAM Sur le SoC

```
mkdir fat
mount /dev/mmcblk0p1 fat
vim fat/extlinux/extlinux.conf

## ajouter sur la derniere ligne net.iframe et mem pour obtenir

LABEL Linux Default
    KERNEL ../zImage
    FDT ../socfpga_cyclone5_de0_nano_soc.dtb
    APPEND root=/dev/mmcblk0p2 rw rootwait earlyprintk console=ttyS0,115200n8 net.ifnames=0 mem=512M

umount fat
```

Configurer Platform Designer

Démarrer du projet Quartus "ghrd_barebones_template"

export DEWD=\$HOME/de10nano-wd
cd \$DEWD/captronic_formation_fpga_img_proc/quartus_proj
cp -r ghrd barebones template ghrd sdram

Ouvrir le projet dans Quartus

~/intelFPGA lite/20.1/quartus/bin/quartus&

Le composant Trigger

Récupérer et adapter du projet SimpleAdder le fichier VHDL hps_out_32bit.vhd qui servira de déclencheur.

Une copie se trouve dans

<captronic_formation_fpga_img_proc>/quartus_proj/fichiers_exemples/3-ram/VHDL hps_out_32bit.vhd


```
library ieee;
 2
     use ieee.std logic 1164.all;
    mentity hps_out_32bit is
 5
        port
 6
 7
           clk
                      : in std logic;
 8
           reset
                      : in std logic;
           avs s0 write : in std logic;
10
           avs s0 writedata : in std logic vector(31 downto 0) ;
11
           pio out
                        : out std_logic_vector(31 downto 0) ;
12
           trigger : out std_logic
13
        );
14
15
     end entity;
16
17
     architecture rtl of hps out 32bit is

<u></u>
<u></u>
<u>
</u>
begin

19
20
        process (clk)
21
22
          if (rising edge(clk)) then
23
             if (reset = '1') then
24
                25
             elsif (avs_s0_write = '1') then
26
                pio out <= avs s0 writedata;
27
             --else
28
             29
30
             trigger <= avs s0 write ;
31
           end if;
32
        end process;
33
    Lend rtl;
```


Le composant Trigger

Paramétrer Platforme Designer pour obtenir un composant coté FPGA qui peut recevoir une donnée du HPS.



Le composant Trigger


Paramétrer Platforme Designer pour obtenir un composant coté FPGA qui peut recevoir une donnée du HPS. À la génération HDL, les ports de soc_system.v ne changent pas.




Le composant Trigger

Débogage des signaux avec Signal Tap


Avant la correction du bug de maintien de pio_out





Le composant Trigger

Débogage des signaux avec Signal Tap Après la correction du bug de maintien.



Le composant d'écriture dans la ram

Le composant s'écrit en VHDL


Une copie du fichier se trouve dans

<captronic_formation_fpga_img_proc>/quartus_proj/fichiers_exemples/3-ram/write_ram.vhd

```
LIBRARY ieee;
      USE ieee.std logic 1164.all;
     use ieee.numeric std.all;
    FENTITY write ram IS
          PORT (
7
              reset : IN STD LOGIC := '0';
8
              clk : IN STD LOGIC;
9
              start process : IN STD LOGIC := '0';
10
              avm m0 write : OUT STD LOGIC;
11
              avm m0_address : OUT STD_LOGIC_VECTOR(31 DOWNTO 0);
12
              avm m0 writedata : OUT STD LOGIC VECTOR(255 DOWNTO 0);
13
              avm m0 waitrequest : IN STD LOGIC := '0'
14
              --avm m0 byteenable : OUT STD LOGIC VECTOR(31 DOWNTO 0);
              --avm m0 burstcount : OUT STD LOGIC VECTOR(10 DOWNTO 0);
15
16
              -- out data : OUT STD LOGIC VECTOR(255 DOWNTO 0);
          );
17
18
      END write ram;
19
20
    FARCHITECTURE BEHAVIOR OF write ram IS
21
       signal avm m0 write sig : std logic ;
22
       signal avm m0 address sig : std logic vector(31 DOWNTO 0);
       signal avm_m0_writedata_sig : std_logic_vector(255 DOWNTO 0) ;
24
25
        process (clk)
26
         begin
27
            if (rising_edge(clk)) then
28
              if (reset = '1') then
29
                 avm m0 write sig
                                       <= '0' :
30
                  avm_m0_address_sig <= std_logic_vector(to_unsigned(0, 32));</pre>
31
                  avm m0 writedata sig <= std logic vector(to unsigned(0, 256));
32
               elsif (start process = '1') then
33
                  avm m0 write sig <= '1';
                  avm_m0_address_sig <= std_logic_vector(to_unsigned(536870912, 32 ));</pre>
34
35
                  avm m0 writedata sig <= std logic vector(to unsigned(55, 256));
36
```


Platform Designer

On crée un composant dans Platform Designer



Platform Designer


On active un bus d'accès au contrôleur de RAM dans hps_0



Projet Quartus


On instancie ce composant et on connecte les entrées/sorties nécessaires.

On génère les fichier HDL, puis on compile le projet Quartus.



Projet Quartus

On génère le fichier rbf (raw binary file) avec Quartus (file -> convert programming file). Ne pas oublier de compresser le rbf (case à cocher) pour que le rbf fasse à peut près 2 Mo.



Modifier u-boot

Ajouter à u-boot les commandes qui permettent au cyclone-v d'activer le controleur de RAM pour la partie FPGA.

```
ssh formateur@151.80.152.63
cd <chemin-vers-u-boot>
vi include/config distro bootcmd.h
ajouter les instructions suivantes à la variable distro bootcmd :
mw 0xFFC25080 0x0
fatload mmc 0:1 0x2000000 soc system.rbf
fpga load 0 0x2000000 0x700000
mw 0xFFC2505C 0xA
mw 0xFFC25080 0xFFFF
Recompiler u-boot
export ARCH=arm
export CROSS COMPILE=$HOME/intelFPGA/20.1/embedded/host tools/linaro/gcc/bin/arm-eabi-
make socfpga del0 nano defconfig
make -j 9
# le resultat se trouve dans u-boot-with-spl.sfp
Sur le PC de développement, récupérer u-boot
scp formateur@151.80.152.63:/home/formateur/de10nano-wd/u-boot/u-boot-with-spl.sfp .
# Remplacer u-boot directement sur la carte SD
sudo dd if=u-boot-with-spl.sfp of=/dev/sdhXXXX bs=64k seek=0 oflag=sync
sync
sudo sync
rebooter avec la carte SD
```


Modifier u-boot

Explications (lien d'un tuto qui référence cet article)

```
1. mw 0xFFC25080 0x0
0xFFC25080 est l'adresse du registre de 32 bit fpgaportrst (qui fait partie du module "sdr" qui gère la sdram)
Dans le document de référence, il est indiqué en section 2-67 que ce registre permet de faire un "reset" des
ports sdram.
Quand on les met à zéro, le port correspondant entre en mode "reset" et n'en sortira qu'à l'écriture d'un 1.
Bits 3:0 \Rightarrow read data ports 3,2,1, et 0.
Bits 7 :4 \Rightarrow write data ports 3,2,1, et 0.
Bits 13:8 \Rightarrow command ports 3,2,1, et 0.
Il n'y a que 14 bits utiles, le reste est réservé.
2. fatload mmc 0:1 0x2000000 sdram.rbf
Charge sdram.rbf en ram à l'adresse 0x2000000.
3. fpga load 0 0x2000000 0x700000
Charge le contenu de la ram (0x2000000) sur le fpga (taille 0x700000 = taille max).
mw 0xFFC2505C 0xA
0xFFC2505C: registre staticcfg. bit 3: applycfg => "apply all the settings loaded in SDR".
md 0xFFc2505C lit la valeur actuelle du resgistre (oco 0x2), on ne change que le bit 3 ce qui donne 0xA.
mw 0xFFC25080 0xFFFF
On désactive le reset de l'étape 1 : fpgaportrst.
boot
démarre le noyau Linux en passant les arguments standards.
```

Modifier u-boot


Verifier le soft FPGA.



Utiliser avantageusement le contrôleur de RAM

Tirer parti de l'accès RAM


The Three Types of Avalon MM Interfaces - Pipelined





Configurer le SoC dans Platform Designer

Exemple sur un projet d'envoi d'un burst de 10 valeurs sur 256 bits



Configurer le SoC dans Platform Designer

Tirer parti de l'accès RAM

20 cycles @50MHz pour recevoir 10*256 bit soit 6,4 Gbps

log: Trig @ 2022/04/20 15:01:08 (0:0:0.6 elapsed)		022/04/20 15:01:08 (0:0:0.6 elapsed)	click to insert time bar
Туре	Alias	Name	-8 -4 0 4 8 12 16 20 24 28 32
*		soc_system:u0 avalon_agent_readHPS:avalon_agent_readhps_0 avs_s0_write	
\{\rightarrow\}		⊕ soc_system:u0 avalon_agent_readHPS:avalon_agent_readhps_0 avs_s0_writedata[630]	0 2022
\{\bar{\bar{\bar{\bar{\bar{\bar{\ba		⊞ soc_system:u0 avalon_agent_readHPS:avalon_agent_readhps_0 pio_out[630]	0 2022
*		soc_system:u0 avalon_agent_readHPS:avalon_agent_readhps_0 trigger	
*		soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 start_process	
*		soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_read	
\{\bar{\bar{\bar{\bar{\bar{\bar{\ba		⊞-soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_address[310]	0 XX 0 XX 1-10 0
*		soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_readdatavalid	
\{\bar{\bar{\bar{\bar{\bar{\bar{\ba		⊞ soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_readdata[2550]	120
*		soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_waitrequest	10
*		soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 avm_m0_write	10
\{\rightarrow\}		$ \begin{tabular}{ll} \hline \mathbb{E}^{-} soc_system: u0 avalon_sdr_vhdl: avalon_sdr_vhdl_0 avm_m0_writedata[2550] \\ \hline \end{tabular} $	0
_		$ \label{eq:condition} \\ \boxdot-soc_system: u0 avalon_sdr_vhdl: avalon_sdr_vhdl_0 avm_m0_burstcount[100] $	0
\{\rightarrow\}		$ \begin{tabular}{ll} \hline \mathbb{E}^{-}soc_system: u0 avalon_sdr_vhdl: avalon_sdr_vhdl_0 avm_m0_byteenable[310] \\ \hline \end{tabular} $	0
_		⊞-soc_system:u0 avalon_sdr_vhdl:avalon_sdr_vhdl_0 out_data[2550]	0
*		soc_system:u0 avalon_agent_readHPS:avalon_agent_readhps_0 reset	

Plan

JOUR '

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J 2 §002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

J 3 §003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

Préparer OpenCV

Installer opency

Ou plus rapidement sur le SoC :

```
## Cross-compiler opency
wget https://github.com/opencv/opencv/archive/4.x.zip
unzip 4.x.zip
cd opency-4.x
mkdir build hardfp
cd build hardfp
~/intelFPGA/20.1/embedded/embedded command shell.sh
cmake -D OPENCV GENERATE PKGCONFIG-ON -DBUILD SHARED LIBS-OFF -DCMAKE TOOLCHAIN FILE -.. /platforms/linux/arm-
gnueabi.toolchain.cmake ../
make opency core opency imgcodecs opency imgproc gen-pkgconfig
## les librairies se trouvent dans ./lib et ./3rdparty/lib
## les headers sont repartis de partout ...
cd ..
find . -name "opencv2"
./include/opencv2
./modules/core/include/opencv2
./modules/imgproc/include/opencv2
./modules/imgcodecs/include/opencv2
./build hardfp/opencv2
[...]
```

Préparer OpenCV

Installer opency

Ou plus rapidement sur le SoC :

```
## Il faut d'abord agrandir la partition de la distribution (avec GParted par exemple)
## Puis installer opencv (core + imgcodecs pour l'ecrtiture dans un fichier .png)
apt install libopencv-core-dev
apt install libopencv-imgcodecs-dev

## modifier sur le SoC le fichier d'entete :
vi /usr/include/opencv2/opencv_modules.hpp
# commenter les lignes correspondants aux modules non-installes

## On pourra recuperer le fichier source dans $DEWD/captronic_formation_fpga_img_proc/patches/sdram/main.cpp
g++ main.cpp -lopencv_core -lopencv_imgcodecs
    ./a.out

## puis sur le PC de développement:
DE10NA_ADDR=192.168.1.16
export DEWD=$HOME/de10nano-wd
sshfs -o reconnect, ServerAliveInterval=15, ServerAliveCountMax=3 \
root@$DE10NA_ADDR:/ $DEWD/remote_de10_nano/
```

Format d'image OpenCV

Manipuler une image sur OpenCV

```
#include <iostream>
11 #include "opencv2/opencv.hpp"
   #include "opencv2/imgcodecs.hpp"
15 using namespace std;
                                             trigger
16 using namespace cv;
                               (0xC0000000) // HPS 2 FPGA
   #define BRIDGE TRIGGER
                                                                         sdram
   #define BRIDGE TRIGGER SPAN (0x08) // 64 bits => 64/8 = 8 octets
21
   #define BRIDGE SDRAM
                               (0x20000000) // de debut de la ram reservee (@512Mo)
   #define BRIDGE SDRAM SPAN
                              (0x20) // 256 bits => 256/8 = 32 octets => 0x20
24
25 #define HPS 2 FPGA 64bits (0x00)
```

Format d'image OpenCV

Manipuler une image sur OpenCV

```
Mat img(50, 50, CV 8UC1, Scalar(100));
48
       if (img.emptv())
49
50
           cout << "\n Image not created. You"</pre>
51
                        " have done something wrong. \n";
           return -1; // Unsuccessful.
52
53
54
       fd = open("/dev/mem", O RDWR | O SYNC);
67
68
       if (fd < 0) {
69
            perror("Couldn't open /dev/mem\n");
70
71
            return -2;
72
73
       bridge trigger map = (uint8 t *)mmap(NULL, BRIDGE TRIGGER SPAN, PROT READ | PROT WRITE,
74
75
                MAP SHARED, fd, BRIDGE TRIGGER);
       bridge ram map = (uint8 t *)mmap(NULL, BRIDGE SDRAM SPAN, PROT READ | PROT WRITE,
76
               MAP SHARED, fd, BRIDGE SDRAM);
77
       if (bridge trigger map == MAP FAILED) {
78
79
            perror("mmap trigger failed.");
            close(fd);
80
81
            return -3;
82
       if (bridge ram map == MAP FAILED) {
            perror("mmap ram failed.");
84
85
            close(fd);
86
            return -3;
87
88
89
90
        trigger_map = bridge_trigger_map + HPS_2 FPGA 64bits
91
92
        sdram map = bridge ram map
93
94
        img.data = sdram map ;
```

Format d'image OpenCV

Manipuler une image sur OpenCV

```
101
        // trigger avec la config
        printf("write config = %" PRIu64 "\tat address %x\n", config, trigger map);
102
        *((uint64 t *)trigger map) = config ;
103
104
121
         // PNG
         vector<int> compression params;
122
         compression params.push back(IMWRITE PNG COMPRESSION);
123
124
         compression params.push back(9);
125
         printf("write alpha.png") ;
126
         bool rr = false ;
127
128
         try
129
             rr = imwrite("alpha.png", img, compression params);
130
121
```

Plan

JOUR,

Plan

§001 Faire communiquer Linux avec un FPGA sur le SoC intel DE10-nano

- distribution fournie par Altera
- créer une image SD (en partie sur un serveur distant)
- compilation croisée (eclipse CDT embedded)
- activer les bridges HPS <-> FPGA par un device tree
- utiliser le bridge HPS2FPGA

J₂

§002 Partager une zone de RAM entre Linux et un FPGA sur le SoC intel DE10-nano

- projet de lecture/écriture en RAM sur FPGA
- projet de lecture/écriture en RAM sur CPU

J 3 §003 Cas pratique avec seuillage d'image

- projet openCV
- échange sur mémoire RAM

Modification de l'image OpenCV depuis le FPGA


Changer le fichier VHDL de la machine d'état

```
40
    ☐ARCHITECTURE BEHAVIOR OF avalon sdr vhdl IS
41
         TYPE type fstate IS (init, wait read, write start, ask read, write end);
42
         SIGNAL fstate : type fstate;
43
         SIGNAL reg fstate : type fstate;
44
         constant ramp v : std logic vector (255 downto 0) := X"00102030405060708090A0B0C0D0E0F000102030405060708090A0B0C0D0E0F0";
108
                        avm m0 writedata <= ramp v(255 downto 0);
109
                        110
       ## Sur le SoC
       g++ main.cpp -lopencv core -lopencv imgcodecs
        ./a.out
```

L'image modifiée

Après récupération de l'image sur le SoC


Visualiser l'image générée



L'image modifiée

Après récupération de l'image sur le SoC

Visualiser l'image générée



Conclusion

Avantages/difficultés du déchargement du CPU en utilisant un SoC FPGA

Avantages
Puissance de calcul disponible

Difficultés
Prise en main de l'outil de développement Quartus
Langages de programmation HDL

Conclusion

A venir dans une formation complémentaire :

- · Communication entre le HPS et le CPU via un module noyau (fichier caractère)
- Utiliser un écran tactile pour obtenir une tablette dédiée au traitement du signal embarqué.