

诺贝尔奖物理学和现代物理学

第十四课：晶体管到集成电路 —雕刻技术的巅峰

Chang Liu (刘畅)

办公室：理工楼710

电话：62515302

邮箱：liuchang_phy@ruc.edu.cn



随堂测试问题

(问题二选一)

学术荣誉和商业利益

- **问题1**: 回到1960年, 如果你发明了集成电路, 你会先选择发表论文还是申请专利?
- **问题2**: 高考700分和RMB700万, 二选一, 你选哪个? 为什么?

随堂测试问题

问题一:

我会先申请专利,后发表论文

① 专利保全商业权益 1960年晶体管集成电路是划时代发明

发论文会公开全部技术,丧失专利新颖性,知识产权侵害.

先专利依靠法律垄断授权. 抓住芯片产业化风口兑现收益

② 延后发文不耽误学术荣誉. 专利落地后再发论文 仍可获学术认可

英特尔人就是如此获诺奖

③ 商业先为,收入反哺科研. 兼顾名利与长期学术发展.

随堂测试问题

2. 700万

700万可以作资本用来学习、转创业之类的。
而700分之后也不一定能找到工作

我选择700万。因为我还是会选择我现在的这个专业(汉语言文学)，对我来说，700分可以轻而易举就读北大？但差别似乎不大。北大中文也未必得可以赚到700万……不如早点拿到钱，开始做独立游戏开发。

问题 = : RMB 700万吧。高考700分的人很多，自己考也只不过差了几十分。
选了700分到清华还可能卷不过人家。生活迷茫，前路未知。选了700万
就能解决生活中大部分烦恼。700万+人大肯定比 年0+清华性价比高。
而且通货膨胀，毕业要赚比700万多很多才比得上此时的购买力。
700万能使大学生活富足而且充实！

随堂测试问题

问题2 = 选高考700分。高考700分基本上可以进入清华、北大

①. 进入清华接触的师友、校友、交换机会以及4年学习收获价值远大于700万，同时不是可以用金钱直接购买的


② 高考700分未来创造的价值远不止700万，
个人认为如果上进+提升自己未来收入也超过700万

本次课程提纲

- 集成电路诞生
 - 目标驱动
 - 德州仪器VS仙童半导体
- 摩尔定律的神话
 - 什么是摩尔定律
 - 基础理论发展
 - 工业技术实践
- 芯片的制造流程-从沙子到赛黄金（视频）
- 未来芯片
 - 未来2-5年：群雄逐鹿
 - 未来5-15年：各显神通

Moore's Law-摩尔定律

- 晶体管要求如何随时间推移而增加
 - 1965年，摩尔给出了一个定律，他观察到密集集成电路中的晶体管数量大约每年翻一番（1965年64个、1964年32个）
 - 1975年，他调整了自己的预期：每两年翻一番-18个月的来源
 - 1965(SSI)/1970(MSI)/1979(LSI)/1984(VLSI)/现在(ULSI/Mega I)
- 摩尔定律原本是个经验法则，现在被作为行业指导原则
- 十几年前，摩尔定律是整个半导体行业集体奋发图强才勉强“凑合”上的定律
- 勉强续命，续的是性能而不是数量
- 摩尔定律“失效”，技术瓶颈在哪？
- 摩尔定律如何延续？



延续摩尔定律的需求

- 设计要前瞻
 - 器件小型化使其本身更加复杂、更多的器件导致芯片设计困难
 - 自动化设计程序（TCAD） 禁运
- 材料要过硬
 - 硅单晶、氮化镓（GaN）、碳化硅（SiC）、氧化镓（GaO）和金刚石单晶、光刻胶、高纯气等 禁运
- 装备要高端
 - 光刻机、离子注入、封装 禁运
 - 制造他们的零件和材料 禁运
- 产品要领先
 - 第一吃肉、第二喝汤、第三乞讨 禁运

基础理论的发展，新的IC设计需求


- 元件数目增多导致分析工作量变大，迫切需要自动化设计代替人力
- 集成电路方法对快速精准设计提出了新的需求
- 器件制造工艺涨落影响到电路性能的实际提升
- “快速设计”与“精准制造”需求刺激了器件模型与CAD方法的产生



Robert Widlar
 $\mu A702$ op amp设计者

1964: $\mu A702$ op amp
(首个广泛应用的
商业产品 [1])

运放设计要求：非线性
分析、快速找到直流偏
置点、Bipolar电路设计



然而Silicon上的
电路



面包板上验证结果

[1] <https://www.computerhistory.org/siliconengine/the-first-widely-used-analog-integrated-circuit-is-introduced/>

微缩理论：五十年前的基础研究—现在的卡脖子利器

Dennard 微缩理论建立[1]

Dennard, Robert H



1974年在JSSC上发表了关于MOSFET极小尺寸设计文章，预示着晶体管微缩规则建立，明晰电路性能与器件尺度关联性

模型预测增强栅控能力方法

单栅器件 $\lambda_1 = \sqrt{\frac{\epsilon_{si}}{\epsilon_{ox}} t_{si} t_{ox}}$

双栅器件 $\lambda_2 = \sqrt{\frac{\epsilon_{si}}{2\epsilon_{ox}} t_{si} t_{ox}}$

方形GAA $\lambda_4 \cong \sqrt{\frac{\epsilon_{si}}{4\epsilon_{ox}} t_{si} t_{ox}}$

圆柱GAA $\lambda_o = \sqrt{\frac{2\epsilon_{si} t_{si}^2 \ln\left(1 + \frac{2t_{ox}}{t_{si}}\right) + \epsilon_{ox} t_{si}^2}{16\epsilon_{ox}}}$

需要更小 λ 值

- 沟道微缩
- 栅氧微缩
- 提高绝缘层K值
- 多栅结构


- 结合电势计算方法，晶体管微缩相关的器件理论研究取得了突出进展

[1] Dennard, Robert H.; Gaensslen, Fritz; Yu, Hwa-Nien; Rideout, Leo; Bassous, Ernest; LeBlanc, Andre (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions". IEEE Journal of Solid-State Circuits. SC-9 (5): 256–268.

50年前，理论已经建立，弯道超车？

晶体管79年和集成电路67年

- 场效应晶体管（Field-Effect Transistor）最终实现
- 栅极（Gate）就是那个拉偏架的



经典构架：现在的14nm、7nm、5nm都是等效成这种构架换算的


1999/2011 鳍式晶体管：一面拉偏架不过瘾呀，来三面！

胡正明@Berkeley, 北京人1947,
NAS 1997, NMS 2016,
摩尔定律再续10年

2010s环栅晶体管：三面还不够全包上算了！
台积电、三星、IBM、Intel混战

显著放缓-2015年以来陷于停滞-怎么了?

- FinFET厉害！一己之力续命摩尔定律，但是它也有极限
- 从单打独斗到人多势众，追求性能而非简单追求数目
- 等ASML的EUV光刻机193→13.3 nm



本次课程提纲

- 集成电路诞生
 - 目标驱动
 - 德州仪器VS仙童半导体
- 摩尔定律的神话
 - 什么是摩尔定律
 - 基础理论发展
 - 工业技术实践
- 芯片的制造流程-从沙子到赛黄金
- 未来芯片
 - 未来2-5年：群雄逐鹿
 - 未来5-15年：各显神通

从沙子到赛黄金-芯片的大致制造流程

本次课程提纲

- 集成电路诞生
 - 目标驱动
 - 德州仪器VS仙童半导体
- 摩尔定律的神话
 - 什么是摩尔定律
 - 基础理论发展
 - 工业技术实践
- 芯片的制造流程-从沙子到赛黄金
- 未来芯片
 - 未来2-5年：群雄逐鹿
 - 未来5-15年：各显神通



目前的情况-N强混战

- 三星：MBC 3nm
- IBM：GAA 2 nm
- 台积电：FinFET没凉透
- IMEC：二合一玩到35年
- Intel：都整一起算了

IBM老骥伏枥-2nm 工艺

- 号称2纳米工艺，现有工艺等效为平面工艺时候的尺寸
- 其实：栅极长度12纳米，半导体纳米片（沟道）40纳米宽，3个纳米片高度75纳米

- IBM will announce a *new breakthrough* in semiconductor scaling, the world's first chip with 2nm technology.





- This new technology combines:
 - An industry-first *Bottom Dielectric Isolation* to enable 12nm gate length
 - A 2nd generation *Inner Spacer dry process* for precise gate control
 - *EUV patterning* to produce variable Nanosheet widths from 15nm to 70nm
 - A novel *Multi-Vt scheme* for both SoC and HPC applications
- Expected to offer 45% performance improvement or 75% power reduction compared to 7nm

IBM老骥伏枥-2nm 工艺

- 号称2纳米工艺，现有工艺等效为平面工艺时候的尺寸
- 其实：栅极长度12纳米，半导体纳米片（沟道）40纳米宽，3个纳米片高度75纳米

- IBM will announce a *new breakthrough* in semiconductor scaling, the world's first chip with 2nm technology.



- This new technology combines:
 - An industry-first *Bottom Dielectric Isolation* to enable 12nm gate length
 - A 2nd generation *Inner Spacer dry process* for precise gate control
 - *EUV patterning* to produce variable Nanosheet widths from 15nm to 70nm
 - A novel *Multi-Vt scheme* for both SoC and HPC applications
- Expected to offer 45% performance improvement or 75% power reduction compared to 7nm

高楼平地起：从二维到三维的晶体管大厦

Science

当前问题 首次发布论文 档案

家 > 科学 > 第378卷, 第6621期 > 摩尔定律：未来的旅程

🏠 | 透视 | 设备技术

摩尔定律：未来的旅程

高性能电子产品将专注于提高计算速度

马克·伦德斯特罗姆 和穆罕默德·阿拉姆 [作者信息与隶属关系](#)

科学 · 17 11月 2022 · 第378卷, 第6621期 · 页码: 722-723 · DOI: [10.1126/science.ade2191](#)

📄 3,361

晶体管是在75年前发明的，不久之后集成电路（IC）被发明出来。使晶体管更小的进步也导致它们变得更便宜，这被称为摩尔定律（[1](#)）。当今复杂的处理器芯片包含超过1000亿个晶体管，但缩小尺寸（“扩展”）的步伐已经放缓，它不再是提高特定应用性能的唯一甚至主要设计目标。摩尔定律如何继续前进？新方法包括三维（3D）集成，其重点是提高信息处理速率，而不是增加芯片上晶体管的密度。

Science

Current Issue First release papers Archive

HOME > SCIENCE > VOL. 378, NO. 6621 > MOORE'S LAW: THE JOURNEY AHEAD

🏠 | PERSPECTIVE | DEVICE TECHNOLOGY

Moore's law: The journey ahead

High-performance electronics will focus on increasing the rate of computation

MARK S. LUNDSTROM AND MUHAMMAD A. ALAM [Authors Info & Affiliations](#)

SCIENCE · 17 Nov 2022 · Vol 378, Issue 6621 · pp. 722-723 · DOI: [10.1126/science.ade2191](#)

📄 3,361

The transistor was invented 75 years ago, and the integrated circuit (IC) soon thereafter. The progress in making transistors smaller also led to them becoming cheaper, which was famously noted as Moore's law ([1](#)). Today's sophisticated processor chips contain more than 100 billion transistors, but the pace of downsizing ("scaling") has slowed and it is no longer the only or even main design goal for improving performance in particular applications. How can Moore's law continue on a path forward? New approaches include three-dimensional (3D) integration that will focus on increasing the rate of information processing, rather than on increasing the density of transistors on a chip.

- 2022年是晶体管发明75周年，Science专刊

2-5年之后可能可以用上
更远的未来呢？

未来三个方向，摩尔定律续命挑战

- 二维材料
 - 散热、集成、光刻都是挑战
 - 电流密度小是瓶颈
- 三维集成
 - 设计、可靠性、制造都是挑战
 - 散热是瓶颈
 - 氧化镓、金刚石可破 禁运
- 功能导向芯片
 - 智能传感器
 - 智能促动器
 - 类脑芯片

Three platforms forward

Two-dimensional (2D) nanoelectronics, three-dimensional (3D) terascale integration, and functional integration can all extend Moore's law, but all face substantial challenges and fundamental limits.

Platforms

2D nanoelectronics

Although other design challenges can be met, smaller transistors, even ones enabled by advanced surround-gate design, will eventually hit the electron tunneling limit.

Challenges

- Heat dissipation
- Process integration
- Lithography

Limits

Electron tunneling

3D terascale integration

Transistor count can increase through 3D monolithic integration or stacking of logic, memory, and power chips. The approach, however, faces several design challenges and heat dissipation limits.

- Process integration
- 3D design
- Reliability
- Lab-to-Fab

Heat dissipation

Functional integration



Integrating intelligent sensing, actuation, and data analytics would improve functional performance by sending information instead of raw data.

- Application-specific design
- Developing sensors and edge analytics

Unknown


IMEC-forksheets FET & CFET

- 2022年, IMEC: 不急, 可以叠一叠!
- 集成电路: 把晶体管做在一块材料上
- 后GAA技术: 把俩晶体管做在一起
- 互补晶体管, 延续GAA到2036年
- Complementary FET
- Forksheet FET:
 - n-p型半导体共用栅极
 - 横向拼在一起
- CFET: 俩纵向叠一起



Intel-走别人的路，让别人无路可走

- 别人做啥我做啥
- 别人探路我跟着
- 别人整俩？我整一摞
- 三维集成走到绝路，我们要何去何从？平面四合院到四合院大厦



未来的路在那里？

- 除了二维材料和三维集成，另外一条赛道在于创新特定功能器件




Article

A compute-in-memory chip based on resistive random-access memory

<https://doi.org/10.1038/s41586-022-04992-8>

Received: 27 July 2021

Weier Wan^{1,2,3}, Rajkumar Kubendran^{2,3}, Clemens Schaefer⁴, Sukru Burc Eryilmaz¹, Wenqiang Zhang¹, Dabin Wu², Stephen Deiss², Priyanka Raina¹, He Qian⁵, Bin Gao^{2,3}, Siddharth Joshi^{2,4,5}, Huaqiang Wu^{2,3}, H.-S. Philip Wong^{1,2} & Gert Cauwenberghs^{1,2,3}



新计算框架将探索更多器件物理机制，最终从概念到应用

Take-home message

- 二极管&三极管：整流&放大
- 从灯泡到电子管，再到晶体管；同样的功能，同样的本质原理，但不同的实现方式
- 从晶体管到集成电路：懒得一个一个焊？！晶体管间共用一块材料也是一种“偷懒”：懒人推动的科技
- 场效应晶体管的小型化之路，也是栅极的演化之路，平面、鳍状、环栅.....planar、Fin、GAA/MBC-FET
- 晶体管内的共用：共用栅极、共用绝缘层（forksheet、C-FET）
- EUV光刻机-人类雕刻工艺的巅峰

随堂测试问题（今日无需作答）

- 问题1：请用最简练的语言说明摩尔定律是个什么样子的定律，是否有其科学规律？
- 问题2：据你了解芯片的制造大致流程分几个阶段，各是什么？请用最简练的语言说明
- 选做题（如作答，请2选1）
 - 问题3A：你对我国芯片产业的现状了解多少？国产光刻机是否有可能在短期内突破封锁？请用最简练的语言说明
 - 问题3B：请用最简练的语言分享你认为摩尔定律是否还可以延续，芯片未来的出路在何方？