

МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ
(НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ)

Лабораторная работа

по дисциплине «Цифровые устройства приводных систем»

Вариант 2

Выполнил студент:
Анзимиров Кирилл Львович

Группа:
М70-404С-22

Проверил:
Кривелев А.В.

Москва 2025

Содержание

Цель работы

Разработать параметрическое описание минимизированной полностью определённой четырёхместной функции на основе транзисторов (1) минимальная сложность из МДНФ и МКНФ, 2) на основе ПЗУ), встроенных примитивов (максимальная сложность из МДНФ и МКНФ, Жегалкин, Пирс и Шеффер) и пользовательского примитива (таблица истинности).

Исходные данные

Булева функция задана в виде:

$$y = f(x_3, x_2, x_1, x_0) = V(0, 2, 6, 7, 9, 11)$$

Аналитические выражения

Минимизация функции

Построим для заданной функции таблицу истинности с минтермами m_i и макстермами M_i (табл.1).

i	$x_3x_2x_1x_0$	F	m_i	M_i
0	0000	1	$\overline{x_3x_2x_1x_0}$	
1	0001	0		$x_3 + x_2 + x_1 + \overline{x_0}$
2	0010	1	$\overline{x_3x_2x_1}\overline{x_0}$	
3	0011	0		$x_3 + x_2 + \overline{x_1} + \overline{x_0}$
4	0100	0		$x_3 + \overline{x_2} + x_1 + x_0$
5	0101	0		$x_3 + \overline{x_2} + x_1 + \overline{x_0}$
6	0110	1	$\overline{x_3}x_2x_1\overline{x_0}$	
7	0111	1	$\overline{x_3}x_2x_1x_0$	
8	1000	0		$\overline{x_3} + x_2 + x_1 + x_0$
9	1001	1	$x_3\overline{x_2}\overline{x_1}x_0$	
10	1010	0		$\overline{x_3} + x_2 + \overline{x_1} + x_0$
11	1011	1	$x_3\overline{x_2}\overline{x_1}\overline{x_0}$	
12	1100	0		$\overline{x_3} + \overline{x_2} + x_1 + x_0$
13	1101	0		$\overline{x_3} + \overline{x_2} + x_1 + \overline{x_0}$
14	1110	0		$\overline{x_3} + \overline{x_2} + \overline{x_1} + x_0$
15	1111	0		$\overline{x_3} + \overline{x_2} + \overline{x_1} + \overline{x_0}$

Таблица 1: Таблица истинности с минтермами и макстермами для заданной функции

С помощью карты Карно(табл.2) минимизируем функцию $y = f(x_3, x_2, x_1, x_0)$

$x_3x_2 \backslash x_1x_0$	00	01	11	10
00	1	0	0	1
01	0	0	1	1
11	0	0	0	0
10	0	1	1	0

Таблица 2: Карта Карно

Минимизированное выражение в МДНФ:

$$y = x_0\overline{x_2}x_3 + x_1x_2\overline{x_3} + \overline{x_0x_2x_3}$$

Минимизированное выражение в МКНФ:

$$y = (\overline{x_3} + x_0)(\overline{x_3} + \overline{x_2})(x_1 + \overline{x_2})(x_3 + x_2 + \overline{x_0})$$

Сложность найденных минимизированных функций: МДНФ - сложность 9, МКНФ - сложность 9.

Преобразуем МДНФ в полином Жегалкина:

$$y = 1 \oplus x_0 \oplus x_2 \oplus x_3 \oplus x_0x_2 \oplus x_1x_2 \oplus x_2x_3 \oplus x_2x_1x_3$$

Реализации на языке Verilog HDL

1. Параметрическое описание МДНФ на транзисторах

```
1 module inv(input x, output y);
2     supply1 vcc;
3     supply0 gnd;
4
5     pmos(y, vcc, x);
6     nmos(y, gnd, x);
7 endmodule
8
9
10 module mdnt_transistors (input [3:0] x, output y);
11     supply1 vcc;
12     supply0 gnd;
13
14     wire nx1, nx2, nx3, nx0, w1, w2, w3;
15
16     inv i1 (x[2], nx2);
17     inv i2 (x[3], nx3);
18     inv i3 (x[0], nx0);
19     inv i4 (x[1], nx1);
20
21     pmos(w1, vcc, x[3]);    pmos(w1, vcc, nx0);
22     pmos(w2, w1, x[3]);    pmos(w2, w1, x[2]);
23     pmos(w3, w2, x[2]);    pmos(w3, w2, nx1);
24     pmos(y, w3, nx3);      pmos(y, w3, nx2);    pmos(y, w3, x[0]);
25
26     pulldown(y);
27 endmodule
```

Листинг 1: Реализация МДНФ на транзисторах

2. Параметрическое описание на основе ПЗУ

```
1  module rom_based(input [3:0] x, output y);
2      supply0 gnd;
3      supply1 vcc;
4      wire [3:0] nx;
5      wire [15:0] m;
6      wire ny;
7
8      pmos(nx[0],vcc,x[0]); pmos(nx[1],vcc,x[1]); pmos(nx[2],vcc,x[2]);
9      pmos(nx[3],vcc,x[3]);
10     nmos(nx[0],gnd,x[0]); nmos(nx[1],gnd,x[1]); nmos(nx[2],gnd,x[2]);
11     nmos(nx[3],gnd,x[3]);
12
13     nmos(m[0],gnd,x[3]); nmos(m[0],gnd,x[2]); nmos(m[0],gnd,x[1]);
14     nmos(m[0],gnd,x[0]); rnmos(m[0],vcc,vcc);
15     nmos(m[1],gnd,x[3]); nmos(m[1],gnd,x[2]); nmos(m[1],gnd,x[1]);
16     nmos(m[1],gnd,nx[0]); rnmos(m[1],vcc,vcc);
17     nmos(m[2],gnd,x[3]); nmos(m[2],gnd,x[2]); nmos(m[2],gnd,nx[1]);
18     nmos(m[2],gnd,x[0]); rnmos(m[2],vcc,vcc);
19     nmos(m[3],gnd,x[3]); nmos(m[3],gnd,x[2]); nmos(m[3],gnd,nx[1]);
20     nmos(m[3],gnd,nx[0]); rnmos(m[3],vcc,vcc);
21     nmos(m[4],gnd,x[3]); nmos(m[4],gnd,nx[2]); nmos(m[4],gnd,x[1]);
22     nmos(m[4],gnd,x[0]); rnmos(m[4],vcc,vcc);
23     nmos(m[5],gnd,x[3]); nmos(m[5],gnd,nx[2]); nmos(m[5],gnd,x[1]);
24     nmos(m[5],gnd,nx[0]); rnmos(m[5],vcc,vcc);
25     nmos(m[6],gnd,x[3]); nmos(m[6],gnd,nx[2]); nmos(m[6],gnd,nx[1]);
26     ; nmos(m[6],gnd,x[0]); rnmos(m[6],vcc,vcc);
27     nmos(m[7],gnd,x[3]); nmos(m[7],gnd,nx[2]); nmos(m[7],gnd,nx[1]);
28     ; nmos(m[7],gnd,nx[0]); rnmos(m[7],vcc,vcc);
29     nmos(m[8],gnd,nx[3]); nmos(m[8],gnd,x[2]); nmos(m[8],gnd,x[1]);
30     nmos(m[8],gnd,x[0]); rnmos(m[8],vcc,vcc);
31     nmos(m[9],gnd,nx[3]); nmos(m[9],gnd,x[2]); nmos(m[9],gnd,x[1]);
32     nmos(m[9],gnd,nx[0]); rnmos(m[9],vcc,vcc);
33     nmos(m[10],gnd,nx[3]); nmos(m[10],gnd,x[2]); nmos(m[10],gnd,nx
34     [1]); nmos(m[10],gnd,x[0]); rnmos(m[10],vcc,vcc);
35     nmos(m[11],gnd,nx[3]); nmos(m[11],gnd,x[2]); nmos(m[11],gnd,nx
36     [1]); nmos(m[11],gnd,nx[0]); rnmos(m[11],vcc,vcc);
37     nmos(m[12],gnd,nx[3]); nmos(m[12],gnd,nx[2]); nmos(m[12],gnd,x
38     [1]); nmos(m[12],gnd,x[0]); rnmos(m[12],vcc,vcc);
39     nmos(m[13],gnd,nx[3]); nmos(m[13],gnd,nx[2]); nmos(m[13],gnd,x
40     [1]); nmos(m[13],gnd,nx[0]); rnmos(m[13],vcc,vcc);
41     nmos(m[14],gnd,nx[3]); nmos(m[14],gnd,nx[2]); nmos(m[14],gnd,nx
42     [1]); nmos(m[14],gnd,x[0]); rnmos(m[14],vcc,vcc);
43     nmos(m[15],gnd,nx[3]); nmos(m[15],gnd,nx[2]); nmos(m[15],gnd,nx
44     [1]); nmos(m[15],gnd,nx[0]); rnmos(m[15],vcc,vcc);
45
46     rnmos(ny,vcc,vcc);
47     nmos(ny,gnd,m[0]);
48     nmos(ny,gnd,m[2]);
49     nmos(ny,gnd,m[6]);
50     nmos(ny,gnd,m[7]);
51     nmos(ny,gnd,m[9]);
```

```

34 nmos(ny,gnd,m[11]);
35 pmos(y,vcc,ny);
36 nmos(y,gnd,ny);
37
38 endmodule

```

Листинг 2: Реализация на основе ПЗУ

3.1 МДНФ с использованием assign

```

1 module y_mdnf_assign(input [3:0] x, output z);
2
3 assign z = (x[3] & ~x[2] & x[0])
4           | (~x[3] & x[2] & x[1])
5           | (~x[3] & ~x[2] & ~x[0]);
6
7 endmodule

```

Листинг 3: МДНФ с использованием assign

3.2 Полином Жегалкина на примитивах

```

1 module zhegalkin_primitives (input [3:0] x, output z);
2
3 wire y1, y2, y3, y4, nx0, nx1, nx2, nx3;
4
5 not(nx0, x[0]);
6 not(nx1, x[1]);
7 not(nx2, x[2]);
8 not(nx3, x[3]);
9
10 and(y1, x[0], x[2]);
11 and(y2, x[1], x[2]);
12 and(y3, x[2], x[3]);
13 and(y4, x[1], x[2], x[3]);
14
15 xor(z, 1'b1, x[0], x[2], x[3], y1, y2, y3, y4);
16
17 endmodule

```

Листинг 4: Полином Жегалкина на примитивах

3.2 Полином Жегалкина с использованием assign

```

1 module zhegalkin_assign(input [3:0] x, output y);
2   assign y = 1'b1 ^ x[0] ^ x[2] ^ x[3] ^ (x[0] & x[2]) ^
3           (x[2] & x[1]) ^ (x[3] & x[2]) ^
4           (x[3] & x[2] & x[1]);
5 endmodule

```

Листинг 5: Полином Жегалкина с использованием assign

3.3 Базис Пирса

```
1 module pierce (input [3:0] x, output z);
2
3 wire y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, nx0, nx1, nx2, nx3;
4
5 not(nx0, x[0]);
6 not(nx1, x[1]);
7 not(nx2, x[2]);
8 not(nx3, x[3]);
9
10 and(y1, nx3, nx2, nx1, x[0]);
11 and(y2, nx3, nx2, x[1], x[0]);
12 and(y3, nx3, x[2], nx1, nx0);
13 and(y4, x[3], nx2, nx1, nx0);
14 and(y5, x[3], nx2, x[1], nx0);
15 and(y6, x[3], x[2], nx1, nx0);
16 and(y7, x[3], x[2], nx1, x[0]);
17 and(y8, x[3], x[2], x[1], nx0);
18 and(y9, x[3], x[2], x[1], x[0]);
19 and(y10, nx3, x[2], nx1, x[0]);
20
21 nor(z, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10);
22
23 endmodule
```

Листинг 6: Реализация в базисе Пирса

3.4 Базис Шеффера

```
1 module sheffer (input [3:0] x, output z);
2
3 wire y1, y2, y3, y4, y5, y6, nx0, nx1, nx2, nx3;
4
5 not (nx0, x[0]);
6 not (nx1, x[1]);
7 not (nx2, x[2]);
8 not (nx3, x[3]);
9
10 or (y1, x[3], x[2], x[1], x[0]);
11 or (y2, x[3], x[2], nx1, x[0]);
12 or (y3, x[3], nx2, nx1, x[0]);
13 or (y4, x[3], nx2, nx1, nx0);
14 or (y5, nx3, x[2], x[1], nx0);
15 or (y6, nx3, x[2], nx1, nx0);
16
17 nand (z, y1, y2, y3, y4, y5, y6);
18
19 endmodule
```

Листинг 7: Реализация в базисе Шеффера

4.0 Пользовательский примитив (UDP)

```
1 primitive tab1(y, x3, x2, x1, x0);
2   output y;
3   input  x3, x2, x1, x0;
4
5   table
6     0 0 0 0 : 1;
7     0 0 0 1 : 0;
8     0 0 1 0 : 1;
9     0 0 1 1 : 0;
10    0 1 0 0 : 0;
11    0 1 0 1 : 0;
12    0 1 1 0 : 1;
13    0 1 1 1 : 1;
14    1 0 0 0 : 0;
15    1 0 0 1 : 1;
16    1 0 1 0 : 0;
17    1 0 1 1 : 1;
18    1 1 0 0 : 0;
19    1 1 0 1 : 0;
20    1 1 1 0 : 0;
21    1 1 1 1 : 0;
22   endtable
23 endprimitive
24
25 module udp_module(input [3:0] x, output y);
26   tab1 udp_inst(y, x[3], x[2], x[1], x[0]);
27 endmodule
```

Листинг 8: Пользовательский примитив

4.1 Пользовательский примитив с буфером

```
1 module tab1_with_buffer(input [3:0] x, input z, output y);
2   wire w;
3   tab1 udp_inst(w, x[3], x[2], x[1], x[0]);
4   bufif1 b(y, w, z);
5 endmodule
```

Листинг 9: Пользовательский примитив с буфером

Тестовый модуль

```
timescale 1ns/1ns
module comprehensive_test;

    reg [3:0] x = 0;
    reg z = 0;
    wire y_mdnt_trans, y_rom, y_mdnf_prim, y_mdnf_assign;
    wire y_zheg_prim, y_zheg_assign, y_pierce, y_sheffer;
    wire y_udp, y_udp_buf;


    mdnt_transistors      m1(x, y_mdnt_trans);
    rom_based             m2(x, y_rom);
    mdnf_primitives       m3(x, y_mdnf_prim);
    mdnf_assign           m4(x, y_mdnf_assign);
    zhegalkin_primitives  m5(x, y_zheg_prim);
    zhegalkin_assign      m6(x, y_zheg_assign);
    pierce                m7(x, y_pierce);
    sheffer               m8(x, y_sheffer);
    udp_module            m9(x, y_udp);
    udp_with_buffer       m10(x, z, y_udp_buf);


    initial begin
        $display("=====");
        $display(" | i | x3|x2|x1|x0| MDNT_TR | ROM | MDNF_P | MDNF_A | ZHEG_P | ZHEG_A | PIERCE | SHEFF | UDP | UDP_BUF | ");
        $display("=====");
        for (integer i = 0; i <= 15; i++) begin
            x = i;
            #1;
            $display("%2d | %b%b%b%b | %b%b%b%b | %b%b%b%b | %b%b%b%b | %b%b%b%b | %b%b%b%b | %b%b%b%b | %b%b%b%b |",
                    i, x[3], x[2], x[1], x[0],
                    y_mdnt_trans, y_rom, y_mdnf_prim, y_mdnf_assign,
                    y_zheg_prim, y_zheg_assign, y_pierce, y_sheffer,
                    y_udp, y_udp_buf);
        end
        $display("=====");
    end
endmodule
```

Листинг 10: Комплексный тестовый модуль

Результаты моделирования

i	x3	x2	x1	x0	MDNT_TR	ROM	MDNF_P	MDNF_A	ZHEG_P	ZHEG_A	PIERCE	SHEFF	UDP	UDP_BUF
0	0	0	0	0	1	1	1	1	1	1	1	1	1	z
1	0	0	0	1	0	0	0	0	0	0	0	0	0	z
2	0	0	1	0	1	1	1	1	1	1	1	1	1	z
3	0	0	1	1	0	0	0	0	0	0	0	0	0	z
4	0	1	0	0	0	0	0	0	0	0	0	0	0	z
5	0	1	0	1	0	0	0	0	0	0	0	0	0	z
6	0	1	1	0	1	1	1	1	1	1	1	1	1	z
7	0	1	1	1	1	1	1	1	1	1	1	1	1	z
8	1	0	0	0	0	0	0	0	0	0	0	0	0	z
9	1	0	0	1	1	1	1	1	1	1	1	1	1	z
10	1	0	1	0	0	0	0	0	0	0	0	0	0	z
11	1	0	1	1	1	1	1	1	1	1	1	1	1	z
12	1	1	0	0	0	0	0	0	0	0	0	0	0	z
13	1	1	0	1	0	0	0	0	0	0	0	0	0	z
14	1	1	1	0	0	0	0	0	0	0	0	0	0	z
15	1	1	1	1	0	0	0	0	0	0	0	0	0	z

Выводы по работе

В процессе выполнения лабораторной работы были реализованы и исследованы несколько вариантов задания одной и той же булевой функции на языке Verilog HDL:

1. **Транзисторный уровень** — позволил рассмотреть работу схемы на самом низком уровне абстракции, проследить прохождение сигналов через отдельные транзисторы и понять, за счёт чего формируются логические операции и как можно экономить элементную базу.
2. **Реализация на ПЗУ** — продемонстрировала табличный способ задания функции по её таблице истинности. Такой подход прост для анализа и модификации, но обычно требует большего числа аппаратных ресурсов по сравнению с минимизированными логическими схемами.
3. **Использование встроенных примитивов** — показало удобство стандартных логических элементов Verilog: описания остаются наглядными, при этом синтезатор может достаточно эффективно оптимизировать получающуюся схему.
4. **Реализация в различных логических базисах** (И–НЕ, ИЛИ–НЕ, полином Жегалкина) — подтвердила, что одна и та же функция может быть эквивалентно представлена в разных математических формах, что даёт возможность выбрать базис исходя из требований к структуре и сложности схемы.
5. **Пользовательские примитивы** — показали, как можно создавать собственные логические блоки с заданным поведением (по таблице истинности или уравнениям), что повышает гибкость при описании специализированных узлов.

Моделирование всех вариантов показало совпадение выходных значений, что подтверждает корректность разработанных описаний. С точки зрения минимизации аппаратных затрат наиболее выгодной оказалась реализация на основе минимизированной МДНФ, тогда как вариант с ПЗУ является наиболее универсальным и наглядным, так как напрямую опирается на таблицу истинности функции.