ADC 采样中的阻抗匹配计算方法

关键字：ADC， 阻抗匹配

1. ADC 采样电路原理介绍

STM32 系列 MCU 中，ADC 的框架结构一般如下，其整个采样主要由采样保持电路(Sample and Hold)和 SAR 转换单元完成，如红色框内所示，其中采样保持电路负责电平采样，SAR 单元负责电平量化。



采样保持电路工作过程可以简化如下：



在采样阶段外部信号 VAIN 在采样开关 K 闭合后开始对采样保持电容 CADC 进行充电或是放电，具体过程取决于此时 VAIN 与 CADC 上的电压情况：

- VAIN 电压高于 CADC 电压，则 VAIN 对 CADC 充电；
- VAIN 电压低于 CADC 电压，则 CADC 对 VAIN 放电。

RAIN 和 RADC 代表充/放电回路上的阻抗，其将限制充放电流大小。RADC 为内部阻抗，某些型号的 MCU（比如 F1，F3 系列）会在 Datasheet 给出该值，但较新系列(比如 H7，G4，G0

系列)已经不再给出该值；RAIN 为外部阻抗，为实际采样电路设计中需要关注的，在 H7，G4，G0 等系列的 Datasheet 中会给出各种状态下允许的最大阻抗值，如 G4 中给出的信息如下表。

Resolution	Sampling cycle @60 MHz	Sampling time [ns]	R_{AIN} max (Ω)	
			Fast channels(3)	Slow channels(4)
12 bits	2.5	41.67	100	N/A
	6.5	108.33	330	100
	12.5	208.33	680	470
	24.5	408.33	1500	1200
	47.5	791.67	2200	1800
	92.5	1541.67	4700	3900
	247.5	4125	12000	10000
	640.5	10675	39000	33000
10 bits	2.5	41.67	120	N/A
	6.5	108.33	390	180
	12.5	208.33	820	560
	24.5	408.33	1500	1200
	47.5	791.67	2200	1800
	92.5	1541.67	5600	4700
	247.5	4125	12000	10000
	640.5	10675	47000	39000

在设定的采样保持时间结束后，采样开关 K 断开，ADC 进入量化转换阶段，最终的转换结果只取决此时 CADC 上的电压。为了得到准确的采样结果，就需要进行采样电路的阻抗匹配设计，选择合理的采样保持时间和输入阻抗，保证在采样阶段结束后，CADC 上的电压与 VAIN 一致。

2. 阻抗不匹配带来的问题

在一个 ADC 转换单元中，所有的通道共用一个采样保持电容，假设在当前通道进行采样前，前一个通道采样时输入电压接近 VREF(比如 3.3V)，而当前需要采样的通道电压为 0V，该情况下采样开关闭合后，CADC 将对外放电，如下图所示。在 RAIN 一定的情况下，若是采样时间 Ts 不够，如左图所示，则会出现在采样时间结束后，CADC 上电压并没有达到与 VAIN (即 0V)一致，最终结果解释转换结果偏大。在将采样时间 Ts 延长，保证采样时间结束后，CADC 电压达到 VAIN (0V)，如右图所示，此时再进入转换量化后将得到准确的采样结果。



3. 阻抗不匹配处理方法

按照前述的理论，在实际 ADC 采样的设计中，可以从几方面来实现阻抗匹配：

- 增加采样时间
  - 软件配置更长的采样周期
  - 降低 ADC 时钟 F_{ADC}
- 减少采样回路的输入阻抗
  - 减少 R_{AIN}
  - 采样信号添加一级运放跟随，然后再进入 ADC 输入端口



- 外部并联滤波电容 C_{EXT}，容值至少为 C_{ADC} 的 8192 倍（12bit，允许 0.5LSB 误差），且采样前 C_{EXT} 的电平与 V_{AIN} 一致。



4. 如何判断阻抗是否匹配

实际设计中，由于电路可能存在多级滤波以及 PCB 线路的寄生特性，往往比较难判断输入阻抗是否匹配，建议的最直接的方式是通过示波器查看 ADC 采样端口的波形，下面给出一个示例，在相同的输入阻抗下，不同的采样时间配置下的采样波形，以说明如何判断设计是否合理。





- 输入电压：~435mv
- 采样时长：
  - 3.8us(47.5cycles)
- 采样结果：
  - ~382mv



- 输入电压：~435mv
- 采样时长：
  - 7.4us(92.5cycles)
- 采样结果：
  - ~392mv



- 输入电压：~435mv
- 采样时长：
  - 19.8us(247.5cycles)
- 采样结果：
  - ~416mv

- 输入电压：~435mv
- 采样时长：
  - 51.2us(640.5cycles)
- 采样结果：
  - ~435mv

以上波形中，通过将采样时间从 3.8us 增加到 51.2us，在采样时间结束点的电压从 382mv 提升到 435mv，可以判断当采样时间为 51.2us 时，将得到准确的采样结果。所以在实际中可以通过观测采样结束点的电压是否和输入电压一致来判断输入阻抗的设计或是采样时间的选择是否合理。

5. 小结

本文对 SAR 型 ADC 的架构和采样电路的工作原理进行了简单的介绍，在实际的 ADC 应用中，如果输入阻抗与采样时间不匹配，就无法得到准确的采样结果，本文针对此问题给出了如何保证阻抗匹配，以及如何通过示波器的观测采样波形判断输入阻抗和采样时间的选择是否合理的方法。

版本历史

日期	版本	变更
2024 年 09 月 24 日	1.0	首版发布

重要通知 - 请仔细阅读

意法半导体公司及其子公司 （“ST”）保留随时对 ST 产品和 / 或本文档进行变更的权利，恕不另行通知。买方在订货之前应获取关于 ST 产品的最新信息。 ST 产品的销售依照订单确认时的相关 ST 销售条款。

买方自行负责对 ST 产品的选择和使用， ST 概不承担与应用协助或买方产品设计相关的任何责任。

ST 不对任何知识产权进行任何明示或默示的授权或许可。

转售的 ST 产品如有不同于此处提供的信息的规定，将导致 ST 针对该产品授予的任何保证失效。

ST 和 ST 徽标是 ST 的商标。若需 ST 商标的更多信息，请参考 *www.st.com/trademarks*。所有其他产品或服务名称均为其 各自所有者的财产。

本文档是 ST 中国本地团队的技术性文章，旨在交流与分享，并期望借此给予客户产品应用上足够的帮助或提醒。若文中内容存有局限或与 ST 官网资料不一致，请以实际应用验证结果和 ST 官网最新发布的内容为准。您拥有完全自主权是否采纳本文档（包括代码，电路图等）信息，我们也不承担因使用或采纳本文档内容而导致的任何风险。

本文档中的信息取代本文档所有早期版本中提供的信息。

© 2020 STMicroelectronics - 保留所有权利