


Simple Processor



מגישים : שובי פסקו
יוסף סוקוליק

במעבדה זו נדרשנו להשתלב במימוש של מעבד פשוט כלומר, קיבלנו skeleton של קוד ורילוג והיינו צריכים להבין את חלקי הקוד הקיים ולהשלים את החלקים החסרים.

המעבד שנדרשנו לממש אמור לבצע מס' פקודות אריתמטיות ופקודות זיכרון, נפרט את הפקודות השונות:

- פקודת mvi - פקודה בה אנו כותבים ערך מספרי לזיכרון.
- פקודת mv - פקודה בה אנו מעתיקים ערך הכתוב בתא אחד בזיכרון לתא שני.
- פקודת add - פקודת חיבור בין שני מספרים השמורים בזיכרון.
- פקודת sub - פקודת חיסור בין שני מספרים השמורים בזיכרון.

בנוסף, נדרשנו לממש פקודה נוספת אותה המעבד יוכל לבצע

- פקודת num of ones - פקודה המונה את מס' האחדות מהן מורכב מס' השמור בזיכרון ומכניסה אותה לתא אחר בזיכרון.

למעבד ישנו mux המנהל את הזיכרון (קריאה/ כתיבה), זיכרון של שמונה רגיסטרים בני 9-bit כל אחד, יחידת ALU המבצעת את הפעולות האריתמטיות ויחידה המבצעת את ספירת האחדות.

המצבים במכונת המצבים המממשת את המעבד הם מחזורי השעון הדרושים לביצוע כל פקודה. ישנן פקודות הדורשות שני מחזורי שעון בלבד למילואן וישנן פקודות הדורשות ארבעה מחזורי שעון. כאשר פקודה אחת מתבצעת הפקודה האחרת ממתינה ואינה מתחילה להתבצע. הארכיטקטורה של מעבד זה דומה לארכיטקטורת Multi-Cycle-MIPS שלמדנו בקורס "מבנה המחשב".

נפרט מה מתבצע בכל מחזור שעון בפקודות השונות. כאשר בכל מחזור שעון אנחנו מעלים את הסיגנלים הנצרכים.

בכל הפקודות המחזור הראשון זהה:

T_0 - המעבד מקבל את הפקודה ואת הרגיסטרים מ- Din ע"י המשתמש דרך SW שבכרטיס המשתמש מכניס 9 ביטים שהם הפקודה (I) ומיקום הרגיסטרים R_X ו R_Y (זה מסודר כך: IIIXXXXYYY). המעבד שומר את הפקודה ומיקומי הרגיסטרים ברגיסטר IR.

- עבור פקודת mvi, הכנסת מילה (בגודל 9-bit) Din לזיכרון, (opcode 000)
 $R_x \leq Int$

T_1 - המעבד בורר את המילה מהמוקס (ע"י העלאת הסיגנל DIN_{out}) ושומר אותו ב- R_x .

- עבור פקודת mv, העתקה מרגיסטר אחד לשני בזיכרון, (opcode 001) $R_x \leq R_y$.

T_1 - המעבד בורר את R_y מהמוקס (ע"י העלאת הסיגנל $R0 \dots R7_{out}$) ושומר אותו לתוך R_x .

- עבור פקודת add, חיבור (opcode 010) או עבור פקודת sub, (opcode 011) בין ערכים השמורים בשני רגיסטרים צריך 4 מחזורי שעון. והפקודה נקבעת כך: $R_x = R_x \pm R_y$

T_1 - המעבד בורר את R_x מהמוקס ושומר אותו ברגיסטר A שנכנס לALU.

T_2 – המעבד בורר את R_y מהמוקס ומבצע את החיבור/חיסור ואת התוצאה הוא כותב לרגיסטר G שנכנס למוקס.

T_3 – המעבד בורר את G מהמוקס ושומר אותו ב- R_x .

- עבור פקודת ספירת כמות האחדות במילה השמורה ברגיסטר והכנסתו לרגיסטר אחר (opcode 100). צריך 3 מחזורי שעון. $R_y \leq \text{number of ones}(R_x)$.

T_1 – המעבד בורר את R_x מהמוקס ומכניס אותו אל תוך מודל העזר שסופר את כמות האחדות, ואת מספר האחדות שומרים ברגיסטר reg_ones .

T_2 – המעבד בורר את reg_ones מהמוקס ושומר אותו ב- R_y .

בסוף כל פקודה אנחנו גם מעלים את הסיגנל Done.

לאחר שהסברנו את המבנה הכללי של המעבד נתחיל להסביר את המודלים השונים שיצרנו.

Processor

זהו המודל הראשי של המעבד (top) והוא מכיל את מימוש הרגיסטרים והחוטאים של המערכת, קריאה לכל מודלי העזר וכן את מכונת המצבים של המעבד. המודל בנוי כך שבהתחלה אנחנו מגדירים את כל החוטאים הפנימיים שנצרכים לנו, לאחר מכן את מכונת המצבים שהיא ליבו של המעבד ולבסוף קוראים למודלי העזר שלנו.

הכניסות

שעון/Clock - שעון המערכת. מחובר ל- KEY_1 בכרטיס ובכך אנחנו קובעים את תדר המעבד.

איתחול/Resetn - כפתור האיתחול. מחובר ל- KEY_0 בכרטיס.

הפקודה/Din - הדאטה שמכניסים למערכת והוא וקטור של 9 ביטים. מחובר ל- SW_{8-0} בכרטיס.

הרץ/Run – התחלת הפקודה. מחובר ל- SW_9 בכרטיס.

המוצאים

המוצא של המוקס/BusWires - המוצא שנבחר על ידי המוקס והוא וקטור של 9 ביטים. מחובר ל- $LEDR_{8-0}$ בכרטיס.

'סיימו/ Done - מעלה 1 כאשר מסיימים פקודה. מחובר ל- $LEDR_9$ בכרטיס.

עכשו נתחיל להסביר את כל קטעי הקוד.

בתחילת המודל אנחנו מגדירים את כל החוטאים הפנימיים של המערכת והמצבים השונים. וכן מתרגמים את החלקים השונים של הדאטה לפקודה עצמה, R_x ו- R_y על ידי מודל שניתן לנו dec3to8 שהוא בעצם מפענח בינארי (Decoder).

מצורף הקוד :

```

1 module proc (DIN, Resetn, Clock, Run, Done, Buswires);
2     input wire [8:0] DIN;
3     input wire Resetn, Clock, Run;
4     output reg Done;
5     output wire [8:0] Buswires;
6
7
8     parameter T0 = 2'b00, T1 = 2'b01, T2 = 2'b10, T3 = 2'b11;
9
10    reg [1:0] Tstep_Q;//cs
11    reg [1:0] Tstep_D;//ns
12    wire [2:0] I;//instruction
13    wire [7:0] Xreg;// en the reg that we write to
14    wire [7:0] Yreg;
15
16    //the register enablers
17    reg [7:0] Rin;
18    reg IRin, Ain, Gin, add_sub, O_in;
19
20    //the mux selectors
21    reg DIN_out, Gout, ones_out;
22    reg [8:0] Rout;
23
24    //the input to the mux
25    wire [8:0] R0;
26    wire [8:0] R1;
27    wire [8:0] R2;
28    wire [8:0] R3;
29    wire [8:0] R4;
30    wire [8:0] R5;
31    wire [8:0] R6;
32    wire [8:0] R7;
33    wire [8:0] ones;
34    wire [8:0] G;
35    wire [8:0] num_of_1;//output of ones
36
37    //internal wires for reg usage
38    wire [8:0] A;//input to the addsub
39    wire [8:0] IR;// the instruction that is being executed (the IR reg)
40    wire [8:0] Alu_G;//wire between addsub and G
41
42
43    assign I = IR[8:6];
44    dec3to8 decX (IR[5:3], 1'b1, Xreg);
45    dec3to8 decY (IR[2:0], 1'b1, Yreg);
46
47
48

```

לאחר מכן נדאג למעבר בין המצבים כלומר בין ה'מצב הנוכחי' (Tstep_Q) ל'מצב הבא' (Tstep_D), וזה בנוי בצורה הרגילה על פי שעות המערכת. כאשר אנחנו לוחצים על כפתור האתחול אנחנו מחזירים את ה'מצב הנוכחי' (Tstep_Q) לT0 ובכך מפסיקים את הריצה של הפקודה.

מצורף הקוד :

```

50
51 // Control FSM flip-flops
52 always @(posedge Clock, negedge Resetn)
53 begin
54     if (!Resetn)
55     begin
56         Tstep_Q <= T0;
57     end
58     else
59     begin
60         Tstep_Q <= Tstep_D;
61     end
62 end
63

```

הגדרנו ארבע מצבים שונים שהם ארבעת מחזורי השעות שנצרך לפקודה הארוכה ביותר. המצבים לא משתנים עד שנקבל את הפקודה 'להריץ' (Run) על ידי לחיצה על כפתור, לאחר הלחיצה המצב הנוכחי עובר ממחזור למחזור עד שמסיימים את הפקודה ומעלים את האות 'סיימנו' (Done) ובכך חוזרים למחזור הראשון T_0 .

מצורף הקוד :

```

64
65 // Control FSM state table
66 always @(Tstep_Q, Run, Done)
67 begin
68   case (Tstep_Q)
69     T0: // data is loaded into IR in this time step
70       if (~Run)
71         Tstep_D = T0;
72       else
73         begin
74           Tstep_D = T1;
75         end
76     T1:
77     begin
78       if(Done)
79         Tstep_D = T0;
80       else
81         Tstep_D = T2;
82     end
83     T2:
84     if(Done)
85       Tstep_D = T0;
86     else
87       Tstep_D = T3;
88     T3:
89       Tstep_D = T0;
90   endcase
91 end
92
93

```

במהלך כל מחזור אנחנו מעלים את אותות הבקרה של המערכת הנצרכים לאותו מחזור (לכתוב לתוך רגיסטר או לקרוא מתוך המוקס), לפי הפקודה שאנחנו מבצעים. כאשר אנחנו מכבים את כל האותות בקרה בתחילת הalways ומעלים אותם לפי הצורך.

מצורף הקוד :

```

93
94 // Control FSM outputs
95 always @(Tstep_Q or I or Xreg or Yreg)
96 begin
97   Rin <= 8'b0;
98   Ain <= 1'b0;
99   Gin <= 1'b0;
100   Rout <= 9'b0;
101   Din_out <= 1'b0;
102   Gout <= 1'b0;
103   add_sub <= 1'b0;
104   Done <= 1'b0;
105   O_in <= 1'b0;
106   ones_out <= 1'b0;
107
108   case (Tstep_Q)
109     T0: begin // store DIN in IR in time step 0 begin
110           IRin <= 1'b1; //en for register IR
111         end
112
113     T1: //define signals in time step 1
114     begin
115       IRin <= 1'b0; //closes the instruction reg
116       case (I)
117         3'b000:
118         begin
119           Rin <= Xreg;
120           Rout <= Yreg;
121           Done <= 1'b1;
122         end
123         3'b001:
124         begin
125           Rin <= Xreg;
126           Din_out <= 1'b1;
127           Done <= 1'b1;
128         end
129         3'b010:
130         begin
131           Rout <= Xreg;
132           Ain <= 1'b1;
133         end
134         3'b011:
135         begin
136           Rout <= Xreg;
137           Ain <= 1'b1;
138         end
139         3'b100:
140         begin
141           Rout <= Xreg;
142           O_in <= 1'b1;
143         end
144       endcase
145     end
146   end
147 end
148

```

```

149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189

T2: //define signals in time step 2
case (I)
  3'b010:
  begin
    Rout <= Yreg;
    Gin <= 1'b1;
  end
  3'b011:
  begin
    Rout <= Yreg;
    Gin <= 1'b1;
    add_sub <= 1'b1;
  end
  3'b100:
  begin
    Rin <= Yreg;
    ones_out <= 1'b1;
    Done <= 1'b1;
  end
endcase

T3: //define signals in time step 3
case (I)
  3'b010:
  begin
    Gout <= 1'b1;
    Rin <= Xreg;
    Done <= 1'b1;
  end
  3'b011:
  begin
    Gout <= 1'b1;
    Rin <= Xreg;
    Done <= 1'b1;
  end
endcase
endcase
end

```

לבסוף הגדרנו את כל הרגיסטרים שהשתמשנו במהלך התוכנית וכן קראנו למודלי עזר שיצרנו ויתבארו בהמשך.

```

191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213

regn reg_0 (Buswires, Rin[0], Clock, R0);
regn reg_1 (Buswires, Rin[1], Clock, R1);
regn reg_2 (Buswires, Rin[2], Clock, R2);
regn reg_3 (Buswires, Rin[3], Clock, R3);
regn reg_4 (Buswires, Rin[4], Clock, R4);
regn reg_5 (Buswires, Rin[5], Clock, R5);
regn reg_6 (Buswires, Rin[6], Clock, R6);
regn reg_7 (Buswires, Rin[7], Clock, R7);

regn reg_A (Buswires, Ain, Clock, A);
regn reg_G (Alu_G, Gin, Clock, G);
regn reg_IR (DIN, IRin, Clock, IR);
regn reg_ones (num_of_1, O_in, Clock, ones);

AddSub alu(.regA(A), .Bus(Buswires), .add_sub(add_sub), .regG(Alu_G));
mux_eleven2one mux(DIN, R0, R1, R2, R3, R4, R5, R6, R7, G, ones, Rout,
                  Gout, DIN_out, ones_out, Buswires);
ones ones1(.Rx(Buswires), .num_of_1(num_of_1));

endmodule

```

לצורך בדיקת המעבד הוצאנו למוצא גם את הרגיסטר הראשון והשני כדי שנוכל לקרוא את המילה השמורה בהם ולוודא את ביצוע הפקודות. כמו כן נשים לב שכאשר אנחנו לוחצים על כפתור האתחול אנחנו בעצם מעבירים את מכונת המצבים למצב הראשון T_0 , והפקודה נכנסת לרגיסטר ונשמרת שם וכאשר אנחנו מפסיקים ללחוץ על כפתור האתחול המעבד ממשיך למצב T_1 ובכך אנחנו 'מדלגים' על T_0 בפקודה הראשונה.


בסימולציה הכנסנו את המספר 5 לתוך רגיסטר 0 לאחר מכן העברנו את המספר R_0 ל- R_1 (עכשיו המספר 5 נמצא בתוך שניהם לפי הגדרת הפקודה).

אחרי זה חיברנו בין שני הרגיסטרים כך: $R_1 = R_1 + R_0$ ונצפה שיהיה 10 ב R_1 ו R_0 יהיה ללא שינוי.


נחסר בין שניהם כך: $R_1 = R_1 - R_0$. נצפה שבשני הרגיסטרים יהיה שוב את המספר 5.

לבסוף נספור את כמות האחדים שנמצא ב R_0 ונכניס את המספר הזה ל R_1 . כלומר ב R_1 יהיה את המספר 2.

וקיבלנו לפי מה שציפינו:




צילום תקריב של ההתחלה:




נבדוק עכשיו מספר מקרי קצה, כדי להקל על ההבנה האם המעבד הצליח או לא השתמשנו באותם ערכים ובסדר הפקודות כמו שיש למעלה.


השארנו את פקודת ספירת האחדות וכן את פקודת החיבור בלי ללחוץ על 'הרץ' ורואים שכל עוד לא מורים למעבד 'הרץ' הוא לא מריץ את הפקודה.



הכנסנו פקודת אפסים ב Din תוך כדי החיבור וכן הכנסו פקודת add ופקודת mov תוך כדי החיסור.



בנוסף לסימולציה לעיל הכנסנו מספר 'הרץ' תוך כדי שהמעבד באמצע פקודה אחרת ואנחנו מצפים שלא ישתנה כלום.



mux_eleven2one

חלק בסיסי במעבד שלנו הוא המוקס שתפקידו לבחור מאיפה אנחנו לוקחים את המידע שלנו לפקודות השונות. תפעול המוקס יתבצע על ידי מכונת המצבים.

בחרנו לממש את המוקס על ידי כמה תנאים (IF) ולא על ידי וקטור ארוך שכולל את הכול (שהיה קל יותר לוודא נכונות באופן זה), כדי שהמודל עצמו יהיה קריא יותר והסלקטור ברור יותר וכן יהיה מובן יותר במכונת המצבים עצמה איזה סיגנל אנחנו מעלים או מורידים ולמה.

כניסות- מקבל את כל הכניסות שלו מהמודל הראשי proc. הכניסות מחולקות לשניים הכניסות והסלקטור.

מוצא-Bus- זהו המוצא המרכזי של המעבד, כמו כן משתמשים בו לצורך בחירת איזה מידע יכתב לרגיסטר וכן לבחירת מידע שייכנס לALU או לספירת האחדות.


מצורף הקוד שכתבנו :


```

1 module mux_eleven2one(
2     // inputs to the mux
3     input wire [8:0] DIn,
4     input wire [8:0] R0,
5     input wire [8:0] R1,
6     input wire [8:0] R2,
7     input wire [8:0] R3,
8     input wire [8:0] R4,
9     input wire [8:0] R5,
10    input wire [8:0] R6,
11    input wire [8:0] R7,
12    input wire [8:0] G,
13    input wire [8:0] ones,
14    //selectors
15    input wire [7:0] Rout,
16    input wire Gout,
17    input wire DIn_out,
18    input wire ones_out,
19
20    output reg [8:0] Bus
21);
22
23 always @(Rout, Gout, DIn_out)
24 begin
25     if(Gout)
26         Bus = G;
27
28     else if (DIn_out)
29         Bus = DIn;
30
31     else if (ones_out)
32         Bus = ones;
33     else
34     begin
35         case(Rout)
36             8'b00000001: Bus = R0;
37             8'b00000010: Bus = R1;
38             8'b00000100: Bus = R2;
39             8'b00001000: Bus = R3;
40             8'b00010000: Bus = R4;
41             8'b00100000: Bus = R5;
42             8'b01000000: Bus = R6;
43             8'b10000000: Bus = R7;
44         endcase
45     end
46 end
47
48 endmodule
49
50

```

לצורך בדיקת המודל הכנסנו לסימולטור ובדקנו את כל הכניסות השונות. מקרי קצה כגון ששני סיגנלים יהיו למעלה, אכן יכולים להוות בעיה למערכת אבל אנחנו דואגים במודל הראשי להכניס קלט תקין בלבד ולכן מקרים כגון אלו לא אמורים להתקיים.



AddSub

זה הALU של המעבד שלנו, המודל שאחראי על הפקודות חיבור וחסור. אנחנו מקבלים שני רגיסטרים וסיגנל המורה האם לבצע חיבור או חיסור, והיחידה מבצעת כך את הפקודה:

$$regG = regA \pm Bus$$

כניסות - מקבל כניסה אחת מהרגיסטר A וכניסה אחת מהמוקס.


מוצא regG - יכנס לתוך המוקס וייכתב אל תוך הרגיסטר R_x זמן מחזור מאוחר יותר.

מצורף הקוד שכתבנו:

```

1 module AddSub(
2     input wire [8:0] regA,
3     input wire [8:0] Bus,
4     input wire add_sub, //0 for add, 1 for sub
5
6     output reg [8:0] regG
7 );
8
9     always @(regA)
10    begin
11        if (~add_sub)
12            regG <= regA + Bus;
13        else
14            regG <= regA - Bus;
15        end
16    endmodule
17
18
```

בידקנו את תקינות המודל והכנסנו לסימולטור מקרי קצה מסוימים כגון חיבור וחסור של 0 וכן כאשר רק אחד מהרגיסטרים משתנה וקיבלנו תוצאות כמצופה. יש להעיר שבהתאם לדרישות לא התייחסנו למקרה של גלישה או קבלת מספר שלילי.




ones

המודל מקבל רגיסטר ומחזיר את כמות האחדות שיש בו.

מימשנו את זה על ידי לולאה פשוטה שעוברת על כל הביטים ברגיסטר וסוכמת את כמות האחדות. מכיוון שמדובר בשפת תיאור חומרה (HDL) אין באמת דבר כזה לולאה המבצעת איטרציה אחרי איטרציה, שהרי מדובר בחומרה פיזית. אבל עדיין בורילוג אפשר לכתוב לולאות, וורילוג בעצם מתרגם את הלולאה כאל דרך מקוצרת לתאר שכפול של חומרה בהתאם לכמות האיטרציות הדרושות.

מצורף התרשים בלוקים של הקוד כדי להסביר בצורה וויזואלית את דרך פעולת הלולאה:



מצורף הקוד שכתבנו:

```

1 module ones(input wire [8:0] Rx,
2   output reg [8:0] num_of_1);
3   integer i;
4   always @(Rx)
5   begin
6       num_of_1 = 8'b0;
7
8       for(i=0; i<9; i=i+1)
9           if(Rx[i]==1'b1)
10              num_of_1 = num_of_1 + 8'b1;
11
12   end
13 endmodule
14

```

מצורפת סימולציה לבדיקת התקינות של המודל, בדקנו מקרי קצה מסוימים ורואים שהלולאה תקינה ומקבלים תוצאות כמצופה.

| | | 0 ps | 80,0 ns | 160,0 ns | 240,0 ns | 320,0 ns |
|--|------------|-------|-----------|-----------|-----------|-----------|
| | Name | 0 ps | | | | |
| | | 0 ps | | | | |
| | > Rx | B ... | 000000000 | 111111111 | 000000111 | 000010101 |
| | > num_of_1 | B ... | 000000000 | 000001001 | 000000011 | 000000010 |

מצורף קישור לסרטון שבו אנו מציגים את ביצועי המעבד על הכרטיס:

<https://drive.google.com/file/d/1Avsmd6cIrcExSCZz4aY6ZorErwlYfbMz/view?usp=sharing>