
Simple Processor



מגישים: שובי פסקו

יוסף סוקוליק

במעבדה זו נדרשנו להשתלב במימוש של מעבד פשוט כלומר, קיבלנו skeleton של קוד ורילוג והיינו צריכים להבין את חלקי הקוד הקיים ולהשלים את החלקים החסרים.

המעבד שנדרשנו לממש אמור לבצע מס׳ פקודות אריתמטיות ופקודות זיכרון, נפרט את הפקודות השונות:

- פקודת mvi- פקודה בה אנו כותבים ערך מספרי לזיכרון.
- פקודת mv פקודה בה אנו מעתיקים ערך הכתוב בתא אחד בזיכרון לתא שני.
 - פקודת add- פקודת חיבור בין שני מספרים השמורים בזיכרון.
 - פקודת sub- פקודת חיסור בין שני מספרים השמורים בזיכרון.

בנוסף, נדרשנו לממש פקודה נוספת אותה המעבד יוכל לבצע

פקודת of ones פקודה המונה את מסי האחדות מהן מורכב מסי השמור בזיכרון
 ומכניסה אותה לתא אחר בזיכרון.

למעבד ישנו mux המנהל את הזיכרון (קריאה/ כתיבה), זיכרון של שמונה רגיסטרים בני mux אחד, יחידת ALU המבצעת את הפעולות האריתמטיות ויחידה המבצעת את ספירת האחדות.

המצבים במכונת המצבים המממשת את המעבד הם מחזורי השעון הדרושים לביצוע כל פקודה. ישנן פקודות הדורשות שני מחזורי שעון בלבד למילואן וישנן פקודות הדורשות ארבעה מחזורי שעון בלבד למילואן וישנן פקודות הדורשות ארבעה מחזורי שעון. כאשר פקודה אחת מתבצעת הפקודה האחרת ממתינה ואינה מתחילה להתבצע. הארכיטקטורה של מעבד זה דומה לארכיטקטורת Multi-Cycle-MIPS שלמדנו בקורס "מבנה המחשב".

נפרט מה מתבצע בכל מחזור שעון בפקודות השונות. כאשר בכל מחזור שעון אנחנו מעלים את הסיגנלים הנצרכים.

בכל הפקודות המחזור הראשון זהה:

שבכרטיס את הפקבד מקבל את הפקודה ואת הרגיסטרים מ- ${
m Din}$ עייי המשתמש דרך ה ${
m SW}$ שבכרטיס המשתמש מכניס 9 ביטים שהם הפקודה (I) ומיקום הרגיסטרים ${
m R_{Y}}$ (${
m R_{X}}$ (זה מסודר כך : ${
m IR}$). המעבד שומר את הפקודה ומיקומי הרגיסטרים ברגיסטר

- (opcode 000) עבור פקודת Dina (9-bit מילה (בגודל mvi איכרון, mvi עבור פקודת . $R_x <= Int$
- R_x -ושומר אותו ב- (DIN_{out} המעבד בורר את המילה מהמוקס (עייי העלאת הסיגנל T_1
 - $R_x <= R_y$ (opcode 001) עבור פקודת mv, העתקה מרגיסטר אחד שני בזיכרון, m
- R_{x} ושומר אותו לתוך ($R0 \dots R7_{out}$ המעבד בורר את R_{v} מהמוקס (עייי העלאת הסיגנל T_{1}
 - יבין ערכים (opcode 011) ,sub או עבור פקודת (opcode 010) בין ערכים , add עבור פקודת אבור פקודת אוורי פקודת און. או פאמורים בשני רגיסטרים אריך 4 מחזורי שעון. והפקודה נקבעת ב $R_x=R_x\pm R_y$:
 - ${
 m ALU}$ המעבד בורר את מהמוקס ושומר אותו ברגיסטר R_x שנכנס ל- $-T_1$

הוא כותב התוצאה התוצאה החיבור/חיסור מהמוקס מהמוקס מהמוקס מהמוקס החיבור החיבור התוצאה הוא כותב T_2

 R_x -ם המעבד בורר את G מהמוקס ושומר אותו $-T_3$

עבור פקודת ספירת כמות האחדות במילה השמורה ברגיסטר והכנסתו לרגיסטר אחר $R_y <= number\ of\ ones(R_x)$. צריך 3 מחזורי שעון. (opcode 100)

ממות שסופר את מודל תוך אל תוך מותניס את מהמוקס מהמוקס את בזרר את $-T_1$ המעבד בורר את מספר האחדות שומרים ברגיסטר ברגיסטר האחדות, ואת מספר האחדות שומרים ברגיסטר

 $R_{
u}$ -בורר את מהמוקס מהמוקס מהמוקס בורר את – T_2

בסוף כל פקודה אנחנו גם מעלים את הסיגנל Done.

לאחר שהסברנו את המבנה הכללי של המעבד נתחיל להסביר את המודלים השונים שיצרנו.

Processor

זהו המודל הראשי של המעבד (top) והוא מכיל את מימוש הרגיסטרים והחוטים של המערכת, קריאה לכל מודלי העזר וכן את מכונת המצבים של המעבד. המודל בנוי כך שבהתחלה אנחנו מגדירים את כל החוטים הפנימיים שנצרכים לנו, לאחר מכן את מכונת המצבים שהיא ליבו של המעבד ולבסוף קוראים למודלי העזר שלנו.

הכניסות

. שעון המערכת. מחובר ל- KEY_1 בכרטיס ובכך אנחנו קובעים את המערכת. מחובר ל-Clock

. בכרטיס κEY_0 בכרטיס - Resetn כפתור האיתחול

. בכרטיס מחובר ל- SW_{8-0} בכרטיס. מחובר ל- SW_{8-0} בכרטיס.

 SW_9 – התחלת הפקודה. מחובר ל- SW_9 בכרטיס.

המוצאים

המוצא של המוקס הווא וקטור של 9 ביטים. מחובר BusWires המוצא של המוקס המוצא של המוקס - המוצא שנבחר על $LEDR_{8-0}$ בכרטיס.

. בכרטיס בלה $LEDR_9$ - מעלה Done בכרטיס מסיימים פקודה. מחובר ל-

עכשיו נתחיל להסביר את כל קטעי הקוד.

בתחילת המודל אנחנו מגדירים את כל החוטים הפנימיים של המערכת והמצבים השונים. וכן מתרגמים את החלקים השונים של הדאטה לפקודה עצמה, R_{y} על ידי מודל שניתן לנו dec3to8 מתרגמים את החלקים השונים של הדאטה לפקודה עצמה, עצמה (Decoder).

: מצורף הקוד

```
module proc (DIN, Resetn, Clock, Run, Done, BusWires);
    input wire [8:0] DIN;
    input wire Resetn, Clock, Run;
   3
                                                output reg Done;
output wire [8:0] BusWires;
  4
  6
  8 9
                                                parameter T0 = 2'b00, T1 = 2'b01, T2 = 2'b10, T3 = 2'b11;
                                                reg [1:0] Tstep_Q;//cs
reg [1:0] Tstep_D;//ns
wire [2:0] I;//instruction
wire [7:0] Xreg;// en the reg that we write to
wire [7:0] Yreg;
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
                                                //the register enablers
reg [7:0] Rin;
reg IRin, Ain, Gin, add_sub, O_in;
                                                //the mux selectors
reg DIn_out, Gout, ones_out;
reg [8:0] Rout;
                                                 //the input to the mux
                                                wire [8:0] R1;
wire [8:0] R2;
wire [8:0] R3;
wire [8:0] R4;
                                                                           R5;
R6;
R7;
                                                 wire
                                                wire [8:0] R5;
wire [8:0] R6;
wire [8:0] R7;
wire [8:0] ones;
wire [8:0] G;
wire [8:0] num_of_1;//output of ones
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
                                                //internal wires for reg usage
wire [8:0] A;//input to the addsub
wire [8:0] IR;// the instruction that is being executed (the IR reg)
wire [8:0] Alu_G;//wire between addsub and G
                                                assign I = IR[8:6];
dec3to8 decX (IR[5:3], 1'b1, Xreg);
dec3to8 decY (IR[2:0], 1'b1, Yreg);
```

לאחר מכן נדאג למעבר בין המצבים כלומר בין הימצב הנוכחיי (Tstep_Q) לימצב הבאי (Tstep_D), וזה בנוי בצורה הרגילה על פי שעון המערכת. כאשר אנחנו לוחצים על כפתור האתחול אנחנו מחזירים את הימצב הנוכחיי (Tstep_Q) לT ובכך מפסיקים את הריצה של הפקודה.

: מצורף הקוד

הגדרנו ארבע מצבים שונים שהם ארבעת מחזורי השעון שנצרך לפקודה הארוכה ביותר. המצבים לא משתנים עד שנקבל את הפקודה ילהריץי (Run) על ידי לחיצה על כפתור, לאחר הלחיצה המצב הנוכחי עובר ממחזור למחזור עד שמסיימים את הפקודה ומעלים את האות יסיימנוי (Done) ובכך חוזרים למחזור הראשון T_0 .

מצורף הקוד:

```
| Control FSM state table | always @(Tstep_Q, Run, Done) | begin | case (Tstep_O) | To: // data is loaded into IR in this time step | if (-Run) | Tstep_D = T0; else | begin | Tstep_D = T1; end | T1: begin | Tstep_D = T0; else | lif(Done) | Tstep_D = T0; else | lif(Done) | Tstep_D = T2; end | T2: else | lif(Done) | Tstep_D = T2; end | Tstep_D = T0; else | Tstep_D = T0; endcase | end | Tstep_D = T0; endcase | end | Endcase | end | Endcase | end | Endcase | E
```

במהלך כל מחזור אנחנו מעלים את אותות הבקרה של המערכת הנצרכים לאותו מחזור (לכתוב לתוך רגיסטר או לקרוא מתוך המוקס), לפי הפקודה שאנחנו מבצעים. כאשר אנחנו מכבים את כל האותות בקרה בתחילת הalways ומעלים אותם לפי הצורך.

:מצורף הקוד

```
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
110
111
                                           // Control FSM outputs
always @(Tstep_Q or I or Xreg or Yreg)
begin
                                                             Rin <= 8'b0;

Ain <= 1'b0;

Gin <= 1'b0;

Rout <= 9'b0;

DIn_out <= 1'b0;

Gout <= 1'b0;

add_sub <= 1'b0;

O_in <= 1'b0;

O_in <= 1'b0;

ones_out <= 1'b0;
                                                 114
115
116
117
118
119
120
121
                                                                  T1: //define signals in time step 1
                                                                         begin
IRin <= 1'b0;//closes the instruction reg</pre>
                                                                      IR1::

case (I)
    3'b000:
    begin
    Rin <= Xreg;
    Rout <= Yreg;
    Done <= 1'b1;
    end
         1
122
123
124
125
126
127
128
129
130
131
132
133
                                                                                                     begin
Rin <= Xreg;
DIn_out <= 1'b1;
Done <= 1'b1;
                                                                                                      end
                                                                                      3'b010:
                                                                                                      begin
                                                                                                      Rout <= Xreg;
Ain <= 1'b1;
end
134
135
136
137
138
                                                                                      3'b011:
                                                                                                      begin
                                                                                                      Rout <= Xreg;
                                                                                                      Ain <= 1'b1;
end
139
140
141
142
143
144
145
                                                                                      3'b100:
                                                                                                      begin
                                                                                                      Rout <= Xreg;
O_in <= 1'b1;
146
147
                                                                         endcase
148
                                                                         end
```

```
149
150
151
                                      T2: //define signals in time step 2
                                          //de:.case (I)
3'b010:
     B
152
                                                         begin
153
154
                                                         Rout <= Yreg;
155
                                                         Gin <= 1'b1;
156
157
158
                                                         end
                                                  3'b011:
     B
                                                         begin
159
                                                         Rout <= Yreg;
160
                                                         Gin <= 1'b1;
                                                         add_sub <= 1'b1;
161
162
                                                         end
                                                  3'b100:
163
164
                                                         begin
                                                         Rin <= Yreg;
ones_out <= 1'b1;
Done <= 1'b1;
165
166
167
168
                                                         end
169
                                          endcase
170
171
172
                                      T3: //define signals in time step 3
                                          //de:...
case (I)
3'b010:
173
174
                                                         begin
                                                         Gout <= 1'b1;
175
176
177
178
179
                                                         Rin <= Xreg;
                                                         Done <= 1'b1;
                                                         end
                                                  3'b011:
180
                                                         begin
181
                                                         Gout <= 1'b1;
182
                                                         Rin <= Xreg;
183
                                                         Done <= 1'b1;
184
185
186
                                                         end
                                          endcase
187
                              endcase
188
                           end
```

לבסוף הגדרנו את כל הרגיסטרים שהשתמשנו במהלך התוכנית וכן קראנו למודלי עזר שיצרנו ויתבארו בהמשך.

לצורך בדיקת המעבד הוצאנו למוצא גם את הרגיסטר הראשון והשני כדי שנוכל לקרוא את המילה השמורה בהם ולוודא את ביצוע הפקודות. כמו כן נשים לב שכאשר אנחנו לוחצים על כפתור האתחול אנחנו בעצם מעבירים את מכונת המצבים למצב הראשון T_0 , והפקודה נכנסת לרגיסטר ונשמרת שם וכאשר אנחנו מפסיקים ללחוץ על כפתור האתחול המעבד ממשיך למצב T_1 ובכך אנחנו ימדלגיםי על T_0 בפקודה הראשונה.


בסימולציה הכנסנו את המספר 5 לתוך רגיסטר 0 לאחר מכן העברנו את המספר מ $R_{\scriptscriptstyle 1}$ ל- $R_{\scriptscriptstyle 1}$ (עכשיו המספר 5 נמצא בתוך שניהם לפי הגדרת הפקודה).


יהיה ללא R_0 ו ונצפה שיהיה 10 ב $R_1=R_1+R_0$ ו יהיה ללא יהיה אחרי זה חיברנו בין שני הרגיסטרים כך שינוי.

.5 במספר את שוב יהיה יהיסטרים בשני הרגיסטרים . $R_1 = R_1 - R_0$: נחסר בין שניהם כך

לבסוף נספור את כמות האחדים שנמצא ב R_0 ונכניס את המספר הזה ל R_1 . כלומר ב R_1 יהיה את .2 המספר


וקיבלנו לפי מה שציפינו:






נבדוק עכשיו מספר מקרי קצה, כדי להקל על ההבנה האם המעבד הצליח או לא השתמשנו באותם ערכים ובסדר הפקודות כמו שיש למעלה.


השארנו את פקודת ספירת האחדות וכן את פקודת החיבור בלי ללחוץ על יהרץי ורואים שכל עוד לא מורים למעבד יהרץי הוא לא מריץ את הפקודה.



. היסור מקודת אפסים ב ${
m Din}$ תוך כדי החיבור וכן הכנסו פקודת ${
m add}$ ופקודת ${
m mvi}$ תוך כדי החיסור



בנוסף לסימולציה לעיל הכנסנו מספר יהרץי תוך כדי שהמעבד באמצע פקודה אחרת ואנחנו מצפים שלא ישתנה כלום.



mux eleven2one

חלק בסיסי במעבד שלנו הוא המוקס שתפקידו לבחור מאיפה אנחנו לוקחים את המידע שלנו לפקודות השונות. תפעול המוקס יתבצע על ידי מכונת המצבים.

בחרנו לממש את המוקס על ידי כמה תנאים (IF) ולא על ידי וקטור ארוך שכולל את הכול (שהיה קל יותר לוודא נכונות באופן זה), כדי שהמודל עצמו יהיה קריא יותר והסלקטור ברור יותר וכן יהיה מובן יותר במכונת המצבים עצמה איזה סיגנל אנחנו מעלים או מורידים ולמה.


כניסות. מקבל את כל הכניסות שלו מהמודל הראשי proc. הכניסות מחולקות לשניים הכניסות והסלקטור.

יכתב איזה המוצא המרכזי של המעבד, כמו כן משתמשים בו לצורך בחירת איזה מידע יכתב -Bus/מוצא המרכזי של המעבד, לרגיסטר וכן לבחירת מידע שייכנס ל ALU או לספירת האחדות.

מצורף הקוד שכתבנו:

```
□module mux_eleven2one(
                                      // inputs to the mux input wire [8:0] DIn, input wire [8:0]RO,
  3
  456789
                                                          [8:0]R1,
[8:0]R2,
[8:0]R3,
[8:0]R4,
[8:0]R5,
                                        input wire
                                        input wire
                                        input wire
                                        input wire
                                        input wire
                                        input wire [8:0]R6,
input wire [8:0]R7,
input wire [8:0]G,
input wire [8:0]ones,
10
11
12
13
                                        //selectors
input wire [7:0]Rout,
14
15
16
                                        input wire Gout,
input wire DIn_out,
input wire ones_out,
17
18
19
20
21
22
23
                                        output reg [8:0] Bus
                                        );
                                      always @(Rout, Gout, DIn_out)
24
25
26
27
28
29
30
                                      begin
                                           if(Gout)
                                                Bus = G;
                                           else if (DIn_out)
                                                Bus = DIn;
31
32
33
34
                                           else if (ones_out)
                                                     Bus = ones;
                                           else
                                                begin
35
                                                case(Rout)
                                                     8'b00000001: Bus = R0;
8'b00000010: Bus = R1;
36
37
                                                     8'b00000100: Bus = R2;
8'b00001000: Bus = R3;
38
39
40
41
42
43
                                                     8'b00010000: Bus = R4;
                                                     8'b00100000: Bus = R5;
                                                     8'b01000000: Bus = R6;
                                                     8'b10000000: Bus = R7;
44
                                                     endcase
45
46
47
                                                end
                                      end
48
        endmodule
49
```

לצורך בדיקת המודל הכנסנו לסימולטור ובדקנו את כל הכניסות השונות. מקרי קצה כגון ששני סיגנלים יהיו למעלה, אכן יכולים להוות בעיה למערכת אבל אנחנו דואגים במודל הראשי להכניס קלט תקין בלבד ולכן מקרים כגון אלו לא אמורים להתקיים.



AddSub

זה העבד שלנו, המודל שאחראי על הפקודות חיבור וחיסור. אנחנו מקבלים שני ALU אל המעבד שלנו, המודל שאחראי על הפקודה מבצעת כך את הפקודה והיסטרים וסיגנל המורה האם לבצע חיבור או חיסור, והיחידה מבצעת כך את הפקודה $regG = regA \pm Bus$


מהמוקס. מקבל כניסה אחת מהרגיסטר A וכניסה אחת מהמוקס.

. יכנס לתוך המוקס וייכתב אל תוך הרגיסטר יותר מאוחר מאוחר יותר - $regG/\alpha$

מצורף הקוד שכתבנו:

```
□module AddSub(
                        input wire [8:0] regA, input wire [8:0] Bus,
 3
 4 5
                         input wire add_sub, //0 for add, 1 for sub
 6
                        output reg [8:0] regG
 8 9
                          always @(regA)
10
     begin
                                  (~add_sub)
11
12
13
14
15
16
17
                                  regG <= regA + Bus;</pre>
                                  regG <= regA - Bus;
                              end
      endmodule
18
```

בדקנו את תקינות המודל והכנסנו לסימולטור מקרי קצה מסוימים כגון חיבור וחיסור של 0 וכן כאשר רק אחד מהרגיסטרים משתנה וקיבלנו תוצאות כמצופה. יש להעיר שבהתאם לדרישות לא התייחסנו למקרה של גלישה או קבלת מספר שלילי.




ones

המודל מקבל רגיסטר ומחזיר את כמות האחדות שיש בו.

מימשנו את זה על ידי לולאה פשוטה שעוברת על כל הביטים ברגיסטר וסוכמת את כמות האחדות. מכיוון שמדובר בשפת תיאור חומרה (HDL) אין באמת דבר כזה לולאה המבצעת איטרציה אחרי איטרציה, שהרי מדובר בחומרה פיזית. אבל עדיין בורילוג אפשר לכתוב לולאות, וורילוג בעצם מתרגם את הלולאה כאל דרך מקוצרת לתאר שכפול של חומרה בהתאם לכמות האיטרציות הדרושות.


מצורף התרשים בלוקים של הקוד כדי להסביר בצורה וויזואלית את דרך פעולת הלולאה:



מצורף הקוד שכתבנו:

```
⊟module ones(input wire [8:0] Rx,
 123456789
                      output reg [8:0] num_of_1);
                      integer i;
                      always @(Rx)
    begin
                             num_of_1 = 8'b0;
                                 for(i=0; i<9; i=i+1)
  if(Rx[i]==1'b1)</pre>
                                       num_of_1 = num_of_1 + 8'b1;
10
11
12
13
                        end
      endmodule
14
```

מצורפת סימולציה לבדיקת התקינות של המודל, בדקנו מקרי קצה מסוימים ורואים שהלולאה תקינה ומקבלים תוצאות כמצופה.



מצורף קישור לסרטון שבו אנו מציגים את ביצועי המעבד על הכרטיס:

https://drive.google.com/file/d/1AvsmD6cIrcExSCZz4aY6ZorErwlYfbMz/view?usp = sharing