

VISIONFIND EDGE - ESTADO REAL DE FASE 1

Qué se ha hecho · Para qué sirve · Cómo se usa · Qué falta ·



Render comercial de referencia. No constituye fotografía de una unidad EVT fabricada.

Código	VF-EDGE-PH1-STATUS-001
Versión	1.0
Fecha	22/09/2026
Repositorio / fuente	hardware/vf-isb-01-rev-a @ 399ace47e922602b4eccd88a3ab6d59451e1b86d
Estado	FASE 1 CONGELABLE / ACTIVO TECNOLÓGICO VENDIBLE / EVT FÍSICO PENDIENTE

Al inicio, VISIONFIND EDGE era principalmente una definición de producto, una arquitectura propuesta y un diseño de hardware que necesitaba ser llevado a contratos técnicos verificables. Existía la intención de construir una plataforma edge industrial, pero el valor dependía todavía de transformar esa intención en ingeniería concreta.

Al inicio	Limitación comercial
Diseño / concepto de hardware	Difícil de transferir a un tercero sin contratos de construcción y validación.
Arquitectura general	No equivalía todavía a firmware supervisor ejecutable ni a un host stack.
Idea de autoridad y supervisión	Faltaban estados, protocolo, recovery, pruebas y evidencia ejecutable.
Imágenes / presentación	Podían comunicar la idea, pero no demostrar una vertical slice funcional.

Qué existe hoy

Cambio fundamental

Hoy VISIONFIND EDGE ya no es sólo un diseño. Existe una base de ingeniería transferible: hardware Rev A documentado, contratos eléctricos y de I/O, firmware del supervisor, protocolo, daemon host, estado local, recovery, build/release gates, demo reproducible, evidencia machine-readable y paquete de construcción EVT.

Bloque	Resultado actual	Estado
Arquitectura hardware	VF-ISB-01 Rev A con jerarquía de 9 sheets y contratos congelados.	HECHO
Pinmap / I/O	STM32G0B1 pinmap, power pins, SWD, UART, heartbeat, AUTH, PGOOD, I2C, watchdog.	HECHO
Authority model	TPS3808 + latch + AUTH_SET/AUTH_CLEAR_REQ_N/AUTH_SENSE/COMP_AUTH contract.	HECHO
Firmware supervisor	VF-PSM-FW target STM32G0B1; state machine, heartbeat, authority reconciliation.	HECHO
State machine	Estados operativos, fault/recovery y SAFE_OFF definidos y probados.	HECHO
Recovery	R0-R4, attempt 0..4, R4 terminal SERVICE_REQUIRED.	HECHO
Protocol	VF-PSM-PROTO 1.0, UART 115200 8N1, CRC, GET_STATUS, dispatcher.	HECHO
Host daemon	vf-psmd: serial, polling, status JSON, error handling, systemd.	HECHO
Status UI	vf-status local HTTP/API + UI en 127.0.0.1:8088.	HECHO
Demo	BOOT -> READY -> STARTING -> RUNNING -> RECOVERY_PENDING -> SAFE_OFF.	HECHO
Release gates	run_demo_check.sh, run_presentation.sh, verify_release.sh.	HECHO
Build ARM	Cortex-M0+, ELF32/ARM/EXEC, vector 0x08000000, Reset_Handler, 0 named UND.	HECHO
Host tests	Transport, state, pseudo-TTY E2E, UART discovery, staging install.	HECHO
Regression fixes	SAFE_OFF transient, R4 SERVICE_REQUIRED, bounded recovery, build/toolchain.	HECHO
Technical transfer	BOM master, I/O, wiring, FAT, commissioning, acceptance, HOLD register.	HECHO

Qué hace VISIONFIND EDGE

VISIONFIND EDGE actúa como una capa independiente de supervisión y resiliencia entre la alimentación, el cómputo edge y el sistema host. Su función no es únicamente ejecutar IA: es saber si la plataforma está en un estado válido, autorizar el cómputo y llevarla a un estado seguro cuando se pierde una condición crítica.

- Supervisa el arranque y los estados reales del sistema.
- Mantiene un modelo físico de autorización del dominio de cómputo.
- Reconcilia autorización física (AUTH) con confirmación de alimentación (PGOOD).
- Supervisa heartbeat del host y detecta pérdida de operación.
- Escala recovery desde R0 hasta R4 / SERVICE_REQUIRED.
- Expone estado por protocolo, JSON y UI local.
- Permite demostrar de forma reproducible el comportamiento antes de fabricar EVT.
- Proporciona una base para que un integrador complete fabricación y validación física.

Para qué se usa

Uso	Valor para cliente / integrador
Edge AI industrial	Supervisión separada del stack principal de IA.
Visión artificial / cámaras	Control de plataforma y estado seguro alrededor del compute node.
Equipos 24/7	Heartbeat, watchdog, recovery y diagnóstico local.
OEM / integradores	Diseño y software transferible que puede integrarse en un producto mayor.
Proyectos piloto	Base funcional para fabricar una EVT específica para un cliente.
Licenciamiento tecnológico	IP de arquitectura, firmware, protocolo y host stack sin fabricar cada unidad.

Cómo se usa

Nivel	Cómo se usa	Qué demuestra
Demostración	bash host/demo/run_presentation.sh	Flujo observable hasta SAFE_OFF.
Certificación software	bash host/demo/run_demo_check.sh	Secuencia exacta + evidencia machine-readable.
Release firmware	sh firmware/vf-psm-fw/verify_release.sh	Tests, ARM cross-check y build/link integrity.

En un despliegue físico futuro, el host Linux instalará vf-psmd + vf-status, descubrirá el UART físico, congelará VF_PSM_SERIAL sólo después de un probe válido y operará contra el STM32 de la placa VF-ISB-01.

6. Qué problemas concretos se resolvieron

- Se cerró el camino explícito de AUTH_CLEAR mediante PA1 -> TPS3808 MR -> AUTH_CLR_N.
- Se corrigió un bug real donde SAFE_OFF podía caer erróneamente en FAULT_LATCHED durante el transitorio PGOOD antes de AUTH.
- Se hizo alcanzable SERVICE_REQUIRED desde R4, que antes quedaba sólo como acción lógica.
- Se acotó el contador de recovery a 0..4 incluso ante valor corrupto.
- Se verificó que SERVICE_REQUIRED llega por GET_STATUS hasta vf-psmd y la UI.
- Se corrigieron errores de source/build que impedían o debilitaban el enlace ARM/STM32.
- Se endureció el build para fallar ante identidad ELF incorrecta, vector incorrecto, entry distinto de Reset_Handler, símbolos indefinidos o faltantes.
- Se unificó la validación en comandos reproducibles y se retuvo evidencia.

Qué falta hacer

Pendiente	Qué significa	Cuándo
BOM exacto	Cerrar exact orderable MPN de TPM, shunt, TVS, fusibles y conectores.	ANTES DE FABRICACIÓN
Mecánica	Congelar enclosure, board geometry, mounting, cutouts y harness.	ANTES DE FABRICACIÓN
ECAD	Ejecutar KiCad 9.x real, validar 9 sheets, ERC/DRC y outputs de fabricación.	ANTES DE FABRICACIÓN
PCB / ensamblaje	Fabricar la primera Rev A EVT.	FASE 2
STM32 físico	Flashear release en MCU real y conservar log.	FASE 2
UART físico	Validar Jetson/Boson P12 <-> STM32 y congelar tty real.	FASE 2
Authority eléctrica	Medir AUTH_SET, AUTH_CLEAR_REQ_N, AUTH_CLR_N, COMP_AUTH.	FASE 2
PGOOD / power	Medir secuencias de compute power y estados inválidos.	FASE 2
Watchdog físico	Demostrar TPS3431 -> MCU_NRST sin limpiar COMP_AUTH.	FASE 2
I2C físico	Validar INA228 y TMP117 en placa.	FASE 2
Recovery host real	Definir ejecutor de R0 restart, R1 reboot y R2 host reset.	FASE 2
FAT físico	Ejecutar FAT con osciloscopio/logic analyzer y evidencia.	FASE 2
Producción	DFM, fixtures, manufacturing test, serialización y certificaciones.	DESPUÉS DE EVT
Antes		Ahora
Desarrollo abierto		Activo tecnológico congelado.
Agregar ingeniería para aumentar definición		Comercializar / licenciar / presentar / buscar piloto.
Financiar desarrollo internamente		Abrir Fase 2 sólo con comprador, cliente, socio o presupuesto.
Valor dependiente de trabajo futuro		Valor existente documentado; Fase 2 reduce riesgo y aumenta madurez.
Oferta válida hoy		Descripción
Licencia tecnológica / IP		Uso del diseño, firmware, protocolo y host stack bajo alcance contractual.
Engineering package		Arquitectura, BOM/HOLD, I/O, wiring, software, FAT y commissioning.
OEM reference design		Integración de VF-ISB-01 en un producto del cliente.
Piloto pagado		Cliente financia Fase 2/EVT para su caso específico.
Transferencia del activo		Source, documentación y know-how según acuerdo.

Valor actual

El valor actual proviene de reducir incertidumbre de ingeniería: un comprador no parte de cero. Recibe arquitectura, contratos, source, protocolo, pruebas, evidencia y un camino de EVT documentado.

Estado	Qué se compra	Nivel de riesgo
Fase 1 actual	IP + ingeniería + software + reference design + transfer package	Riesgo físico/industrialización abierto.
Después de EVT	Todo lo anterior + placa física probada + mediciones + FAT	Riesgo técnico físico mucho menor.
Después de producción	Producto manufacturable + test de fábrica + compliance/soporte	Riesgo de fabricación y despliegue reducido.

VISIONFIND EDGE es una plataforma de supervisión y resiliencia para Edge AI desarrollada por ADNEKO. La Fase 1 entrega el diseño hardware Rev A, firmware supervisor, protocolo, host runtime, recovery, observabilidad, evidencia reproducible y paquete de transferencia técnica. El siguiente paso no es investigación abierta: es industrialización EVT y validación física, ejecutable con un socio, comprador o cliente piloto.

“La tecnología está desarrollada; lo que falta es industrializarla físicamente.”

Anexos y documentos disponibles

- ADNEKO_VISIONFIND_EDGE_PAQUETE_CONSTRUCCION_REV_A_v1.0
- 01_BOM_MASTER_REV_A.csv
- 02_IO_PINMAP_REV_A.csv
- 03_WIRING_NETS_REV_A.csv
- 04_FAT_CHECKLIST_REV_A.csv
- 05_COMMISSIONING_CHECKLIST_REV_A.csv
- 06_ACCEPTANCE_CRITERIA_REV_A.csv
- 07_HOLD_REGISTER_REV_A.csv
- 08_SOFTWARE_RELEASE_MANIFEST_REV_A.csv
- RELEASE-MONDAY-DEMO-GATE.md
- firmware/vf-psm-fw/verify_release.sh
- host/demo/run_demo_check.sh
- host/demo/run_presentation.sh