

PROVA SCRITTA DI CALCOLATORI ELETTRONICI DEL 1/7/2009
(Tempo a disposizione: 2 ore e 30 minuti)
TRACCIA A

ESERCIZIO 1:

Si realizzi una rete sequenziale sincrona **R** con un ingresso **X** ed una uscita **Z**. La rete riconosce sequenze del tipo **S = 00bQ00b**, dove **b** è un bit, e **Q** è una generica sequenza di bit contenente almeno 3 volte il bit **b**. La rete restituisce **1**, in corrispondenza del terzo bit di **S** (ovvero la prima volta che riconosce il bit **b**), in corrispondenza dell'ultimo bit di **S** e ogniqualvolta riceve in ingresso il bit **b** in **S**. Al termine del riconoscimento la rete riprende il suo funzionamento dal principio.

Segue un esempio di possibile funzionamento di **R**:

t:	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
x:	0	0	0	1	1	0	0	0	1	1	0	0	1	1	0	1	0	0
z:	0	0	0	1	1	0	0	0	1	1	0	0	1	0	0	0	0	0

La rete riceve la prima sottosequenza "00b" di **S** a partire dall'istante di tempo $t=1$, con $b=1$. In corrispondenza dell'istante $t=3$, quindi, restituisce 1 e si appresta a riconoscere la sottosequenza **Q**, e restituisce 1 ogniqualvolta riconosce un bit 1 in **Q**. Infine, la rete riconosce la sottosequenza finale "00b" a partire dall'istante $t=10$ e in corrispondenza dell'ultimo bit restituisce 1 (istante $t=12$) e si appresta a riconoscere una nuova sequenza **S**. Si noti che negli istanti di tempo $t=6$, $t=7$ e $t=8$ la rete riceve in ingresso la sottosequenza "00b", tuttavia questa non rappresenta la sequenza finale in quanto, se così fosse, **Q** sarebbe "10" e non conterrebbe almeno tre volte **b**.

ESERCIZIO 2:

Estendere il set di istruzioni della macchina ad accumulatore con l'operazione **VERIF X**. A partire dalla locazione di memoria il cui indirizzo è memorizzato in **M[X]**, è memorizzato un vettore **V** di 32 elementi. Al termine dell'esecuzione dell'istruzione, a partire dall'indirizzo **X**, sarà memorizzato un vettore **W** contenente gli elementi **E** di **V** per cui esiste l'elemento **-E** in **V**.

Ad esempio, si supponga di dover eseguire l'istruzione **VERIF 1021**.

Si assuma che il contenuto dell'accumulatore sia $N=10$ e che il contenuto della cella di memoria di indirizzo 1021 sia $M[1021]=915$. A partire dall'indirizzo 915 vi è memorizzato il seguente vettore (per comodità di 8 elementi anziché 32): $V=[1, 4, 1, 6, -6, 9, -4, 15]$.

Al termine dell'esecuzione dell'istruzione a partire dalla locazione **X**, ovvero dalla locazione 1021, sarà memorizzato il vettore: $W=[4, 6, -6, -4]$. Difatti, 4 appartiene a **W** perché esiste -4 in **V**, 6 appartiene a **W** perché esiste -6 in **W** e così via.

PROVA SCRITTA DI CALCOLATORI ELETTRONICI DEL 1/7/2009
(Tempo a disposizione: 2 ore e 30 minuti)
TRACCIA B

ESERCIZIO 1:

Si realizzi una rete sequenziale sincrona **R** con un ingresso **X** ed una uscita **Z**. La rete riconosce sequenze del tipo **S = 11bQ11b**, dove **b** è un bit, e **Q** è una generica sequenza di bit contenente almeno 3 volte il bit **b**. La rete restituisce **1**, in corrispondenza del terzo bit di **S** (ovvero la prima volta che riconosce il bit **b**), in corrispondenza dell'ultimo bit di **S** e ogniqualvolta riceve in ingresso il bit **b** in **S**. Al termine del riconoscimento la rete riprende il suo funzionamento dal principio.

Segue un esempio di possibile funzionamento di **R**:

t:	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
x:	0	1	1	0	1	0	0	1	1	0	1	1	0	0	0	1	0	0
z:	0	0	0	1	0	1	1	0	0	1	0	0	1	0	0	0	0	0

La rete riceve la prima sottosequenza “11b” di **S** a partire dall'istante di tempo $t=1$, con $b=0$. In corrispondenza dell'istante $t=3$, quindi, restituisce 1 e si appresta a riconoscere la sottosequenza **Q**, e restituisce 1 ogniqualvolta riconosce un bit 0 in **Q**. Infine, la rete riconosce la sottosequenza finale “11b” a partire dall'istante $t=10$ e in corrispondenza dell'ultimo bit restituisce 1 (istante $t=12$) e si appresta a riconoscere una nuova sequenza **S**. Si noti che negli istanti di tempo $t=7$, $t=8$ e $t=9$ la rete riceve in ingresso la sottosequenza “11b”, tuttavia questa non rappresenta la sequenza finale in quanto, se così fosse, **Q** sarebbe “100” e non conterrebbe almeno tre volte **b**.

ESERCIZIO 2:

Estendere il set di istruzioni della macchina ad accumulatore con l'operazione **VERIF X**. A partire dalla locazione di memoria il cui indirizzo è memorizzato in **M[X]**, è memorizzato un vettore **V** di 32 elementi. Al termine dell'esecuzione dell'istruzione, a partire dall'indirizzo **X**, sarà memorizzato un vettore **W** contenente gli elementi **E** di **V** per cui esiste l'elemento $2 \cdot E$ in **V**.

Ad esempio, si supponga di dover eseguire l'istruzione **VERIF 1021**.

Si assuma che il contenuto dell'accumulatore sia $N=10$ e che il contenuto della cella di memoria di indirizzo 1021 sia $M[1021]=915$. A partire dall'indirizzo 915 vi è memorizzato il seguente vettore (per comodità di 8 elementi anziché 32): $V=[1, 4, -1, 6, -2, 9, 8, 15]$.

Al termine dell'esecuzione dell'istruzione a partire dalla locazione **X**, ovvero dalla locazione 1021, sarà memorizzato il vettore: $W=[4, -1]$. Difatti, 4 appartiene a **W** perché esiste 8 in **V** e -1 appartiene a **W** perché esiste -2 in **V**.