

FPGA implementatie van vereenvoudigde draaggolfreconstructie voor 16QAM coherente optische intradatacenterverbindingen van de volgende generatie

Simon Coudenys

Promotoren: prof. dr. ir. Peter Ossieur, dr. ir. Gertjan Coudyzer
Begeleiders: ir. Jonas De Busscher, ir. Axl Bomhals, dr. ir. Jakob Declercq

Abstract □ Coherente optische verbindingen worden steeds relevanter voor intra-datacentercommunicatie, maar vereisen een efficiënte digitale carrier recovery. Deze thesis implementeert een laag-complexe backend voor baudrate-gesampled 16QAM-signalen op FPGA. De architectuur combineert geserialiseerde binaire blind phase search met spread estimation, zodat zowel de centrale blokfase als de intra-blok fase-evolutie kunnen worden gecompenseerd. De vaste-punt RTL wordt gevalideerd met Python-referentiemodellen, VHDL-testbanken en systeemniveau-resultaten


Keywords □ Coherente optische links, 16QAM, carrier recovery, FPGA, SBPS, spread estimation

I. INTRODUCTION

De groei van datacenterverkeer, onder meer door cloudtoepassingen en AI-workloads, verhoogt de druk op optische intra-datacenterlinks [1]. Coherente communicatie maakt hogere spectrale efficiëntie mogelijk dan klassieke IMDD-systemen, maar verschuift een deel van de complexiteit naar de digitale ontvanger [2]. Carrier recovery is daarbij een kritische stap. Restfrequentieoffset en laserfase-ruis veroorzaken een roterende constellatie. Blind phase search is robuust, maar evalueert traditioneel veel testfasen. Voor een hardware-implementatie met hoge paralleliteit wordt die kost snel dominant [3].

II. VOORGESTELDE ARCHITECTUUR


De onderzochte architectuur splitst de taak op in twee schattingen. De SBPS-keten bepaalt de gewrapte middenfase van een blok. De SE-keten schat de getekende fasespreiding over datzelfde blok. Nadien bewaart de fase-unwrapper de juiste kwadranttak tussen opeenvolgende blokken en genereert de fasecompensator sectiefasen voor de uiteindelijke rotatie.



Figuur 1. Positie van de carrier-recoverybackend in de volledige DSP-keten (thesisfiguur 1.2)

III. VASTE-PUNT REPRESENTATIE


De implementatie gebruikt verschillende representaties op plaatsen waar die functioneel het meest efficiënt zijn. Ontvangen I/Q-symbolen worden als gepakte Q1.15-waarden verwerkt. De SBPS-stages gebruiken sinus- en cosinuscoëfficiënten omdat hun hoofdoperatie een Cartesiaanse rotatie met slicer-metrick is. Na de SBPS-keten wordt de fase-informatie naar een fasewoorddomein gebracht. De SE-uitgang, de phase unwrapper en de compensatieblokken werken met getekende Q4.28-fasewoorden. Deze keuze vereenvoudigt optellingen, spreidingscorrectie en sectiefasegeneratie.



Figuur 2. Overzicht van de datarepresentaties tussen de hoofdblokken (thesisfiguur 4.3)

IV. HARDWARE-IMPLEMENTATIE

De top-level wrapper vertrekt van één ontvangen blokinterface. Het ruwe I/Q-blok wordt parallel aangeboden aan de SBPS-keten, de SE-keten en een expliciete I/Q-vertragsingslijn. De vertragingen zorgen ervoor dat de middenfase, de fasespreiding en de bijhorende samples op hetzelfde klokmoment in de PUPC-compensatieketen samenkomen. De spread-estimationketen bevat een inputselector, vierde-machtsberekening, genormaliseerd dotproduct, tekenbepaling, filters en een LUT-gebaseerde arccos-evaluatie. De inputselector zoekt representatieve symbolen nabij het begin, midden en einde van een blok. Middenringsymbolen van 16QAM worden vermeden wanneer ze onvoldoende betrouwbare informatie over de fasespreiding geven.




Figuur 3. Functionele opbouw van de inputselectie voor spread estimation (thesisfiguur 4.13)

De uiteindelijke compensatie gebruikt secties. Voor elke sectie wordt een representatieve fase berekend uit de ongewrapte middenfase en de getekende spreiding. Deze fase wordt vervolgens uitgebreid naar de symbolen in de sectie en aangeboden aan een parallelle CORDIC-rotatiebank.

V. VERIFICATIE


De verificatieketen combineert Python-referentiemodellen met vaste-punt vectoren en VHDL-testbanken. Blokniveau-testen controleren onder meer SBPS-fase-uitgangen, spread-estimation-rekenpaden, fase-unwrapping en CORDIC-rotatie. Op systeemniveau wordt de volledige wrapper gevoed met verstoorde 16QAM-blokken en wordt de gecorrigeerde uitgang opnieuw geanalyseerd in Python. Deze structuur maakt het mogelijk om numerieke fouten en timingfouten afzonderlijk te lokaliseren. Vooral bij de SE- en compensatiepaden is geldigheidstiming belangrijk, omdat data- en controlepaden door verschillende vaste vertragingen lopen voor ze opnieuw worden samengevoegd.



Figuur 4. Gebruikte verificatieflow met Python-vectoren, VHDL-simulatie en post-processing (thesisfiguur 5.1)

VI. RESULTATEN


De systeemresultaten tonen het verschil tussen blokgewijze correctie en correctie met fasespreiding. In de standaardcase heeft het verstoorde signaal een EVM van 142%. SBPS-only-correctie reduceert dit tot 12.69%, terwijl SBPS+SE dit verder reduceert tot 7.41%.



Figuur 5. Constellaties voor, na SBPS-only en na SBPS+SE correctie (thesisfiguur 6.5)


VII. PARAMETERAFWEGING

Het aantal SBPS-stages bepaalt de resolutie van de middenfaseschatting. De resultaten tonen dat de grootste verbetering optreedt bij de overgang van weinig stages naar ongeveer zes stages. Daarna vlakkt de winst af, omdat de resterende fout vooral door ruis, spread-estimationfouten en compensatiegranulariteit wordt bepaald.



Figuur 6. Invloed van het aantal SBPS-stages op de relatieve EVM-reductie (thesisfiguur 6.6)

Ook het aantal compensatiesecties vertoont een duidelijke trade-off. Eén sectie komt overeen met zuiver blokgewijze fasecorrectie. Meerdere secties reduceren de randfout van het blok, maar de winst wordt kleiner naarmate de secties finer worden.



Figuur 7. Lokalisatie van de rest-EVM binnen het blok voor SBPS-only en SBPS+SE (thesisfiguur 6.8)

VIII. IMPLEMENTATIERESULTATEN

Voor de besproken configuratie met blokgröße 32, zes SBPS-stages en acht compensatiesecties werd de implementatie geëvalueerd op een XCU200-doel. De gereviseerde timingversie sluit timing bij een klokperiode van 8 ns nadat een lokaal pipeline-register werd toegevoegd in het reciprocal-multiplicationpad van de spread-estimationketen.

Tabel 1. Implementatiepunt gebruikt voor de belangrijkste resultaatbespreking.

Parameter	Waarde
Blokgröße	32
SBPS-stages	6
Compensatiesecties	8
Resourcegebruik	33.3k LUT, 36.0k FF, 229 DSP, 4 BRAM
Timing	8 ns klokperiode

IX. BESLUIT

De thesis toont aan dat de voorgestelde SBPS+SE-architectuur als vaste-punt FPGA-datapad kan worden geïmplementeerd. De SE-uitbreiding levert een meetbare verbetering ten opzichte van zuiver blokgewijze SBPS-correctie, vooral aan de randen van het verwerkingsblok. De belangrijkste resterende beperkingen zijn de lokale lineariteitsaannname van de fasespreiding, de afhankelijkheid van geschikte 16QAM-kandidaatsymbolen en de nood aan verdere vaste-punt en streaming-integratieverificatie.

REFERENCES

- [1] D. J. Blumenthal, H. Ballani, R. O. Behunin, J. E. Bowers, P. Costa, D. Lenoski, P. A. Morton, S. B. Papp, and P. T. Rakich, "Frequency-stabilized links for coherent wdm fiber interconnects in the datacenter," *Journal of Lightwave Technology*, vol. 38, no. 13, pp. 3376–3386, 2020.
- [2] X. Zhou, R. Urata, and H. Liu, "Beyond 1 tb/s intra-data center interconnect technology: Im-dd or coherent?," *Journal of Lightwave Technology*, 2020.
- [3] M. Kushnerov, F. N. Hauske, K. Piyawanno, B. Spinnler, M. S. Alfiad, A. Napoli, and B. Lankl, "Dsp for coherent single-carrier receivers," *Journal of Lightwave Technology*, vol. 27, no. 16, pp. 3614–3622, 2009.