**深 圳 大 学 实 验 报 告**

**课 程 名 称： 计算机系统(3)**

**实验项目名称： 处理器结构实验一**

**学 院： 计算机与软件学院**

**专 业： 计算机与软件学院所有专业**

**指 导 教 师： 罗秋明**

**报告人： 岳海涛 学号： 2022152020 班级： 22计科**

**实 验 时 间： 2024年11月7日**

**实验报告提交时间： 2024年11月8日**

**教务处制**

**一、 实验目标：**

了解MIPS的五级流水线，和在运行过程中的所产生的各种不同的流水线冒险

通过指令顺序调整，或旁路与预测技术来提高流水线效率

更加了解流水线细节和其指令的改善方法

更加熟悉MIPS指令的使用

**二、实验内容**

观察一段代码并运行，观察其中的流水线冒险，并记录统计信息。

对所给的代码进行指令序列的调整，以期避免数据相关，并记录统计信息。

启动forward功能，以获得性能提升，并且记录统计信息。

（选做：用perf记录x86中的数据相关于指令序列调整后的时间统计、

调整指令，以避免连续乘法间的阻塞。）

**三、实验环境**

硬件：桌面PC

软件：Windows，WinMIPS64仿真器

**四、****实验步骤及说明**

首先，我们给出一段C代码，该段代码实现的是两个矩阵相加。

设有4\*4矩阵A和4\*4矩阵B相加，得到4\*4矩阵C：

for(int i = 0; i < 4; i++)

For(int j = 0; j < 4; j++)

C[i][j] = A[i][j] + B[i][j];

根据上述的C代码，我们将其转换成MIPS语言，然后运行，并进行分析。

MIPS代码如下：

.data

a: .word 1,1,1,1,2,2,2,2,3,3,3,3,4,4,4,4

b: .word 4,4,4,4,3,3,3,3,2,2,2,2,1,1,1,1

c: .word 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0

len: .word 4

control: .word32 0x10000

data: .word32 0x10008

.text

start:daddi r17,r0,0

daddi r21,r0,a

daddi r22,r0,b

daddi r23,r0,c

ld r16,len(r0)

loop1: slt r8,r17,r16

beq r8,r0,exit1

daddi r19,r0,0

loop2: slt r8,r19,r16

beq r8,r0,exit2

dsll r8,r17,2

dadd r8,r8,r19

dsll r8,r8,3

dadd r9,r8,r21

dadd r10,r8,r22

dadd r11,r8,r23

ld r9,0**(r9**)

ld r10,0(r10)

dadd r12,r9,r10

sd r12,0(r11)

daddi r19,r19,1

j loop2

exit2:daddi r17,r17,1

j loop1

exit1: halt


实验前请保证winMIPS64配置中“Enable Forwarding”没有选中。将这段代码加载到WinMIPS64中，运行后观察结果（提供Statistic窗口截图）。 从Statistic窗口记录：本程序运行过程中总共产生了多少次RAW的数据相关。接下来，我们对产生数据相关的代码逐个分析，请列出产生数据相关的代码，并在下一步中进行分析和优化。

1. 调整指令序列


在这一部分，我们利用指令调整的方法对数据相关代码进行优化，规避数据相关。

通过**调整序列**来规避这个数据相关，在statics窗口中记录其效果。将此结果与初始的结果进行对比，报告**RAW相关的次数减少**的数量。

将上述代码存到sample.s 中，用 asm.exe 检查其语法，如下图所示。




修一下代码后：



将 sample.s 载入 WinMIPS64 中，并关闭 Configure – Enable Forwarding ，


运行后：





**数据冒险:**

r16 需读取后再进行运算，发生数据冒险。将 ld 指令提前，以避免数据冲突。

**修改前：**




**修改后：**




**修改前：**

beq 指令读取 r8 时发生数据冒险，将其滞后即可




**修改后：**




**修改前：**

beq指令发生数据相关，开启前推也没办法。可将daddi不冲突的指令提前，此时开启前推即可防止堵塞。




**修改后：**




发生数据冒险（取数-使用型），开启前推也没办法。可将前面不冲突的关于 r11 的指令滞后，将其插入到关于 r10 的 ld 和 dadd 指令之间，此时 r12 的存储发生冲突，开启前推解决。


**修改前：**



**修改后：**



**运行修改后的代码：**




将其载入 WinMIPS64 中，在关闭前推的条件下运行，发生了 185 次 RAW，与优化前相比减少了 35 次


1. Forwarding功能开启

接下来，我们要展示Forwarding功能的优化效果。

首先，我们要知道如何开启Forwarding功能。法如下：点开***configure***下拉窗口，给***Enable Forwarding***选项左侧点上勾。



开启了Forwarding功能之后，我们再运行，查看结果，解释哪些数据相关的问题得到解决，并以截图说明问题解决前后的差异所在。



具体可以看上面的分析。

1. 结构相关优化

流水线中的结构相关，指的是流水线中多条指令在同一时钟周期内争用同一功能部件现象。即因硬件资源满足不了指令重叠执行的要求而发生的冲突。

在WinMIPS64中，我们可以在除法中观察到这种现象。要消除这种结构相关，我们可以采取调整指令位置的方法进行优化。在这个部分，我们首先给出几条C代码，然后将该代码翻译成MIPS代码（为了观察的方便，我们这里MIPS代码并不是逐一翻译，而是调整代码，使得其他部分数据相关已经优化，而两条除法指令连续出现），运行并查看结果。接着，调整代码序列，重新运行。观察优化效果。

下面是给出的C代码：

a = a / b

c = c / d

e = e + 1

f = f + 1

g = g + 1

h = h + 1

i = i + 1

j = j + 1

根据上述的C代码，我们给出数据相关优化的指令如下：

.data

a: .word 12

b: .word 3

c: .word 15

d: .word 5

e: .word 1

f: .word 2

g: .word 3

h: .word 4

i: .word 5

.text

start:

ld r16,a(r0)

ld r17,b(r0)

ld r18,c(r0)

ld r19,d(r0)

ld r20,e(r0)

ld r21,f(r0)

ld r22,g(r0)

ld r23,h(r0)

ld r24,i(r0)

ddiv r16,r16,**r17**

ddiv r18,r18,r19

daddi r20,r20,1

daddi r21,r21,1


daddi r22,r22,1

daddi r23,r23,1


daddi r24,r24,1

halt

上面的指令运行，在***Cycle***窗口结果如下（程序运行前请将configure->architecture->division latency改为10）：



在***Statistics***窗口的结果如下：



通过观察，我们可以发现，两个连续的除法产生了明显的结构相关，第二个除法为了等待上一个除法指令在执行阶段所占用的资源，阻塞了9个周期。


显然，这样的连续的除法所导致的结构相关极大的降低了流水线效率，为了消除结构相关，我们需要做的是调整指令序列，将其他无关的指令塞入两条连续的除法指令中。

给出指令序列的调整方案并给出流水线工作状态的截图，做出解释。


为防止流水阻塞，应在两条除法指令间插入 9 条无关的指令。此时第一条除法后的第 9 条指令的存储组件会发生结构冲突，但后面的除法指令不会很快用到存储组件，故该结构冲突影响可忽略。

对第一条除法指令，因它需用到 r16 和 r17 ，而取数后立即执行除法指令会发生取数-使用型冒险，故需在取数后插入不冲突的指令以防止阻塞。


将第一条指令提前到取数完成后的第 2 条指令滞后，再将第二条指令移到第一条指令之后的第 9 条指令处，将对应的存储指令都滞后，优化后的代码如下。



将其载入 WinMIPS64 ，开启前推后运行，结果如下图所示。



观察到两条除法指令的流水之间插入了其他指令，大大提升效率，此时程序所需的时钟周期数如下图所示。



1. 提交报告

记录实验过程，保存实验截图，给出分析结果，形成实验报告。初始代码准备（10分），后面每个优化方法各30分。

见上面。

**五、实验结果**

**1. 调整指令序列**

优化前发生 220 次 RAW，优化后发生了 185 次 RAW

**2. 开启前推**

开启前推后，RAW 下降至 0 次

**3. 结构优化**

优化前程序需 70 个时钟周期，优化后程序需 57 个时钟周期

1. **实验总结与体会**

我通过这次实验，了解MIPS的五级流水线，和在运行过程中的所产生的各种不同的流水线冒险，能够通过指令顺序调整，或旁路与预测技术来提高流水线效率，也更加了解流水线细节和其指令的改善方法。

|  |
| --- |
| **指导教师批阅意见：**  **成绩评定：**  指导教师签字：  年 月 日 |
| 备注： |