## به نام خدا

## گزارش طراحی لایه فیزیکی 802.11a

# سينا كريمي 97105509

این سخت افزار شامل 4 قسمت برای گیرنده و فرستنده میباشد. قسمت اول Scrambler، قسمت دوم Convolutional این سخت افزار شامل 4 قسمت برای مدولاسیون های مختلف Encoder، قسمت سوم Data Interleaver و قسمت آخر خروجی دادن موج سینوسی برای مدولاسیون های مختلف میباشد. ( لیست فایل ها در آخر این گزارش قرار دارد )


#### قسمت Scrambler:

## • تئورى و الگوريتم

الگوریتم مربوط به Scrambling در صفحه 16 در فایل استانداردی که برای پروژه قرار داده شده میباشد. این اسکرمبلر از نوع Additive synchronous scrambler میباشد و رابطه آن به شکل:

$$S(x) = x^7 + x^4 + 1$$

میباشد. شکل آن به صورت زیر میباشد:



حال برای ماژول Descrambler میتوانیم یک ماژول scrambler را در قسمت گیرنده داشته باشیم و آن را با کمک بیت های سرویس با ماژول داخل فرستنده سنکرون کنیم و بعد آن خروجی XOR سمت راست مربوط به دیتا و یکی از ورودی های آن را داریم، پس کافی است که این دو را در یکدیگر دوباره XOR کنیم که ورودی دوم به دست بیاید.

برای سنکرون سازی این دو ماژول از 7 بیت 0 در فیلد service استفاده میکنیم. هر بار که یک 0 وارد ماژول از 7 بیت اول درون میشود، این 0 با بیت اول بیت های داخلی ماژول XOR میشود و به دلیل اینکه 0 است خروجی آن برابر همان بیت اول درون میشود. در شکل و رابطه نیز میتوانیم ببینیم که بیت ها در 7 کلاک تغییر میکنند، پس اگر در یک تناوب 7 کلاکی ما 7 بیت 0 را وارد این ماژول بکنیم خروجی ما بیت های داخلی Scrambler بعد از خروج آخرین 0 خواهد بود بنابراین این ماژول در گیرنده دقیقا میداند که به چه صورت باید تنظیم بشود که بتواند دیتا را دست دیکود بکند. بعد آن ماژول داخل گیرنده باید یک کلاک جلو تر برود زیرا حالتی که 0 ها گزارش میکنند حالتی است که آخرین 0 دیده است و یک کلاک بعد که دیتا وارد میشود ماژول داخل فرستنده یک بار جلوتر رفته است بنابراین ماژول گیرنده نیز باید 1 کلاک جلو برود و بر اساس آن دیتا را دیکود بکند.


## • ساختار فريم

در کل فریم تنها قسمت هایی که نیاز است آنها را اسکرمبل کنیم قسمت مربوط به دیتا میشود و در این قسمت به دلیل این که فقط 7 بیت اول سرویس و بقیه دیتا را اسکرمبل میکنیم زیرا قسمت های بعد سرویس رزرو هستند و مقادیر آنها برای ما اهمیت ندارد و در اینجا فقط میخواهیم نشان دهیم که این ماژول درست کار میکند.

### ساختار ماژول ها

همانند شکل بعد ماژول داخل فرستنده دارای پایه های reset, clk, data\_in, data\_out, seed میباشد.

پایه ریست به این شکل کار میکند که وقتی 1 بشود، بیت های داخل Scrambler به بیت هایی که از طریق seed میدهیم تغییر میکند. Seed یک باس 7 بیتی میباشد. ورودی های دیتا نیز به صورت سریال میباشند.



ماژول Descrambler نیز مانند ماژول Scrambler میباشد با این تفاوت ها که ورودی bescrambler نیز مانند ماژول reset به حیوان بیت های سنکرون سازی در نظر میگیرد به صورت سریال وارد میشود و زمانی که descramble میکند.



### کد متلب

کد متلب برای این قسمت بر اساس الگوریتمی که بالاتر ارائه شد کار میکند. ورودی این کد یک seed مشخص کد متلب برای تست ماژول بتوانیم از یک سید مشخص استفاده کنیم و مشکلات دیباگ و

وریفیکیشن کمتر شود. برای ماژول اسکرمبلر بیت های ماژول آرایه x میباشد. این آرایه ابتدا 7 بیت را اسکرمبل میکند تا Descrambler میتواند از آنها استفاده کند سپس نتیجه آن ها را در آرایه service میریزد که مستقیما در Descrambler از آن استفاده خواهیم کرد. سپس یک عدد رندوم از 0 تا 127 انتخاب میشود و آن را به صورت یک عدد 7 بیتی در می آوریم و از همان مقادیر x که بعد از اسکرمبل کردن بیت های 0 به دست آمده اند استفاده میکنیم و دیتای آن را اسکرمبل مدن را در یک خط در یک فایل تکست و دیتای اسکرمبل شده را در میکنیم. در این حین دیتای باینری قبل اسکرمبل شدن را در یک خط در یک فایل تکست و دیتای اسکرمبل شده را در گروه نیز خط بعدی مینویسیم. به دلیل اینکه سید را یکی در نظر گرفتیم نیازی به دیتای دیگری برای تست نمیباشد ( در گروه نیز من این سوال را پرسیدم و پاسخی که گرفتم این بوده که نیازی نیست که سید تصادفی باشد ولی حتی اگر نیازی باشد که تصادفی باشد فقط کافی است یک متغیر در کد وریلاگ تغییر کند که در قسمت های بعد توضیح داده خواهد شد.).بعد این کار همین دیتای اسکرمبل شده را دوباره به ماژول Descrambler میدهیم و میتوانیم در کنسول مشاهده کنیم که دیتای وروی و Scrambled میدهیم و میتوانیم در وروی و Scrambled داشته باشیم. دوباره نیازی برای تولید دیتای جداگانه برای تست Descrambler نمیباشد زیرا میتوان از همان فایل درست شده به صورتی که ورودی دیتای اسکرمبل شده باشد و با دیتای اصلی مقایسه شود استفاده کرد. خروجی این فایل به نام test.txt دest.txt


### کد وریلاگ

در کد وریلاگ این 2 ماژول برای اینکه چک کردن جواب ماژول ها به صورت چشمی راحت تر باشد خروجی به صورت blocking میباشد اما اگر به non blocking تغییر کند هیچ مشکلی در کد به وجود نمی آید.


ماژول Scrambler در فایل Scrambler.v میباشد که در این ماژول دقیقا همان الگوریتمی که بالا گفته شده پیاده شده است و هیچ نکته خاصی برای آن وجود ندارد. در هر کلاک یک بیت را اسکرمبل میکند.

ماژول Descrambler در فایل Descrambler میباشد. این ماژول ابتدا زمانی که ریست میشود به Descrambler که حالت گرفتن 7 صفر اول برای synchronization میباشد میرود و شمارنده داخلی 0 میشود. ابتدا یک پالس ریست دریافت میکند سپس بعد از آن در هر کلاک یک دیتا میگیرد و یک شمارنده داخلی دارد که میشمارد چند بیت وارد آن شده است. وقتی بیت آخر را میخواهد بگیرد متغیر state به 0 و شمارنده نیز 0 میشود و از این به بعد هر دیتایی را که بگیرد descramble میکند. در حالت اول خروجی آن Valid نمیباشد.

نتیجه سنتز برای Scrambler:




نتیجه سنتر برای Descrambler:



مشخصا مدار مربوط به Descrambler بزرگتر است زیرا علاوه بر قابلیت های scrambler قابلیت های دیگری نیز دارد.


## • نتایج و تست ماژول ها

این ماژول ها شامل 2 تست بنج میباشند که برای هر کدام یکی برای تست تک به تک بیت ها میباشد و دیگری فایل scrambler\_tb.v را بر روی آنها اجرا میکند و نتیجه را اعلام میکند. برای Scrambler نام تست بنچ تکی scrambler\_tb.v میباشد و نتیجه اجرا این ماژول به صورت زیر میباشد:




در این ماژول سید ما همان سیدی است که در فایل متلب به کار رفته است و ورودی آن عدد 23 به صورت یک عدد باینتری 7 بیتی میباشد.


برای descrambler فایل مربوط به تست تکی به نام descrambler\_tb.v میباشد و برای این ماژول نیز سنکرون سازی مربوط به سید بالا را داده ایم و ورودی آن نیز اسکرمبل شده عدد 23 میباشد:



برای تست با دیتای test.txt مربوط به scrambler نام فایل scrambler میباشد. در این فایل سید همان سیدی میباشد که در قبل گفته ایم و دیتای خروجی مربوط به متلب را به آن میدهیم. به ازای هر بار که دیتای خروجی با درست برابر باشد عبارت YES چاپ میشود و اگر همه آنها درست باشند عبارت The module is working correctly چاپ میشود و اگر دیتایی درست خروجی ندهد عبارت NO چاپ میشود و در آخر عبارت correctly چاپ میشود و در آخر عبارت و در آخر عبارت اگر دیتایی درست در رجیستر ans ذخیره میشود و دی تنایل درست در رجیستر میشود و دیتایی که میخواهیم به ماژول ورودی بدهیم در رجیستر data ذخیره میشود و اگر sout با ans برابر باشد جواب سپس مقادیر دیتا به آن به ترتیب داده میشود و در رجیستر Sout ذخیره میشود و اگر ans برابر باشد جواب درست در نظر گرفته میشود.




برای descrambler نیز فایل مربوط به تست دیتای test.txt به نام dsc\_tb.v میباشد و تفاوت هایی که با ماژول بالا دارد این است که دیتاهای رجیستر های ans و data برعکس قرار میگیرند چون میخواهیم دیتای اسکرمبل شده را برگردانیم و هر بار نتیجه اسکرمبل شدن 7 صفر را به آن میدهیم که مقدار 7'b1100111 میباشد را به آن میدهیم و رجیستر seed نیز در این قسمت وجود ندارد. باقی قسمت ها مانند تست بنچ scrambler میباشد. نتیجه آن به صورت زیر میباشد:



#### قسمت Convolutional Encoder:

### انكودر

برای این قسمت پیچیدگی خاصی وجود ندارد این انکودر مانند ماژول داخل استاندارد به شکل زیر میباشد:




و برای نرخ کد 2/3 نیز کافی است به ازای هر 2 ورودی کد چهارم تولید شده را برداریم و در قسمت دیکودر آن را با 0 جایگزین کنیم.

### ديكودر


برای این قسمت از الگوریتم Viterbi استفاده میشود به این صورت که در این قسمت ما احتمال حالت داخل انکودر برای را خرمانی که 2 بیت وارد شده را داریم حساب میکنیم و در آخر مسیر با بیشترین احتمال را خروجی میدهیم. برای این کار در هر مرحله میدانیم زمانی که در یک حالت قرار داریم تنها ممکن است از دو حالت از کل 64 حالت موجود در رجیستر های انکودر به این حالت رسیده باشیم که یکی از آنها حالتی است که مقدار رجیستر آخر 0 باشد و دیگری این است که مقدار آن 1 باشد. هر کدام از این حالت ها کد های مختلفی تولید میکنند. ما فاصله همینگ این کدها با کد ورودی و فاصله کلی که تا آن حالت های موردنظر داشته ایم را حساب میکنیم و با توجه به آنها حالت با هزینه کمتر را نگه میداریم. در آخر با توجه به هزینه کلی همه مسیر ها بهترین مسیر را انتخاب میکنیم و خروجی میدهیم.

### ساختار ها

ساختار انکودر تقریبا به شکل بالا میباشد با این تفاوت که حافظه ای در خروجی انکودر وجود دارد که ورودی ها را ذخیره میکند و به صورت FIFO خروجی میدهد. دلیل وجود این حافظه این است که به ازای هر ورودی ما حداقل دو خروجی داریم و برای این که بتوانیم به صورت سریال خروجی داشته باشیم باید این مقادیر در جایی ذخیره شوند.




برای دیکودر به طور کلی ساختار زیر وجود دارد:




در بلاک اول ورودی های ما 2 تا 2 تا جدا میشوند که حالت های موردنظر ساخته شوند. این کار با توجه به نرخ کد انجام میشود.


در بلاک دوم فاصله همه خروجی های ممکن انکودر با ورودی مقایسه میشوند. ساختار آن به صورت زیر میباشد:



برای محاسبه و تصمیم گیری برای مسیر های مختلف بلاک سوم به صورت زیر میباشد:



در اینجا حالت های اول و دوم همان حالت های ممکن هستند که در اول توضیح داده شد. در اینجا با توجه به فاصله خروجی آنها بین یکی از آن ها که هزینه کمتری خواهد داشت انتخاب خواهد شد. ساختار بلوک decider به شکل زیر میباشد:




توجه داشته باشید که برای هر حالت به یک عدد از این بلاک ها نیاز داریم تا بتوانیم برای هر کدام هزینه را حساب کنیم.

برای تشخیص کمترین هزینه بعد این که ورودی ها کامل شدند هر کدام را 2 به 2 مقایسه میکنیم و در آخر کمترین را به

دست می آوریم که کدام بلاک میباشد. این کار در 6 کلاک انجام میشود و از روش های دیگر سریع تر میباشد.

برای قسمت آخر تشخیص مسیر نیز به شکل زیر ساختار را طراحی میکنیم:




که بیت خروجی این بلاک از آخر به اول میباشد و برای همین نمیتوان مستقیم خروجی داد.

برای این که سرعت کار بالا برود میتوانیم هر بار بعد از تعداد محدودی بیت ورودی خروجی متناظر با آنها را محاسبه کنیم. قانون کلی برای این قسمت حداقل 5 برابر تعداد رجیستر ها در انکودر میباشد بنابراین در این قسمت نیز هر 32 بیت ورودی شروع به تولید خروجی متناظر با آنها میکند و در آخر همه خروجی را با هم به خروجی میدهد.


### کد وریلاگ:

برای قسمت انکودر شامل 2 ماژول هست که یکی انکودر میباشد و دیگری حافظه ای میباشد که اطلاعات را داخل ان میریزیم.


### انكودر:




### انکودر به همراه مموری مربوط به انکودر:




# قسمت دیکودر دقیقا به همان شکلی میباشد که در قسمت تئوری گفته شده است:




: Serial to Vector




قسمت Branch Metrics:



قسمت Path Decider:




هر کدام از این بلاک ها همان بلاک های decider میباشند و محتویات داخل آنها به شکل زیر میباشد:




در مجموع 64 تا از این بلاک ها برای هر حالت رجیستر های داخل انکودر میباشد.

همه اطلاعات مربوط به بیت ها به داخل قسمت Path Memory میرود که به شکل زیر میباشد:




قسمت minCost شماره حالت با كمترين هزينه را در يك كلاك ميتواند حساب كند:



هر كدام از اين بلاك ها مقايسه كننده ميباشند.

قسمت restore bits جایی هست که از اطلاعات minCost و pathMemory استفاده میکنیم و بیت های درست را دوباره میسازیم:




طریقه کلی کار دیکودر به این شکل میباشد که 64 بیت را میخواند و بعد از 36 کلاک بیت های واقعی را میسازد و بعد آن دوباره اجازه میدهد 64 بیت دیگر وارد آن شود.

#### قسمت interleaver:

این قسمت دقیقا بر اساس فرمول هایی که در خود استاندارد گفته شده زده شده است و نکته خاصی ندارد.

به دلیل زمان بسیار زیادی که صرف سنتز این مدار میشد نتوانستم عکسی از سنتز آن داشته باشم.


نمونه از شبیه سازی: (این مثال از خود ضمیمه استاندارد آورده شده است.)



یک نمونه کوچکتر از Deinterleaver:

	J		<u> </u> ]	<u> </u>
<b>\$</b> 1 →	Msgs			
<b></b> /qqqq/m	289'h0000000000	289'h000000000000000000000000000000000000	000000000000000000000000000000000000000	0000000000000 <del>1</del> 0f
+- /qqqq/Ncbps	8'h20	8'h20		
<pre>/qqqq/dk /qqqq/reset</pre>	1'h0 1'h0			
-/-// /qqqq/out	289'h0000000000	289'h000000000000000000000000000000000000	000000000000000000000000000000000000000	0000000000030023
/glbl/GSR	1'h0			

برای قسمت ساختن موج های مثلثی به جای Cordic از DDS Compiler استفاده شده به دلیل اینکه استفاده از آن راحت تر میباشد و لیتنسی آن به جای 2، 1 میباشد. متاسفانه در این قسمت به این مشکل برخورد کردم که نمیدانستم که چه مدت زمان باید به ازای هر بیت خروجی مثلثی بدهم برای همین فقط شکل موج را در اینجا میگذارم:



### ليست فايل ها:

• فایل های مربوط به Scrambler در پوشه Scrambler قرار دارد و در گزارش Scrambler اسم آنها مشخص شده است.

• فایل های Convolutional Encoder:

فایل ماژول BranchMetric.v :branch metric

فایل ماژول سریال به و کتور: serialToVector.v

فایل ماژول PathDecider.v :Path decider

فايل ماژول decider داخل decider داخل

فایل ماژول pathMemory.v :pathMemory

فایل ماژول minCost.v :minCost

فایل ماژول restoreBits.v :restore bits

فایل ماژول Top layer برای دیکودر:viterDecoder.v

فایل ماژول مموری انکودر:memEnc.v

فایل ماژول convEncoder.v : Top layer

• فایل های ماژول Interleaver

فایل interleaver.v :interleaver

فایل deinterleaver.v :deinterleaver

 $\mathsf{tb}$ \_interleaver.v :interleaver فایل تست بنچ

 $\mathsf{tb}$ \_\_deinterleaver.v :deinterleaver فایل تست بنچ

• فایل های wave generator:

waveGen.v :wave generator فايل

فایل تست بنچ wave.v :wave generator