Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
a	2		Y	N	Y	N	Y	N	Y	N	Y	N
a	2.1	'A' (Atomic Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
b	1	'B' (the collection of the Zba, Zbb, Zbs extensions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
c	2	Compressed Instructions	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
d	2		Y	N	Y	N	Y	N	Y	N	Y	N
d	2.2	'D' (Double-Precision Floating-Point)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
e	1.9		Y	N	Y	N	Y	N	Y	N	Y	N
e	2	Implements RV{32,64}E (provides 16 rather than 32 GPRs)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
f	2		Y	N	Y	N	Y	N	Y	N	Y	N
f	2.2	'F' (Single-Precision Floating-Point)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
h	1	'H' (Hypervisor)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
i	2		Y	N	Y	N	Y	N	Y	N	Y	N
i	2.1	'I' (Base Integer Instruction Set)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
m	2	'M' (Integer Multiplication and Division)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
p	0.15	'P' ('Base P' (Packed SIMD))	N	N	Y	N	Y	Y	Y	Y	Y	N
p	0.19	'P' ('Base P' (Packed SIMD))	N	N	N	N	N	N	N	N	N	Y
sdext	1	'Sdext' (External Debugging Extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sdtrig	1	'Sdtrig' (Debugging Triggers)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sha	1	'Sha' (Augmented Hypervisor)	N	N	N	Y	N	Y	N	Y	N	Y
shcounterenw	1	'Shcounterenw' (Support writeable hcounteren enable bit for any hpmcounter that is not read-only zero)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
shgatpa	1	'Sgatpa' (SvNNx4 mode supported for all modes supported by satp, as well as Bare)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
shtvala	1	'Shtvala' (htval provides all needed values)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
shvsatpa	1	'Svsatpa' (vsatp supports all modes supported by satp)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
shvstvala	1	'Shvstvala' (vstval provides all needed values)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
shvstvecd	1	'Shvstvecd' (vstvec supports Direct mode)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smaia	1	'Smaia' (Advanced Interrupt Architecture Machine Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smcdeleg	1	'Smcdeleg' (Counter Delegation Machine Level)	N	N	N	Y	N	Y	N	Y	N	Y
smcsrind	1	'Smcsrind' (Indirect CSR Access Machine Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smctr	1	'Smctr' (Control Transfer Records Machine Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smdbltrp	1	'Smdbltrp' (Double Trap Machine Level)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
smepmp	1	'Smepmp' (Enhanced Physical Memory Protection)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smmpm	1	'Smmpm' (Machine-level Pointer Masking for M-mode)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smnpm	1	'Smnpm' (Machine-level Pointer Masking for next lower privilege mode)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smpmpmt	0.6	'Smpmpmt' (PMP-based Memory Types Extension)	N	N	N	N	N	N	N	N	Y	Y
smrnmi	1	'Smrnmi' (Resumable Non-Maskable Interrupts)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smstateen	1	'Smstateen' (Machine-mode view of the state-enable extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
smwg	0.3	'Smwg' (The Smwg extension adds the mlwid CSR, which is an M-mode read-write CSR, whose least-significant bits set the WID to be used by lower-privilege modes.)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
smwgd	0.3	'Smwgd' (The Smwgd extension adds the mwiddeleg M-mode read-write CSR. The mwiddeleg register represents a set of WIDs as a bit vector with WID i represented by bit i of the register.)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ss	1.12	'Ss' (Supervisor Architecture)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ss	1.13	'Ss' (Supervisor Architecture)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssaia	1	'Ssaia' (Advanced Interrupt Architecture Supervisor Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssccfg	1	'Ssccfg' (Counter Configuration Supervisor Level)	N	N	N	Y	N	Y	N	Y	N	Y
ssccptr	1	'Ssccptr' (Main memory supports page table reads)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sscofpmf	1	'Sscofpmf' (Count Overflow and Mode-Based Filtering)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sscounterenw	1	'Sscounterenw' (Support writeable scounteren enable bit for any hpmcounter that is not read-only zero)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sscsrind	1	'Sscsrind' (Indirect CSR Access Supervisor Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssctr	1	'Ssctr' (Control Transfer Records Supervisor Level)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssdbltrp	1	'Ssdbltrp' (Double Trap Supervisor Level)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
ssnpm	1	'Ssnpm' (Supervisor-level Pointer Masking for next lower privilege mode)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sspm	1	'Sspm' (Indicates Supervisor-mode Pointer Masking)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sspmp	0.9	'Sspmp' (S-mode Physical Memory Protection)	N	N	Y	N	Y	Y	Y	Y	Y	Y
ssqosid	1	'Ssqosid' (Quality-of-Service (QoS) Identifiers)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssstateen	1	'Ssstateen' (Supervisor-mode view of the state-enable extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssstrict	1	'Ssstrict' (No non-conforming extensions are present)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sstc	1	'Sstc' (Supervisor-mode timer interrupts)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sstvala	1	'Sstvala' (stval provides all needed values)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sstvecd	1	'Sstvecd' (stvec supports Direct mode)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ssu64xl	1	'Ssu64xl' (UXLEN=64 supported)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sswg	0.3	'Sswg' (The Sswg extension adds the [H]S-mode read-write slwid CSR, which sets the WID used for modes lower than [H]S-mode.)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
supm	1	'Supm' (Indicates User-mode Pointer Masking)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
sv39	1.12		Y	N	Y	N	Y	N	Y	N	Y	N
sv48	1.12		Y	N	Y	N	Y	N	Y	N	Y	N
sv57	1.12		Y	N	Y	N	Y	N	Y	N	Y	N
svade	1	'Svade' (Raise exceptions on improper A/D bits)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svadu	1	'Svadu' (Hardware A/D updates)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svbare	1	'Svbare' $(satp mode Bare supported)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svinval	1	'Svinval' (Fine-Grained Address-Translation Cache Invalidation)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svnapot	1	'Svnapot' (NAPOT Translation Contiguity)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svpbmt	1	'Svpbmt' (Page-Based Memory Types)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svptead	1		Y	N	Y	N	Y	N	Y	N	Y	N
svukte	0.4	'Svukte' (Address-Independent Latency of User-Mode Faults to Supervisor Addresses)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
svvptc	1	'Svvptc' (Obviating Memory-Management Instructions after Marking PTEs Valid)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
v	0.1		Y	N	Y	N	Y	N	Y	N	Y	N
v	1	'V' (Vector Extension for Application Processors)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
xcvalu	1	'XCValu' (CORE-V ALU Operations)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xcvbi	1	'XCVbi' (CORE-V Immediate Branching)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xcvbitmanip	1	'XCVbitmanip' (CORE-V Bit Manipulation)	N	Y	N	Y	N	Y	N	Y	N	Y
xcvelw	1	'XCVelw' (CORE-V Event Load Word)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xcvmac	1	'XCVmac' (CORE-V Multiply-Accumulate)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xcvmem	1	'XCVmem' (CORE-V Post-incrementing Load & Store)	N	Y	N	Y	N	Y	N	Y	N	Y
xcvsimd	1	'XCVsimd' (CORE-V SIMD ALU)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xqcia	0.2	'Xqcia' (Qualcomm uC Arithmetic Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqciac	0.2	'Xqciac' (Qualcomm uC Load-Store Address Calculation Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcicli	0.2	'Xqcicli' (Qualcomm uC Conditional Load Immediate Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcicm	0.2	'Xqcicm' (Qualcomm uC Conditional Move Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcics	0.2	'Xqcics' (Qualcomm uC Conditional Select Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcicsr	0.2	'Xqcicsr' (Qualcomm uC CSR Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqciint	0.2	'Xqciint' (Qualcomm uC Interrupts Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcilo	0.2	'Xqcilo' (Qualcomm uC Large Offset Load Store Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcilsm	0.2	'Xqcilsm' (Qualcomm uC Load Store Multiple Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xqcisls	0.2	'Xqcisls' (Qualcomm uC Scaled Load Store Extension)	N	N	N	Y	N	Y	N	Y	N	Y
xsfcease	0.1	'XSfcease' (SiFive sf.cease Instruction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfcease	1	'XSfcease' (SiFive sf.cease Instruction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm128t	0.6	'XSfmm128t' TE=128 configuration	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm16t	0.6	'XSfmm16t' TE=16 configuration	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32a	0.6	'XSfmm32a' (TEW=32-bit accumulation) operands - int: 8b; float: fp16, bf16, fp32	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32a16f	0.6	'XSfmm32a16f' (TEW=32-bit accumulation) operands - float: 16b, widen=2 (IEEE, BF)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32a32f	0.6	'XSfmm32a32f' (TEW=32-bit accumulation) operands - float: 32b	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32a4i	0.6	'XSfmm32a4i' (TEW=32-bit accumulation) operands - int: 4b (packed)	Y	Y	N	N	N	N	N	N	N	N
xsfmm32a8f	0.6	'XSfmm32a8f' (TEW=32-bit accumulation) operands - float: fp8	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32a8i	0.6	'XSfmm32a8i' (TEW=32-bit accumulation) operands - int: 8b	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm32ea	0.6	'XSfmm32ea' (TEW=32-bit accumulation) instructions: sf.vset*, sf.vtmv*, sf.mm.f.f (SEW=32), sf.vtzero	Y	Y	N	N	N	N	N	N	N	N
xsfmm32t	0.6	'XSfmm32t' TE=32 configuration	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm64a64f	0.6	'XSfmm64a64f' (TEW=64-bit accumulation) operands - float: fp64	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmm64t	0.6	'XSfmm64t' TE=64 configuration	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfmmbase	0.6	'XSfmmbase' All non arithmetic instructions for all TEWs and sf.vtzero	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfpgflushdlone	0.1	'XSfpgflushdlone' (Cache Flush/Power Down Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfpmpmt	0.1	'Xsfpmpmt' (SiFive PMP-based Memory Types Extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfsci	1	'XSfsci' (SiFive Custom Scalar Coprocessor Interface Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvcp	0.1		Y	N	Y	N	Y	N	Y	N	Y	N
xsfvcp	1	'XSfvcp' (SiFive Custom Vector Coprocessor Interface Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfbfa	0.1	'XSfvfbfa' (SiFive custom additional BF16 vector compute support)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
xsfvfbfexp16e	0.1	'Xsfvfbfexp16e' (SiFive Vector Floating-Point Exponential Function Instruction, BFloat16)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfexp16e	0.1	'Xsfvfexp16e' (SiFive Vector Floating-Point Exponential Function Instruction, Half Precision)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfexp32e	0.1	'Xsfvfexp32e' (SiFive Vector Floating-Point Exponential Function Instruction, Single Precision)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfexpa	0.2	'Xsfvfexpa' (SiFive Vector Floating-Point Exponential Approximation Instruction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfexpa64e	0.2	'Xsfvfexpa64e' (SiFive Vector Floating-Point Exponential Approximation Instruction with Double-Precision)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfhbfmin	0.1	'Xsfvfhbfmin' (SiFive custom minimal BF16 vector support)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfnrclipxfqf	0.1	'XSfvfnrclipxfqf' (SiFive FP32-to-int8 Ranged Clip Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfnrclipxfqf	1	'XSfvfnrclipxfqf' (SiFive FP32-to-int8 Ranged Clip Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfwmaccqqq	0.1	'XSfvfwmaccqqq' (SiFive Matrix Multiply Accumulate Instruction and 4-by-4))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvfwmaccqqq	1	'XSfvfwmaccqqq' (SiFive Matrix Multiply Accumulate Instruction and 4-by-4))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvqdotq	0.1	'Xsfvqdotq' (SiFive Vector Quad-Widening 4D Dot Product Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvqmaccdod	0.1	'XSfvqmaccdod' (SiFive Int8 Matrix Multiplication Instructions (2-by-8 and 8-by-2))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvqmaccdod	1	'XSfvqmaccdod' (SiFive Int8 Matrix Multiplication Instructions (2-by-8 and 8-by-2))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvqmaccqoq	0.1	'XSfvqmaccqoq' (SiFive Int8 Matrix Multiplication Instructions (4-by-8 and 8-by-4))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsfvqmaccqoq	1	'XSfvqmaccqoq' (SiFive Int8 Matrix Multiplication Instructions (4-by-8 and 8-by-4))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsifivecdiscarddlor	0.1	'XSiFivecdiscarddlone' (SiFive sf.cdiscard.d.l1 Instruction)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsifivecdiscarddlor	1	'XSiFivecdiscarddlone' (SiFive sf.cdiscard.d.l1 Instruction)	N	Y	N	Y	N	Y	N	Y	N	Y
xsifivecflushdlone	0.1	'XSiFivecflushdlone' (SiFive sf.cflush.d.l1 Instruction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xsifivecflushdlone	1	'XSiFivecflushdlone' (SiFive sf.cflush.d.l1 Instruction)	N	Y	N	Y	N	Y	N	Y	N	Y
xtheadba	1	'xtheadba' (T-Head address calculation instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadbb	1	'xtheadbb' (T-Head basic bit-manipulation instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadbs	1	'xtheadbs' (T-Head single-bit instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadcmo	1	'xtheadcmo' (T-Head cache management instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadcondmov	1	'xtheadcondmov' (T-Head conditional move instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadfmemidx	1	'xtheadfmemidx' (T-Head FP Indexed Memory Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadfmv	1		Y	N	Y	N	Y	N	Y	N	Y	N
xtheadint	1		Y	N	Y	N	Y	N	Y	N	Y	N
xtheadmac	1	'xtheadmac' (T-Head Multiply-Accumulate Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadmemidx	1	'xtheadmemidx' (T-Head Indexed Memory Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadmempair	1	'xtheadmempair' (T-Head two-GPR Memory Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadsync	1	'xtheadsync' (T-Head multicore synchronization instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
xtheadvdot	1	'xtheadvdot' (T-Head Vector Extensions for Dot)	N	Y	N	Y	N	Y	N	Y	N	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
xtheadvector	1		N	N	Y	N	Y	N	Y	N	Y	N
xventanacondops	1	'XVentanaCondOps' (Ventana Conditional Ops)	N	Y	Y	Y	Y	Y	Y	Y	Y	Y
xwchc	2.2	'Xwchc' (WCH/QingKe additional compressed opcodes)	N	N	N	Y	N	Y	N	Y	N	Y
za128rs	1	'Za128rs' (Reservation Set Size of at Most 128 Bytes)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
za64rs	1	'Za64rs' (Reservation Set Size of at Most 64 Bytes)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zaamo	0.2	'Zaamo' (Atomic Memory Operations)	N	Y	N	N	N	N	N	N	N	N
zaamo	1	'Zaamo' (Atomic Memory Operations)	Y	N	Y	Y	Y	Y	Y	Y	Y	Y
zabha	1	'Zabha' (Byte and Halfword Atomic Memory Operations)	N	Y	N	Y	N	Y	Y	Y	Y	Y
zacas	1	'Zacas' (Atomic Compare-And-Swap Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zalasr	0.1	'Zalasr' (Load-Acquire and Store-Release Instructions)	N	Y	N	Y	N	Y	N	Y	N	Y
zalasr	1		N	N	Y	N	Y	N	Y	N	Y	N
zalrsc	0.2	'Zalrsc' (Load-Reserved/Store-Conditional)	N	Y	N	N	N	N	N	N	N	N
zalrsc	1	'Zalrsc' (Load-Reserved/Store-Conditional)	Y	N	Y	Y	Y	Y	Y	Y	Y	Y
zama16b	1	'Zama16b' (Atomic 16-byte misaligned loads, stores and AMOs)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zawrs	1	'Zawrs' (Wait on Reservation Set)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zba	0.93		Y	N	Y	N	Y	N	Y	N	Y	N
zba	1	'Zba' (Address Generation Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbb	0.93		Y	N	Y	N	Y	N	Y	N	Y	N
zbb	1	'Zbb' (Basic Bit-Manipulation)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbc	1	'Zbc' (Carry-Less Multiplication)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbkb	1	'Zbkb' (Bitmanip instructions for Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbkc	1	'Zbkc' (Carry-less multiply instructions for Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbkx	1	'Zbkx' (Crossbar permutation instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zbs	1	'Zbs' (Single-Bit Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zca	1	'Zca' (part of the C extension, excluding compressed floating point loads/stores)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zcb	1	'Zcb' (Compressed basic bit manipulation instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zcd	1	'Zcd' (Compressed Double-Precision Floating-Point Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zce	1	'Zce' (Compressed extensions for microcontrollers)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zcf	1	'Zcf' (Compressed Single-Precision Floating-Point Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zclsd	1		N	N	Y	N	Y	N	Y	N	Y	N
zcmop	1	'Zcmop' (Compressed May-Be-Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zcmp	1	'Zcmp' (sequenced instuctions for code-size reduction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zcmt	1	'Zcmt' (table jump instuctions for code-size reduction)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zdinx	1	'Zdinx' (Double in Integer)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zfa	0.2		Y	N	Y	N	Y	N	Y	N	Y	N
zfa	1	'Zfa' (Additional Floating-Point)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zfbfmin	0.8		Y	N	Y	N	Y	N	Y	N	Y	N
zfbfmin	1	'Zfbfmin' (Scalar BF16 Converts)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zfh	1	'Zfh' (Half-Precision Floating-Point)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zfhmin	1	'Zfhmin' (Half-Precision Floating-Point Minimal)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zfinx	1	'Zfinx' (Float in Integer)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zhinx	1	'Zhinx' (Half Float in Integer)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zhinxmin	1	'Zhinxmin' (Half Float in Integer Minimal)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
zibi	0.1	'Zibi' (Branch with Immediate)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
zic64b	1	'Zic64b' (Cache Block Size Is 64 Bytes)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicbom	1	'Zicbom' (Cache-Block Management Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicbop	1	'Zicbop' (Cache-Block Prefetch Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicboz	1	'Zicboz' (Cache-Block Zero Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ziccamoa	1	'Ziccamoa' (Main Memory Supports All Atomics in A)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ziccif	1	'Ziccif' (Main Memory Supports Instruction Fetch with Atomicity Requirement)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicclsm	1	'Zicclsm' (Main Memory Supports Misaligned Loads/Stores)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ziccrse	1	'Ziccrse' (Main Memory Supports Forward Progress on LR/SC Sequences)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicfilp	1	'Zicfilp' (Landing pad)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicfiss	1	'Zicfiss' (Shadow stack)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicntr	1		Y	N	N	N	N	N	N	N	N	N
zicntr	2	'Zicntr' (Base Counters and Timers)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicond	1	'Zicond' (Integer Conditional Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zicsr	2	'zicsr' (CSRs)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zifencei	2	'Zifencei' (fence.i)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zihintntl	1	'Zihintntl' (Non-Temporal Locality Hints)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zihintpause	1		Y	N	N	N	N	N	N	N	N	N
zihintpause	2	'Zihintpause' (Pause Hint)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zihpm	1		Y	N	N	N	N	N	N	N	N	N
zihpm	2	'Zihpm' (Hardware Performance Counters)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zilsd	1		N	N	Y	N	Y	N	Y	N	Y	N
zimop	1	'Zimop' (May-Be-Operations)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zjid	0	'Zjid' (Instruction/Data Cache Synchronization)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zk	1	'Zk' (Standard scalar cryptography extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zkn	1	'Zkn' (NIST Algorithm Suite)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zknd	1	'Zknd' (NIST Suite: AES Decryption)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zkne	1	'Zkne' (NIST Suite: AES Encryption)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zknh	1	'Zknh' (NIST Suite: Hash Function Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zkr	1	'Zkr' (Entropy Source Extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zks	1	'Zks' (ShangMi Algorithm Suite)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zksed	1	'Zksed' (ShangMi Suite: SM4 Block Cipher Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zksh	1	'Zksh' (ShangMi Suite: SM3 Hash Function Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zkt	1	'Zkt' (Data Independent Execution Latency)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zmmul	1	'Zmmul' (Integer Multiplication)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
ztso	0.1	'Ztso' (Memory Model - Total Store Order)	N	Y	N	N	N	N	N	N	N	N
ztso	1	'Ztso' (Memory Model - Total Store Order)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
zvbb	1	'Zvbb' (Vector basic bit-manipulation instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvbc	1	'Zvbc' (Vector Carryless Multiplication)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvbc32e	0.7	'Zvbc32e' (Vector Carryless Multiplication with 32-bits elements)	N	N	N	Y	N	Y	N	Y	N	Y
zve32d	1		Y	N	N	N	N	N	N	N	N	N

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
zve32f	1	'Zve32f' (Vector Extensions for Embedded Processors with maximal 32 EEW and F extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zve32x	1	'Zve32x' (Vector Extensions for Embedded Processors with maximal 32 EEW)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zve64d	1	'Zve64d' (Vector Extensions for Embedded Processors with maximal 64 EEW, F and D extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zve64f	1	'Zve64f' (Vector Extensions for Embedded Processors with maximal 64 EEW and F extension)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zve64x	1	'Zve64x' (Vector Extensions for Embedded Processors with maximal 64 EEW)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvfbdota32f	0.2		N	N	N	N	N	N	Y	N	Y	N
zvfbfa	0.1	'Zvfbfa' (Additional BF16 vector compute support)	N	N	N	N	N	Y	N	Y	N	Y
zvfbfmin	0.8		Y	N	Y	N	Y	N	Y	N	Y	N
zvfbfmin	1	'Zvbfmin' (Vector BF16 Converts)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvfbfwma	0.8		Y	N	Y	N	Y	N	Y	N	Y	N
zvfbfwma	1	'Zvfbfwma' (Vector BF16 widening mul-add)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvfh	0.1		Y	N	N	N	N	N	N	N	N	N
zvfh	1	'Zvfh' (Vector Half-Precision Floating-Point)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvfhmin	1	'Zvfhmin' (Vector Half-Precision Floating-Point Minimal)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvfofp4min	0.1	'Zvfofp4min' (OFP4 conversion extension Zvfofp4min)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
zvfofp8min	0.2	'Zvfofp8min' (OFP8 conversion extension Zvfofp8min)	N	N	Y	Y	Y	Y	Y	Y	Y	Y
zvfqwbdota8f	0.2		N	N	N	N	N	N	Y	N	Y	N
zvfwbdota16bf	0.2		N	N	N	N	N	N	Y	N	Y	N
zvkb	0.1	'Zvkb' (Vector Bit-manipulation used in Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkb	1	'Zvkb' (Vector Bit-manipulation used in Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkg	0.1	'Zvkg' (Vector GCM instructions for Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkg	1	'Zvkg' (Vector GCM instructions for Cryptography)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkgs	0.7	'Zvkgs' (Vector-Scalar GCM instructions for Cryptography)	N	N	N	Y	N	Y	N	Y	N	Y
zvkn	1	'Zvkn' (shorthand for 'Zvkned', 'Zvknhb', 'Zvkb', and 'Zvkt')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknc	1	'Zvknc' (shorthand for 'Zvknc' and 'Zvbc')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkned	1	'Zvkned' (Vector AES Encryption & Decryption (Single Round))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknf	0.1		Y	N	Y	N	Y	N	Y	N	Y	N
zvkng	1	'zvkng' (shorthand for 'Zvkn' and 'Zvkg')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknha	0.1	'Zvknha' (Vector SHA-2 (SHA-256 only))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknha	1	'Zvknha' (Vector SHA-2 (SHA-256 only))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknhb	0.1	'Zvknhb' (Vector SHA-2 (SHA-256 and SHA-512))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvknhb	1	'Zvknhb' (Vector SHA-2 (SHA-256 and SHA-512))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkns	0.1	'Zvkns' (Vector AES Encryption & Decryption (Single Round))	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvks	1	'Zvks' (shorthand for 'Zvksed', 'Zvksh', 'Zvkb', and 'Zvkt')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvksc	1	'Zvksc' (shorthand for 'Zvks' and 'Zvbc')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvksed	0.1	'Zvksed' (SM4 Block Cipher Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvksed	1	'Zvksed' (SM4 Block Cipher Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvksg	1	'Zvksg' (shorthand for 'Zvks' and 'Zvkg')	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvksh	0.1	'Zvksh' (SM3 Hash Function Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Name	Version	Description	gcc-3.1.5	clang-3.1.5	gcc-4.0.5	clang-4.0.5	gcc-4.0.6	clang-4.0.6	gcc-4.1.0	clang-4.1.0	gcc-4.2.1	clang-4.2.1
zvksh	1	'Zvksh' (SM3 Hash Function Instructions)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvkt	1	'Zvkt' (Vector Data-Independent Execution Latency)	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl1024b	1	'Zvl' (Minimum Vector Length) 1024	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl128b	1	'Zvl' (Minimum Vector Length) 128	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl16384b	1	'Zvl' (Minimum Vector Length) 16384	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl2048b	1	'Zvl' (Minimum Vector Length) 2048	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl256b	1	'Zvl' (Minimum Vector Length) 256	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl32768b	1	'Zvl' (Minimum Vector Length) 32768	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl32b	1	'Zvl' (Minimum Vector Length) 32	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl4096b	1	'Zvl' (Minimum Vector Length) 4096	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl512b	1	'Zvl' (Minimum Vector Length) 512	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl64b	1	'Zvl' (Minimum Vector Length) 64	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl65536b	1	'Zvl' (Minimum Vector Length) 65536	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvl8192b	1	'Zvl' (Minimum Vector Length) 8192	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
zvlsseg	0.1		Y	N	Y	N	Y	N	Y	N	Y	N
zvlsseg	1		Y	N	Y	N	Y	N	Y	N	Y	N
zvqdotq	0	'Zvqdotq' (Vector quad widening 4D Dot Product)	N	N	N	Y	Y	Y	Y	Y	Y	Y
zvqwbdota16i	0.2		N	N	N	N	N	N	Y	N	Y	N
zvqwbdota8i	0.2		N	N	N	N	N	N	Y	N	Y	N