ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

Προηγμένη Σχεδίαση Ψηφιακών Συστημάτων Ψηφιακά Ολοκληρωμένα Κυκλώματα ΙΙ

Ενότητα 1 Δομή Εργασίας

Καθηγητής Αντώνης Πασχάλης 2010

Αξιολόγηση

- ◆ Παράδοση απαλλακτικής εργασίας, που αφορά τη σχεδίαση και τον έλεγχο ορθής λειτουργίας ενός RISC επεξεργαστή MIPS R2000, χωρίς μηχανισμό pipeline
- ◆ Στα πλαίσια της εργασίας θα υλοποιηθούν τα ακόλουθα στάδια:
 - VHDL προσομοίωση και σύνθεση ενός RISC επεξεργαστή MIPS R2000 σε περιβάλλον σχεδίασης με FPGA.
 - Προσομοίωση ελαττωμάτων και αυτόματη παραγωγή διανυσμάτων δοκιμής για λειτουργικές μονάδες του επεξεργαστή
 - Έλεγχος ορθής λειτουργίας επεξεργαστών με τεχνικές που βασίζονται στο υλικό και στο λογισμικό.
- ◆ Η εργασία υλοποιείται από ένα ή δύο μεταπτυχιακούς φοιτητές
- ◆ Η παράδοση της εργασίας συνοδεύεται από παρουσίασή της σε ανοικτό ακροατήριο και ενδεχομένως από προφορική εξέταση
- ◆ Τα παραδοτέα της εργασίας είναι:
 - Ηλεκτρονική υποβολή ενός συμπιεσμένου αρχείου που περιέχει τα πάντα που αφορούν την εργασία στον server του εργαστηρίου DSCAL
 - Μία εκτύπωση σε χαρτί του παραδοτέου με κατάλληλα σχήματα από τις προσομοιώσεις, όπου αυτό απαιτείται

Δομή Παραδοτέου

- ♦ 1. Εισαγωγή
- ◆ 1.1 Διατύπωση του προβλήματος
 - > Σύνολο εντολών που υλοποιούνται
- ◆ 1.2 Μεθοδολογία
 - Σχεδιαστικές επιλογές και τεχνικές στο υλικό για την αύξηση της δοκιμαστικότητας σε επιλεγμένες λειτουργικές μονάδες του επεξεργαστή
- ◆ 1.3 Καταμερισμός εργασίας
 - Αναλυτική περιγραφή της συμμετοχής του καθενός μεταπτυχιακού φοιτητή, εάν είναι δύο

Δομή Παραδοτέου

♦2. Τεχνική Περιγραφή

- Η τεχνική περιγραφή ακολουθεί την προσέγγιση από κάτω προς τα πάνω
- ♦ 2.1 Τεχνική περιγραφή όλων των entities του επεξεργαστή
 - > Για κάθε entity (ιεραρχικά πιο χαμηλά από τη δίοδο δεδομένων)
 - Γενική περιγραφή
 - Block διάγραμμα (όπως προκύπτει στο εργαλείο)
 - VHDL κώδικας (με έμφαση στη περιγραφή συμπεριφοράς)
- ♦ 2.2 Τεχνική περιγραφή της διόδου δεδομένων (datapath)
 - > Για όλη τη δίοδο δεδομένων (ιεραρχικά ένα επίπεδο πιο πάνω)
 - Γενική περιγραφή
 - Block διάγραμμα της διόδου δεδομένων (όπως προκύπτει στο εργαλείο)
 - Σχηματικό (όπου φαίνονται όλα τα entities)
 - VHDL κώδικας (περιγραφή δομής με βάση το σχηματικό)

Δομή Παραδοτέου

- **♦2. Τεχνική Περιγραφή (συνέχεια)**
- ♦ 2.3 Τεχνική περιγραφή της μονάδας ελέγχου (control unit)
 - Γενική περιγραφή Διαχωρισμός συνδυαστικού και σύγχρονου ακολουθιακού κυκλώματος
 - Block διάγραμμα της μονάδας ελέγχου (όπως προκύπτει στο εργαλείο)
 - Διάγραμμα καταστάσεων Πίνακας τιμών σημάτων ελέγχου
 - VHDL κώδικας (περιγραφή συμπεριφοράς)
- ◆ 2.4 Τεχνική περιγραφή των μνημών
 - > Μνήμη εντολών
 - Υλοποίηση με Block RAM με χρήση έτοιμου component
 - Αρχικοποίηση σύμφωνα με συγκεκριμένες οδηγίες
 - Μνήμη δεδομένων
 - Υλοποίηση με Block RAM με χρήση έτοιμου component
- ♦ 2.5 Τεχνική περιγραφή όλου του επεξεργαστή (processor)
 - Για όλον τον επεξεργαστή (ιεραρχικά το πιο πάνω επίπεδο) που συμπεριλαμβάνει δίοδο δεδομένων, μονάδα ελέγχου και μνήμες
 - Block διάγραμμα, Σχηματικό και VHDL κώδικας

Δομή Παραδοτέου

- ♦3. Προσομοίωση
- ◆ 3.1 Μεθοδολογία προσομοίωσης
 - > behavioral και post-place & route
- ♦ 3.2 Προσομοίωση των επιμέρους πιο σημαντικών entities
 - > να δοθούν οι κυματομορφές
 - > σύμφωνα με το φυλλάδιο του προπτυχιακού μαθήματος
- ◆ 3.3 Προσομοίωση ολόκληρου του επεξεργαστή
 - με κατάλληλο πρόγραμμα ελέγχου (προσωπική επιλογή),
 που χρησιμοποιεί όλες τις εντολές που υλοποιούνται
 - με κατάλληλα προγράμματα ελέγχου ορθής λειτουργίας
 - > απαιτείται η χρήση ενός Assembler για τον MIPS R2000

Για να θεωρηθεί η εργασία ολοκληρωμένη πρέπει να έχει γίνει πετυχημένη προσομοίωση post-place & route σε ολόκληρο τον επεξεργαστή

Δομή Παραδοτέου

◆4. Αποτελέσματα Υλοποίησης

- > Παρουσίαση στατιστικών στοιχείων σαν αποτέλεσμα
 - της διεργασίας της σύνθεσης, και
 - της διεργασίας υλοποίησης της σχεδίασης, εκτελώντας τις υπό-διεργασίες: translate, map, place and route
- > Προσδιορισμός του critical path
 - Μελέτη δυνατότητας πιθανής βελτιστοποίησης
- > Συμπεράσματα για τις διάφορες τεχνικές που υλοποιήθηκαν σε υλικό ή λογισμικό για τον έλεγχο της ορθής λειτουργίας λειτουργικών μονάδων του επεξεργαστή

Αξιολόγηση

♦1 φοιτητής ανά εργασία

- > Υλοποίηση των υποχρεωτικών εντολών (7 μονάδες)
- Υλοποίηση μίας από τις κατηγορίες προαιρετικών εντολών (1 μονάδα επιπλέον)
- Υλοποίηση μίας από τις τεχνικές αύξησης δοκιμαστικότητας του πολλαπλασιαστή (2 μονάδες επιπλέον)

◆2 φοιτητές ανά εργασία

- > Υλοποίηση υποχρεωτικών εντολών (5 μονάδες)
- Υλοποίηση όλων των κατηγοριών προαιρετικών εντολών (2 μονάδες επιπλέον)
- Υλοποίηση δύο από τις τεχνικές αύξησης δοκιμαστικότητας του πολλαπλασιαστή (3 μονάδες επιπλέον)

Εντολές Φόρτωσης & Αποθήκευσης (Τύπου Ι)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

LW \$s1,100(\$s2) Load word SW \$s1,100(\$s2) Store word (W)

Προαιρετικές εντολές – 1η Κατηγορία

LB \$s1,100(\$s2) Load byte (με επέκταση πρόσημου)

LBU \$s1,100(\$s2) Load byte unsigned (με επέκταση μηδενός) LH \$s1,100(\$s2) Load halfword (με επέκταση πρόσημου)

LHU \$s1,100(\$s2) Load halfword unsigned (με επέκταση μηδενός)

SB \$s1,100(\$s2) Store least significant byte (LSB)
SH \$s1,100(\$s2) Store least significant halfword (LSH)

Αριθμητικές και Λογικές Εντολές (Τύπου Ι)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

ADDI \$t1,\$s1,3 Addition immediate (με επέκταση πρόσημου) ADDIU \$t1,\$s1,3 Addition immediate (με επέκταση προσήμου)

ANDI \$t1,\$s1,3 AND immediate (με επέκταση μηδενός)
ORI \$t1,\$s1,3 OR immediate (με επέκταση μηδενός)
XORI \$t1,\$s1,3 XOR immediate (με επέκταση μηδενός)

Αριθμητικές και Λογικές Εντολές (Τύπου R)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

ADD \$\$1,\$\$2,\$\$3 Addition (προσημασμένοι αριθμοί - με υπερχείλιση)
ADDU \$\$1,\$\$2,\$\$3 Addition (μη προσημ/νοι αριθμοί - χωρίς υπερχείλιση)
SUB \$\$1,\$\$2,\$\$3 Subtract (προσημασμένοι αριθμοί - με υπερχείλιση)
SUBU \$\$1,\$\$2,\$\$3 Subtract (μη προσημ/νοι αριθμοί - χωρίς υπερχείλιση)

AND \$\$1,\$\$2,\$\$3 AND OR \$\$1,\$\$2,\$\$3 OR NOR \$\$1,\$\$2,\$\$3 NOR XOR \$\$1,\$\$2,\$\$3 XOR

MULT \$s2,\$s3 Multiply (προσημασμένοι αριθμοί)

Μεταφοράς Δεδομένων (Τύπου R)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

MFHI \$t1 Move from Hi
MFLO \$t1 Move from Lo

MTHI \$t1 Move to Hi MTLO \$t1 Move to Lo

> Η μονάδα πολλαπλασιασμού παράγει το διπλάσιο σε μέγεθος γινόμενο στους επιπλέον καταχωρητές Lo και Hi, αντίστοιχα

Εντολές Ολίσθησης (Τύπου R)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

SLL \$s1,\$s2, 3 Shift left logical (σταθερός αριθμός ολισθήσεων)
SRL \$s1,\$s2, 3 Shift right logical (σταθερός αριθμός ολισθήσεων)
SRA \$s1,\$s2, 3 Shift right arithmetic (σταθερός αριθμός ολισθήσεων με επέκταση πρόσημου)

SLLV \$s1,\$s2,\$s3 Shift left logical variable (μεταβλητός αρ. ολισθήσεων) SRLV \$s1,\$s2,\$s3 Shift right logical variable (μεταβλητός αρ. ολισθήσεων) SRAV \$s1,\$s2,\$s3 Shift right arithmetic variable (μεταβλητός αριθμός ολισθήσεων με επέκταση πρόσημου)

Εντολές Διαχείρισης Σταθερών (Τύπου Ι)

Εντολή Περιγραφή

Υποχρεωτική για όλες τις εργασίες

LUI \$t1,100 Load upper immediate

Εντολές Σύγκρισης - Set (Τύπου Ι)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

SLTI \$t0, \$s0, 10 Set less than immediate

If Reg[s0] < 10 then Reg[t0]=1 else Reg[t0]=0 Η σύγκριση γίνεται μεταξύ προσημασμένων αριθμών

SLTIU \$t0, \$s0, 10 Set less than unsigned immediate

If $Reg[s0] \le 10$ then Reg[t0]=1 else Reg[t0]=0

Η σύγκριση γίνεται μεταξύ μη προσημασμένων αριθμών

Εντολές Σύγκρισης - Set (Τύπου R)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

SLT \$t0, \$s0, \$s1 Set less than

If Reg[s0] < Reg[s1] then Reg[t0]=1 else Reg[t0]=0 Η σύγκριση γίνεται μεταξύ προσημασμένων αριθμών

SLTU \$t0, \$s0, \$s1 Set less than unsigned

If Reg[s0] < Reg[s1] then Reg[t0]=1 else Reg[t0]=0 Η σύγκριση γίνεται μεταξύ μη προσημασμένων αριθμών

Εντολές Διακλάδωσης (Τύπου Ι)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

BEQ \$s1, \$s2, label Branch on equal

If Reg[s1] = Reg[s2]

then PC = PC + 4 + 4μ else PC = PC + 4

BNE \$s1, \$s2, label Branch on not equal

If Reg[s1] ≠ Reg[s2]

then PC = PC + $4 + 4\mu$ else PC = PC + 4

PC - σχετική διευθυνσιοδότηση

Εντολές Μεταπήδησης (Τύπου R)

Εντολή Περιγραφή

Υποχρεωτικές για όλες τις εργασίες

JR \$t0 Jump register, PC = Reg[t0]

JALR \$t0 Jump and link register,

Reg[ra] = PC+4 & PC = Reg[t0]

Διευθυνσιοδότηση καταχωρητή

Άλλες Εντολές Διακλάδωσης (Τύπου Ι)

Εντολή Περιγραφή

Προαιρετικές εντολές – 2η Κατηγορία (μαζί με άλλες εντολές μεταπήδησης)

BLEZ \$s1, label Branch on less than equal zero

If Reg[s1] \leq 0 then PC = PC + 4 + 4 μ else PC = PC + 4

BGTZ \$s1, label Branch on greater than zero

If Reg[s1] > 0 then PC = PC + 4 + 4 μ else PC = PC + 4

BLTZ \$s1, label Branch on less than zero

If Reg[s1] < 0 then PC = PC + 4 + 4 μ else PC = PC + 4

BGEZ \$s1, label Branch on greater than equal zero

If Reg[s1] \geq 0 then PC = PC + 4 + 4 μ else PC = PC + 4

PC - σχετική διευθυνσιοδότηση

Άλλες Εντολές Μεταπήδησης (Τύπου J)

Εντολή Περιγραφή

Προαιρετικές εντολές – 2η Κατηγορία (μαζί με άλλες εντολές διακλάδωσης)

J target Jump, PC = PC(4msb):target_address:00

JAL target Jump and link, Reg[ra] = PC+4 &

Regiraj = PC+4 &

PC = PC(4msb):target_address:00

Ψευδο-άμεση διευθυνσιοδότηση

Τεχνικές Αύξησης της Δοκιμαστικότητας

- ♦ Ενσωματωμένη Αυτοδοκιμή (Built-In Self-Test) στο Υλικό
 - > (1) Χρήση Καταχωρητή Ολίσθησης Γραμμικής Ανάδρασης (LFSR)
 - > (2) Χρήση 8-ψήφιου Μετρητή
 - > (3) Χρήση Μνήμης με κατάλληλα διανύσματα δοκιμής (ATPG)
 - > Χρήση Καταχωρητή Υπογραφής Πολλαπλών Εισόδων (MISR)
- ♦ Ενσωματωμένη Αυτοδοκιμή στο Λογισμικό (Software Based Self-Test)
 - (1) Πρόγραμμα με βάση το LFSR
 - > (2) Πρόγραμμα με βάση το μετρητή
 - > (3) Πρόγραμμα με βάση τα κατάλληλα διανύσματα δοκιμής (ATPG)
 - > Πρόγραμμα με βάση το MISR
- ◆ Προσομοίωση ελαττωμάτων και αυτόματη παραγωγή διανυσμάτων δοκιμής

Επιλογή μίας από τις τρεις τεχνικές και σύγκριση των αποτελεσμάτων της εφαρμογής στο υλικό και το λογισμικό