

Faglig kontakt under eksamen: Magnus Jahre (952 22 309)

## EKSAMEN I TDT4160 DATAMASKINER GRUNNKURS

Tirsdag 7. Desember Tid: 09:00 – 13:00 BOKMÅL

Hjelpemidler:

D

Ingen trykte eller håndskrevne hjelpemidler tillatt. Bestemt, enkel kalkulator tillatt.

Bruk den angitte plassen til å svare på oppgavene. Hvis du trenger mer plass, er det satt av ekstra plass på den siste siden i oppgavesettet. Eksamen teller 100% av karakteren i faget, og de oppgitte prosenttallene angir det maksimale antall poeng man kan oppnå på hver oppgave. Les oppgavene grundig.

#### Multiple Choice (30%) Oppgave 1

Svar ved	å ringe	rundt Ø	ønsket s	varalteri	nativ.	Du får 3	3 poeng	g for ril	ktig sv	ar og	g 0 pc	oeng	hvis	du a	ıvstår
fra å sva	re. Hvis	du sva	rer feil	eller ring	ger ru	ndt mer	enn et	t altern	ativ, f	år du	-1 p	oeng			

En generell prosess hopp En prosessor er oft	_	-	metiske operasjoner (	
hopp En prosessor er oft	_	ruksjoner for aritr	netiske operasjoner	
-	a dalt inn i an utfan			og betingede
TT 1 '	e aen min i en unigro	ende enhet og en l	kontrollenhet	
Hovedoperasjonen	til en prosessor kan	beskrives som er	n fetch-decode-execu	ıte løkke
Prosessorer bruker	ofte parallellitet for	å øke ytelsen		
: 1	2	3	4	
Hvilken av disse p	åstandene om RISC	-maskiner er <i>ikke</i>	korrekt?	
RISC-maskiner ha	r mange generelle re	egistre		
RISC-maskiner ha	r få og enkle instruk	sjonsformater		
RISC-maskiner ak	sesserer kun minne	gjennom Load- o	g Store-instruksjone	r
RISC-maskiner ble	e oppfunnet for å tet	te gapet mellom l	nøynivåspråk og mas	skinkode
: 1	2	3	4	
_				otva e 8 Izona
_	gier fryttansennet for	rdi programmerer	en dør kunne noide	styr pa kom
Arkitekturen har et	t hurtigbuffer til data	a og et til instruks	joner	
Både program og o	lata er lagret i samn	ne minne		
Von Neumann-mas	skiner er alltid CISC			
: 1	2	3	4	
	Hovedoperasjonen Prosessorer bruker :: 1  Hvilken av disse p RISC-maskiner ha RISC-maskiner ak RISC-maskiner ak RISC-maskiner ble :: 1  Hva er det viktigst Arkitekturen mang ma Arkitekturen har et Både program og c Von Neumann-mas	Hovedoperasjonen til en prosessor kan Prosessorer bruker ofte parallellitet for  :: 1 2  Hvilken av disse påstandene om RISC RISC-maskiner har mange generelle re RISC-maskiner har få og enkle instruk RISC-maskiner aksesserer kun minne RISC-maskiner ble oppfunnet for å tet  :: 1 2  Hva er det viktigste kjennetegnet ved e Arkitekturen mangler flyttallsenhet for ma  Arkitekturen har et hurtigbuffer til data Både program og data er lagret i samm Von Neumann-maskiner er alltid CISC	Hovedoperasjonen til en prosessor kan beskrives som er Prosessorer bruker ofte parallellitet for å øke ytelsen :: 1 2 3  Hvilken av disse påstandene om RISC-maskiner er ikke RISC-maskiner har mange generelle registre RISC-maskiner har få og enkle instruksjonsformater RISC-maskiner aksesserer kun minne gjennom Load- og RISC-maskiner ble oppfunnet for å tette gapet mellom he: 1 2 3  Hva er det viktigste kjennetegnet ved en Von Neumann-Arkitekturen mangler flyttallsenhet fordi programmerer ma  Arkitekturen har et hurtigbuffer til data og et til instruks Både program og data er lagret i samme minne Von Neumann-maskiner er alltid CISC	Hvilken av disse påstandene om RISC-maskiner er <i>ikke</i> korrekt?  RISC-maskiner har mange generelle registre  RISC-maskiner har få og enkle instruksjonsformater  RISC-maskiner aksesserer kun minne gjennom Load- og Store-instruksjoner  RISC-maskiner ble oppfunnet for å tette gapet mellom høynivåspråk og mas  :: 1 2 3 4  Hva er det viktigste kjennetegnet ved en Von Neumann-arkitektur?  Arkitekturen mangler flyttallsenhet fordi programmereren bør kunne holde ma  Arkitekturen har et hurtigbuffer til data og et til instruksjoner  Både program og data er lagret i samme minne  Von Neumann-maskiner er alltid CISC

d)			-	ne er <i>ikke</i> en grunn sor, multi-core arc		ynt å bygge flerkjernepro-
	1.	Det er var	nskelig å øke ytel	sen ytterligere ved	hjelp av teknikke	r som utnytter ILP
	2.		enkjerneprosesselig kostnad	orer er så komplise	erte at det å design	e og verifisere dem utgjør
	3.	Det er var forbruk	nskelig å designe	enkjerneprosesso	rer med høy ytelse	e og et akseptabelt effekt-
	4.	Når man båndbrede		osessorer på sami	ne brikke, senker	man behovet for minne-
	Sva	ır:	1	2	3	4
e)			v disse påstanden ) er <i>ikke</i> korrekt?		sessorgenerasjone	r (eng: Chip Multiproces-
	1.	_	nerasjon med fler on mellom proses		er det beste valget	hvis du trenger rask kom-
	2.	Andre ger	nerasjon med flerl	kjerneprosessorer (	leler hurtigbuffer r	nellom prosessorkjernene
	3.	Tredje ger tråd	nerasjon med fler	kjerneprosessorer j	orioriterer through	put fremfor høy ytelse per
	4.	Tredje ger	nerasjon med fler	kjerneprosessorer	benytter multithre	ading i prosessorkjernene
	Sva	ır:	1	2	3	4
f)	(3%)	) Hvilken p	oåstand om et set-	assosiativt hurtigb	ouffer (eng: cache)	er riktig?
	1.	Et dataele	ment kan lagres j	på kun en lokasjon	i hurtigbufferet	
	2.	Et dataele	ment kan lagres j	på alle lokasjoner	i hurtigbufferet	
	3.	Et dataele	ment kan lagres j	på noen bestemte l	okasjoner i hurtigl	bufferet
	4.	Set-assosi	ative hurtigbuffe	re er lite brukt i m	oderne prosessorei	•
	Sva	ır:	1	2	3	4

klokkesykle	er og en minn	med ett nivå hurtigl elatens på 400 klok espørslene treffer i l	kesykler. Hva bl		
1. 3 klok	kkesykler				
2. 23 klc	okkesykler				
3. 380 k	lokkesykler				
4. 400 k	lokkesykler				
Svar:	1	2	3	4	
Svar.	1	2	J	·	
Mystisk Dark stal	kkmaskinkod	e:			
push 4	l				
a: dup					
push 2	2				
lt					
jtrue					
push 1	_				
sub					
jmp a					
e <b>:</b>					
Husk at:					
• lt: resultat «	← nest øverst	< øverst			
• sub: resulta	ıt ← nest øvei	rst – øverst			
		orogrammet over kjø har kjørt ferdig?	ires på en tom sta	akk. Hvilken verdi	ligger igjen på
1. 1					
2. 2					
3. 3					
4. 4					
Svar:	1	2	3	4	

Mystisk mikrokode:

```
MAR = SP - 1; rd

MAR = SP

H = MDR; wr

MDR = TOS

MAR = SP - 1; wr

TOS = H; goto Main1
```

- i) (3%) Koden over implementerer en IJVM-instruksjon for Mic-1. Hvilken?
  - 1. Invokevirtual
  - 2. Swap
  - 3. Bipush
  - 4. Istore

Svar: 1 2 3


Flyttall på formen  $n=f\cdot 2^e$ er kodet med følgende flyttallsformat:

Sign (1 bit) 
$$e$$
 (Exponent, 4 bit)  $f$  (Fraction, 4 bit)

I dette formatet er exponent kodet som "excess 8", og alle bit i fraction er kodet eksplisitt.

- **j**) (3%) Hva er verdien til flyttallet 001101100 i 10-tallsystemet?
  - 1. 0.09375
  - 2. 0.1875
  - 3. 0.375
  - 4. 0.75

Svar: 1 2 3 4



Figur 1: Adressedekoding

# Oppgave 2 Digitalteknikk (15%)

Figur 1 viser et blokkdiagram av et system der en EPROM enhet og tre RAM enheter er koblet til en felles adresse- og databuss. EPROM og RAM enhetene har et aktivt lavt (logisk "0") CS (Chip Select) signal.

a)	(5%) Angi adresserommet der EPROM har kontroll over databussen. Svaret skal oppgis heks	;-
	adesimalt.	
	Svar:	

b)	(5%) Angi adresserommet der RAM 1 har kontroll over databussen. Svaret skal oppgis heks adesimalt.
	Svar:
c)	(5%) Systemet i figur 1 er ikke helt ferdig da logikk for å aktivere RAM 3 mangler. Denne logikken skal inn i komponenten "RAM 3 Active" i figuren. Tegn kombinatorisk logikk fo "RAM 3 Active". Systemet skal benytte hele adresserommet.
	Svar:

### Oppgave 3 Mikroarkitektur (10%)

Dr. Tufte har sluttet med fotball og ønsker å slå seg opp som mikroprogrammerer for IJVM og Mic-1 (se figur 5). Hans første forsøk er å implementere IJVM ISA-instruksjonen Pop. Pop skal i følge spesifikasjonen fjerne det øverste elementet på stakken og oppdatere TOS registeret. Dr. Tufte har foreslått følgende mikrokode:

```
1. MAR = SP = SP - 1; rd
2. TOS = MDR; goto Main1
```

Figur 2, 3, 4 og 5 i vedlegget kan være nyttige for å løse denne oppgaven.

**a)** (5%) Fyll ut tabellen under med styreordet for instruksjon nummer 1 i Dr. Tuftes kode. Du trenger ikke å fylle ut NEXT\_ADDRESS og JAM feltene.

Svar:

b)

NEXT_ADDRESS	JAM	ALU	С	Mem	В
_	_				

(5%) Koden til Dr. Tufte inneholder en feil. Hva er feilen, og hvordan kan man rette den?
Svar:

# Oppgave 4 Instruksjonsnivåparallelitet (10%)

Anta e	t instr	uksjor	issett med	d 3-adresseins	truks	sjoner der	den	første o	perand	en an	gir d	lestir	ıasjo	onsre-
gister (	og de	to and	dre angir	inputregistre.	For	eksempel	vil	instruks	jonen 2	ADD	R1,	<i>R2</i> ,	<i>R3</i> ι	utføre
operasi	jonen <i>l</i>	R1 = I	R2 + R3.											


- 1. MUL R3, R0, R1 2. ADD R4, R3, R2 3. ADD R3, R0, R4
- 4. SUB R4, R5, R6
- **a)** (5%) Hvilke avhengigheter finnes i assemblykodesnutten over, og hva er navnet på disse avhengighetene?

S	var:			
(				

Svar:	
Oppgave 5	Instruksjonssett (10%)
)ppgave 5	Instruksjonssett (10%)
<b>a</b> ) (5%) H	Instruksjonssett (10%)  Iva er forskjellen på en trap og et avbrudd (eng: interrupt)?
<b>a</b> ) (5%) H	

Sva	ır:
pgave	6 Minnesystemer (15%)
a) (50	() Fouldon hagnanana "lakalitat i tid" (ange tammanal lagality) ag "lakalitat i nam" (a
	(b) Forklar begrepene "lokalitet i tid" (eng: temporal locality) og "lokalitet i rom" (ential locality)
spa	tial locality)
	tial locality)
spa	tial locality)
spa Sva	tial locality) ar:
spa Svæ	tial locality)
spa Sva (b) (5%	tial locality)  ar:  b) Anta et system med 256 MB byteadresserbart hovedminne og 4 KB sidestørrelse. Hv  nge sider (eng: pages) er det plass til i hovedminnet?
spa Sva (5% mar	tial locality)  ar:  b) Anta et system med 256 MB byteadresserbart hovedminne og 4 KB sidestørrelse. Hv  nge sider (eng: pages) er det plass til i hovedminnet?
spa Sva (5% mar	tial locality)  ar:  b) Anta et system med 256 MB byteadresserbart hovedminne og 4 KB sidestørrelse. Hv  nge sider (eng: pages) er det plass til i hovedminnet?

c) (5%) Blokkdiagrammet under viser hvordan en TLB (Translation Lookaside Buffer) kan brukes til å øke hastigheten på oversettelsen fra virtuelle til fysiske adresser. Fullfør tegningen med å velge riktig format på fysisk og virtuell adresse samt rute deladressene til riktige porter. Anta 32 bit fysiske og virtuelle adresser, 4 KB sidestørrelse og byteadresserbart lager.



# Oppgave 7 Multiprosessorer (10%)


	r:			
_				
(5%	) Fire pros	essorer utf	ører minne	operasjoner og ser operasjonene i følgende rekkefølg
t	CPU 0	CPU 1	CPU 2	CPU 3
1	Write A	Write A	Write A	Write A
2	Write B	Write B	Write B	Write B
3	Read A	Read B	Read B	Read A
4	Read B	Read A	Read A	Read B
Er n	naskinvare	n "seauent	ially consis	stent"? Begrunn svaret.
Sva			<i>j</i>	
ova.	1.			

Ekstra svarpiass		
Svar:		


# Vedlegg

F <sub>0</sub>	F <sub>1</sub>	ENA	ENB	INVA	INC	Function
0	1	1	0	0	0	Α
0	1	0	1	0	0	В
0	1	1	0	1	0	Ā
1	0	1	1	0	0	B
1	1	1	1	0	0	A + B
1	1	1	1	0	1	A + B + 1
1	1	1	0	0	1	A + 1
1	1	0	1	0	1	B + 1
1	1	1	1	1	1	B – A
1	1	0	1	1	0	B – 1
1	1	1	0	1	1	-A
0	0	1	1	0	0	A AND B
0	1	1	1	0	0	A OR B
0	1	0	0	0	0	0
1	1	0	0	0	1	1
1	1	0	0	1	0	-1


Figur 2: Funksjonstabell for ALU (Mic-1)



Figur 3: Mikroinstruksjonsformat (Mic-1)



Figur 4: Utførende enhet (Mic-1)



Figur 5: IJVM mikroarkitektur (Mic-1)