


## Projekt interfejsu I2C z izolacją galwaniczną, przewodową funkcją logiki OR i podwyższoną odpornością na zakłócenia



Rysunek 1. Układ ten zapewnia izolowane, dwukierunkowe, połączenie urządzeń podrzędnych z magistralą interfejsu I2C za pośrednictwem połączenia przewodowego odpowiadającego funkcji logicznej "wired-OR"

Niniejszy projekt opisuje prosty i skuteczny sposób zapewnienia optycznej izolacji urządzeń podłączonych do magistrali I2C (rysunek 1).

Szyny SDA i SCL znajdują się po stronie głównej magistrali I2C; SDA1 i SCL1 znajdują się po stronie urządzenia podrzędnego.

Łatwo jest zapewnić izolację optyczną linii zegara, ponieważ jest ona jednokierunkowa, od urządzenia głównego do urządzenia podrzędnego.

Tranzystor Q3 – MOSFET z kanałem P buforuje linię zegara (synchronizacji), dostarczając prąd dla diody LED szybkiego transoptora IC2.

Linia danych jest jednak dwukierunkowa.

Ta część obwodu jest symetryczna. Rezystory R6 i R7 są rezystorami podciągającymi (pull-up) magistrali I2C po stronie urządzenia podrzędnego magistrali, a rezystory R3 i R1 są sztucznymi rezystorami podciągającymi (pull-up) równolegle z głównymi rezystorami pod-



## Projekt interfejsu 12C...



ciągającymi (pull-up) I2C po stronie SDA/SCL.

Jeśli poziomy napięcia na liniach SDA i SDA1 są w stanie wysokim – to znaczy, żadne urządzenia I2C nie powodują ich spadku – tranzystor Q1 jest wyłączony, żaden prąd nie płynie do diody LED transoptora IC2, pin 7 IC2 znajduje się na poziomie wysokim, tranzystor Q2 jest wyłączony, a dioda LED transoptora IC1 jest również wyłączona.

Jeśli urządzenie ściąga linię SDA na niski poziom, tranzystor Q1 i dioda LED IC2 wyłączają się, powodując niski stan na pinie 7 układu IC2; dioda D2 zaczyna wtedy przewodzić.

W wyniku tego pojawia się niski poziom na linii SDA1, będący sumą niskiego napięcia wyjściowego IC2 i napięcia progowego diody Schottky'ego D2.

Należy zauważyć, że w tej sytuacji dioda LED transoptora IC1 nie włącza się, przyłożone do niej napięcie jest poniżej wartości progowej.

Ta sytuacja oznacza, że obwód nie zatrzasku-

je się i może powrócić z tego stanu, gdy tylko linia SDA zostanie zwolniona.

Tranzystor Q3 i bipolarny (BJT) tranzystor Q1 typu pnp, skutecznie buforują dwie linie SDA/SCL, tak, że żaden dodatkowy prąd nie przepływa do stopni typu otwarty kolektor i otwarty dren urządzeń I2C, które łączą się z magistralą, gdy linie utrzymywane są na niskim poziomie.

Ta konfiguracja pozwala izolowanemu optycznie interfejsowi na wielokrotne ściąganie w dół, zapewniając możliwość wyjścia" tzw. "wired-OR". Używanie diod barierowych Schottky'ego dla D1 i D2 zamiast zwykłych diod zmniejsza poziom niskiego napięcia na magistrali, poprawiając odporność na zakłócenia.

Wreszcie, ze względu na niskie czasy opóźnienia propagacji dla rodziny układów HCPL06XX, których omawiany projekt używa, interfejs ten nie ma problemów z zakłóceniami magistrali i działa dobrze przy prędkościach 400kHz i wyższych.

Autor: Michele Costantino

