# 浙江大学

# 本科实验报告

课程名称:		计算机体系结构		
姓	名:	汪辉		
学	院:	计算机科学与技术学院		
	系:	计算机系		
专	业:	计算机科学与技术		
学	号:	3190105609		
指导	教师:	陈文智		

2021年12月21日


# 浙江大学实验报告

课程名称:	计算机体系统	吉构	实验类	型:	综合	<u>}</u>
实验项目名称:	Pipelined (	CPU supporting n	nulti-cycle	operations	<b>S</b>	
学生姓名 <b>:</b> 王嘉豪	-	十算机科学与	-			5304
同组学生姓名:	汪辉	指导老师	师:	陈文	て智	
实验地点:	曹西 301	_实验日期:	2021	_年 <u>12</u>	:月_	21 日

- 一、实验目的和要求
- 了解支持多周期计算的流水线原理
- 掌握支持多周期计算的流水线的设计方法
- 掌握支持多周期计算的流水线的验证方法
- 二、实验内容和原理
- 1. 实验内容:
- 利用 IF/ID/FU/WB 模块和 FU 模块重新设计支持多周期计算的流水线
- 重新设计 CPU 的控制模块
- 通过程序验证流水线 CPU 并且观察程序的计算过程


#### 2. 实验原理:

## 2.1 Pipelined CPU



将不同的计算方式分开分别设计模块,当需要计算时,将需求发送给对应的模块。模块被占用期间,相同类型计算指令可以被阻塞。最后的结果通过多路选择器一个个输出。


## 2.2 Pipelines resolving Data Hazards



IF	ID	FU-MUL	WB				
	IF	ID		FU	WB		
		IF		ID		FU	WB

遇到数据竞争时,插入 stall 等到竞争不再存在,再继续运行。

#### 4.3 Methods of resolving Control hazards



是否跳转和地址的计算在 FU 里面进行,采取预测不跳转的方式,假如最后需要跳转,那么就需要清理掉两条已经读入的错误指令。

#### 三、 实验过程和数据记录

本实验主要是需要补充 FU\_ALU.v, FU\_div.v, FU\_jump.v, FU\_mem.v, FU mul.v 以及 RV32core.v, 根据相关文件功能, 依次进行补充即可。

#### 1. FU\_ALU

当 state=0 时, 计算还未完成, 分别将两个操作数 ALUA、ALUB 以及操作符 ALUControl 的值赋给 A, B 以及 Control, 并将 state 置 1, 标志下个周期完成计算。

```
always@(posedge clk) begin

if(EN & ~state) begin // state == 0

Control <= ALUControl ;

A <= ALUA ;

B <= ALUB ;

//to fill sth.in

state <= 1;
end
else state <= 0;
end</pre>
```

#### 2. FU mu1

乘法器的补充部分需要控制乘法执行七个周期,根据给出的 state[6:0]寄存器,补充代码如下。每过一个周期,状态寄存器发生改变。这里直接使用移位操作符,避免较多的选择分支。

```
wire[31:0] mulres;
always@(posedge clk) begin
```

```
if(EN & state == 0) begin // state == 0
    A_reg <= A;
    B_reg <= B;
    state[6] <= 1;
end
else state <= (state >> 1);
end
```

#### 3. FU\_div

当除法器被调用且处于未完成状态时,持续给除法模块输入除数被除数以及将它们的 valid 置为 1,当计算完成时,res\_valid 为 1,此时将除数被除数的 valid 置为 0。

#### 4. FU mem

在第一个周期准备好内存操作需要的参数,经过两个周期进行内存访问以及 数据的存取。

```
reg[31:0] addr ;
always@(posedge clk) begin
  if( EN && state==0 ) begin // state == 0
    mem_w_reg <= mem_w ;
  bhw_reg <= bhw ;
  rs1_data_reg <= rs1_data ;
  rs2_data_reg <= rs2_data ;
  imm_reg <= imm ;
  addr <= rs1_data+imm ;
  state <= 2;
end
else if ( state == 2 ) begin
  state <= 1;</pre>
```

```
end
else if ( state == 1 ) state <= 0 ;
end</pre>
```

#### 5. FU jump

通过给 cmp 模块传入比较的值和比较方式,得出是否需要进行跳转。根据跳转指令类型, mux 模块选择下一周期的 PC 值。

```
reg[31:0] jalr_pc, b_jal_pc;
   wire JAL = cmp ctrl reg == 3'b000 ;
   wire BEQ = cmp ctrl reg == 3'b001 ;
   wire BNE = cmp ctrl reg == 3'b010 ;
   wire BLT = cmp ctrl reg == 3'b011;
   wire BGE = cmp ctrl reg == 3'b100 ;
   wire BLTU = cmp ctrl reg == 3'b101 ;
   wire BGEU = cmp ctrl reg == 3'b110 ;
   always@(posedge clk) begin
       if(EN & ~state) begin // state == 0
          state <= 1;
          JALR reg <= JALR ;
          cmp ctrl reg <= cmp ctrl ;</pre>
          rs1 data reg <= rs1 data ;
          rs2 data reg <= rs2 data ;
          if ( JALR ) PC_jump_reg <= rs1_data_reg+imm ;</pre>
          else PC jump reg <= PC+imm ;</pre>
          PC wb reg <= PC+4 ;
      end
      else state <= 0;</pre>
   end
   wire EQUAL = rs1 data reg == rs2 data reg ;
   wire NEQUAL = ~( rs1 data reg == rs2 data reg ) ;
   wire LTU = rs1 data reg < rs2 data reg ;</pre>
   wire GEU = rs1_data_reg >= rs2_data_reg ;
   wire LT = rs1 data reg[31]&&~rs2 data reg[31] ||
rs1 data reg[31]&&rs2 data reg[31]&&rs1 data reg>rs2 data
reg ||
~rs1_data_reg[31]&&~rs2_data_reg[31]&&rs1_data_reg<rs2_dat
a reg ;
   wire GE = \sim (rs1 data reg[31] \&\& \sim rs2 data reg[31] ||
```

#### 6. RV32core

如下补全即可。

```
ImmGen
imm_gen(.inst_field(inst_ID),.ImmSel(ImmSel_ctrl),.Imm_out
(Imm_out_ID));

MUX2T1_32
mux_imm_ALU_ID_A(.I0(rs1_data_ID),.I1(Imm_out_ID),.s(ALUSr
cA_ctrl),.o(ALUA_ID));


MUX2T1_32
mux_imm_ALU_ID_B(.I0(rs2_data_ID),.I1(Imm_out_ID),.s(ALUSr
cB_ctrl),.o(ALUB_ID));

MUX8T1_32
mux_DtR(.s(DatatoReg_ctrl),.I1(ALUout_WB),.I2(mem_data_WB)
,.I3(mulres_WB),.I4(divres_WB),.I5(PC_wb_WB),.o(wt_data_WB)
));
```


### 四、实验结果分析

#### 1. 仿真结果:

FU\_mem: 当 ID 阶段译码为数据的存取时, FU\_mem\_EN 被置为 1, 之后使用两个周期进行相关操作,再进行下一条指令的执行。




FU\_ALU: 当 ID 阶段译码为 ALU 进行数据运算时,FU\_ALU\_EN 被置为 1,之后使用一个周期进行相关操作,再进行下一条指令的执行。



FU\_jump: 当 ID 阶段译码为跳转相关时, FU\_jump\_EN 被置为 1, 之后使用一个周期进行相关操作,再进行下一条指令的执行。



FU\_mul: 当 ID 阶段译码为乘法运算时, FU\_mul\_EN 被置为 1, 之后使用六个周期进行相关操作,再进行下一条指令的执行。




FU\_div: 当 ID 阶段译码为除法运算时,FU\_div\_EN 被置为 1,之后使用若干个周期进行相关操作,再进行下一条指令的执行。除法器运算的周期数会随输入变化。



#### 实验箱结果:











#### 五、 讨论与心得

本次实验是在理解了多周期计算的流水线原理的基础上,设计多周期计算的流水线并对其进行验证。实验中已经提供了大部分的代码,只需要对 FU 相关的单元以及 RV32Core 进行填充,实验难度不高。实验主要是要求对于功能所需周期进行判断,然后使用 state 进行控制。在进行仿真验证时,需要比较小心注意每一个操作对应的波形,不然可能就会很难发现问题。RV32Core 的补充也一定要注意,不然可能会存在上板之后出现问题的可能。