
# Gebze Teknik Üniversitesi Bilgisayar Mühendisliği

CSE 331 FINAL PROJE RAPORU

Simge SARIÇAYIR 151044035

Dersin Asistanı: Fatma Nur Esirci

# 1. Single Cycle Datapath



Yukarıda assignment 4 için istenen instructionlar için bir önceki projedeki datapathe eklenen değişiklikler ile tasarımı yapılan datapath gözükmektedir.

# Bir instructionın datapathteki işlem sırası:

- mips32\_single\_cycle modülü ilk olarak instruction memoryden instructioni alır.Instruction memeoryden instruction program counterin gösterdiği adres ile alınır.
- Data sonra control unite instructionun [31:26] bitleri yani opcode'u gönderilir ve burada sinyaller oluşturulur.
- Control unitte oluşan sinyallerden biri olan regDest sinyaline göre 5 bit multiplexer ile destination register seçilir.(rd veya rt)
- Alu control modülüne instructionun opcode ve function code bitleri gönderilir ve ALU için select bit oluşturulur. Ayrıca bu modülde shamt sinyali ve sltu için sinyal de üretilir.
- ALU'ya girecek datalar için 32 bit multiplexer ile seçim yapılır.
  - Shamt sinyali 1 ise read data1 için rt seçilir.0 ise read data1 için rs seçilir.
  - 5 bit Shamt değeri 32 bite extend edilir.
  - Shamt sinyali 1 ise read data2 için extend edilmiş shamt değeri seçilir. Shamt sinyali 0 ise rt seçilir.
- Instructionun [15:0] bitleri gönderilerek sign extend ve zero extend modüllerinden extend edilmiş halleri alınır.

- Sıgn extend ile zero extend resultu arasında multiplexer ile seçim yapılır sign extend sinyali 1 ise signExtend seçilir 0 ise zeroExtend seçilir.
- ALUSrc sinyaline göre alu read data2 için son seçim yapılır. ALUSrc 1 ise extend edilmiş sonuçlardan seçilen ALU'nun read data2 girişine verilir. ALUSrc 0 ise read data2 için rt'nin contenti gönderilir.
- ALU'ya girecek datalar seçildikten sonra ALU modülü çağırılır ve result elde edilir.
- ALU'dan gelen sonuç data memory'e adress olarak gönderilir.Data memory gerekli sinyal var ise okuma ya da yazma işlemini gerçekleştirir.
- ALU'dan gelen result sltu instructionu için concatane moduülüne gönderilip concatane edilmiş sonuç bir wire'da hazırda tutulur.
- 32 bit multiplexer kullanarak concatane edilmiş sonuç ile alu result arasında sltu sinyaline göre seçim yapılır.sltu sinyali 1 ise yani instruction sltu ise concatane edilmiş sonuç seçilir.Değil ise aludan gelen sonuç mips32\_single\_cycle modülünün outputu olan result'a seçilir.
- jump\_address modülüne instructiounun [25:0] bitleri ile program counterın [31:28] bitleri gönderilir ve jump instructionu için adress hesaplanır.
- Beq instructionu için sinyal 1 ise ve alu zero biti 1 ise sign\_Extended ile PC arasında mux ile seçim yapılırak sign\_Extended seçilir.Sinyal 0 ise PC seçilir ve sonuç wireda tutulur.
- Beq için muxtan gelen wiredaki sonuç ile jump adress arasında jump sinyaline göre mux ile seçim yapılır.jump sinyali 1ise jump adress seçilir.0 ise bir önceki muxtan gelen sonuç seçilir ve bu değer nextPC değeri olur.

# 2. Modüller

# 2.1. instr mem(instruction,pc);

Instruction memory modülüdür. Input olarak pc alır ve output olarak program counterın gösterdiği adresteki 32 bit instructionı verir.

# 2.2. mips\_registers

Dosyadan okunmuş olan registerlar arasından input olarak gelen read data adreslerinden 32 bit content output olarak verilir. signal reg write 1 ise ve write register zero registeri değilse

input olarak gelen write data clock değişiminde yine input olarak gelen write\_reg adresine yazılır.

```
output [31:0] read_data_1, read_data_2;
input [31:0] write_data;
input [4:0] read_reg_1, read_reg_2, write_reg;
input signal_reg_write, clk;

reg [31:0] registers [31:0];

assign read_data_1 = registers[read_reg_1];
assign read_data_2 = registers[read_reg_2];

always@(posedge clk)
if( signal_reg_write && write_reg!=5'b0) begin
    registers[write_reg] = write_data;
end
endmodule
```

# 2.3. data\_mem

İnput olarak yazılacak veya okunacak adres, clock ve memRead ve memWrite sinyalleri alır.

Output verme durumu yalnızca load instructionlarında olacağından yani okunan datanın dışarı verileceği zamanda olur.Bu yüzden bir tane output vardır.

```
output reg [31:0] read data;
 input [31:0] mem address, write data;
 input memRead signal, memWrite signal, clock;
 reg [31:0] data_mem [255:0];
 // mem read sinyali l ise verilen adresteki content read dataya atandı.
□always @(*) begin
   if (memRead signal) begin
        read data[31:0] = data mem[mem address];
    end
end
 // mem write sinyali l ise data memorydeki verilen adrese write data atandı.
□always @(posedge clock) begin
if (memWrite_signal) begin
       data_mem[mem_address] = write_data[31:0];
    end
end
 endmodule
```

#### 2.4 nextPC

İnput olarak 32 bit PC adresi alır. Bunun yanında jump ve branch için sinyal alır.

Jump ise input olarak gelen adresi nextPc adresi yapar.(Jump ise curentpc mips32 single cycle modülünden jump yapılmak istenen adres olarak gönderilir.)

Branch ise nextPC adresi branch adresidir.Bu yüzden currentpc ile toplanarak nextPC adresine atanır branch.Program counter instructionun atlamak istediği yeri gösterir.

```
module nextPC(nextPC,clock,jump signal,branch signal,CurrentPC);
  input clock, branch signal, jump signal;
  input [31:0] CurrentPC;
  output reg [31:0] nextPC;
  always @ (posedge clock) begin
      if(jump signal==1) begin//jump ise gelen adresi bir sonraki adres yap.
         nextPC = CurrentPC;
      end
      // beg icin kontrol
      else if (branch signal == 1) begin
         nextPC = nextPC + CurrentPC;
      else begin// program counter: bir arttır sıradaki instr al.
        nextPC = nextPC+1;
      end
  end
endmodule
```

# 2.5 jump\_address

Jump instructionu için 32 bit adress outputu oluşturulan modüldür. İnput olarak instructionun [25:0] bitlerini alır yani jump instructionunun atlamak istediği adressi gösteren bitleri almış olur. Ek olarak program counterın son 4 bitini alır.

Sonucun 32 bit olması gerektiği için bu 26 bit output olacak jump adresinin ilk 26 bitine konulur.27 ve 28. Bitlerine 0 konulur.Geriye kalan 4 bit ise program counterın son 4 bitidir.

### 2.6 control unit

Input olarak instructionun [31:25] yani opcode bitlerini alır ve aşağıdaki sinyalleri output olarak verir.

- memRead\_signal: 1 olduğundan data memoryden data okumaya izin verem sinyalidir.Yalnızca lw için 1 verir.
- memWrite\_signal: 1 olduğundan data memory'e yazmaya izin veren sinyalidir.Yalnızca sw sinyali için 1 verir.
- memtoReg : yalnızca lw için 1 sinyali üretir.Data memoryden registera yazılacağını ifade eder.
- regWrite\_signal: mips registera yazma sinyalidir.R-type instructionlar için her zaman 1dir. addiu, lw, andi ve ori için de 1 sonucunu verir.Diğer tüm instructionlar için 0 sonucunu verir.

- signExtend\_signal: instructionun [15:0] bitlerinin sign extend edilmiş sonucu aluya gönderileceğini ifade eder. lw,sw,addiu instructionlarından biriyse signExtend\_signal 1.Diğerleri için 0'dır.
- zeroExtend\_signal: instructionun [15:0] bitlerinin zero extend edilmiş sonucu aluya gönderileceğini ifade eder. andi, ori instructionlarından biriyse zeroExtend signal 1
- jump signal : yalnızca jump instructionu için 1 verir.
- beq signal: yalnızca beq instructionu için 1 verir.
- regDest: Destination registeri seçmek için üretilmiştir.addiu, lw, andi,ori instructionlarından biriyse regDest 1 yani rt'dir.Diğer tüm instructionlar için 0 yani rd'dir.
- ALUSrc : ALUSrc 1 ise Alu read data2 için extend edilmiş değeri seçer, 0 ise rt değerini seçer. addiu , lw ,sw, andiu veya ori ise ALUSrc 1 diğerleri için ALUSrc 0'dır.

# 2.7 alu control

Input olarak function code ve opcode alır.R type instructionlar için önceki tasarımlarda olduğu gibi functione code'a göre ALU için select bit oluşturur.Oluşturulan select bit wireda tutulur.

I type ve J type instructionlar için opcode'a göre(000000 olmadığı için) ALU için select bit oluşturur. Oluşturulan select bit wireda tutulur.

En son 3 bit mux kullanılarak bu iki select bit arasından seçim yapılır ve output seçilen 3 bit select olur.R type ise yani opcodeların hepsi 0 ise function code'a göre yapılan select bit seçilir diğer türlü opcode'a göre yapılan seçilir.

Ek olarak bu modül içerisinde function code'a bakılarak shamt ve sltu sinyali üretilir.

### 2.8 zero\_extend

Instructionun [15:0] immediate parçasını input olarak alır ve 0 ile concatane ederek 32 bit extend edilmiş halini output olarak verir.

### 2.9 sign\_extend

Instructionun [15:0] immediate parçasını input olarak alır ve most significant biti ile concatane ederek 32 bit extend edilmiş halini output olarak verir.

#### 2.10 alu32

Alu modülü bir önceki projedeki tasarım ile aynıdır bir değişiklik yapılmamıştır. Alu modülü input olarak 32 bit read data1 ve read data 2 alır. Bu iki inputu andop ,orop, carry\_ripple\_adder\_subtractor, xorop,left\_shifter ve right\_shifter (Shifte select bit seçilecek shift bit sıfır ise 0 bir ise 1 ile shift etmek için mux kullanır. sra srl kontrolü yapılmış olur), nor modüllerine gönderip hepsinden sonuçlarını wire ile alır. Daha sonra diğer bir input olan

ALUOP 3 bit select ile 8x1 mux kullanarak doğru operationun sonucunu output result olarak verir. Ayrıca overflow ve zero için de iki tane output verir.

# 3.Testbench

```
`timescale 10ps/lps
module testbench();
  wire [31:0] R;
   wire result;
   reg clk2;
   reg [7:0] index;
   mips32 single cycle i0(.clock(clk2),.result(R));
   always
   begin
   #15 clk2=~clk2;
   initial
   begin
     clk2=0;
      $readmemb("instruction.mem", i0.instructions.instr_mem);
     $readmemb("registers.mem", i0.mips.registers);
      $readmemb("data.mem", i0.data_memory.data_mem);
      i0.pr.nextPC= 32'b0;
      index = 0;
   end
```

Instructionlar simulation/modelsim/instruction.mem dosyasınan okunur.

Registerlar simulation/modelsim/registers.mem dosyasınan okunur.

Data memory simulation/modelsim/data.mem dosyasınan okunur.

### 3.1 instruction.mem

1	00000010000100011000100000100000	1. add \$17,\$16,\$17
2	000000101001011001100000100001	2. addu \$19,\$20,\$21
3	00000001001010100110100000100111	3. nor \$13,\$9,\$10
4	000000010000100101000000100101	4. or \$10,\$8,\$9
5	00000010110101110111100000101011	
6	0000000000101001000000010000000	5. sltu \$15,\$22,\$23
7	000000000010000100000011000010	6. sll \$16,\$20,2
8	00000010000100011100000000100010	7. srl \$16,\$16,3
9	00000010110010001100100000100011	8. sub \$24,\$16,\$17
10	00000010101011100100000000100100	9. subu \$25,\$22,\$8
11	001001000010010100000000000000000000000	10. and \$8,\$21,\$14
12	100011000010010000000000000000001	
13	10101100011010000000000000000011	11. addiu \$5,\$21,2
14	00110000110001100000000000001001	12. lw \$4,1(\$1)
15	000100000000000000000000000000000000000	13. sw \$3,3(\$8)
16	00110101000001110011001100001100	14. andi \$6,\$6,9
17	000010000000000000000000000000000000000	
18	00000010000100011000100000100000	15. beq \$0,\$0,16
		16. ori \$7,\$8,0011001100001100
		17. jump 18
		18. add \$17,\$16,\$17
		1 /1 -/1

#### 3.2 Simulation Results

### 3.2.1 registers.mem and regLast.mem

### registers.mem

#### 

# regLast.mem

```
// memory data file (do not edit the
     // instance=/testbench/i0/mips/regist
 3
     // format=bin addressradix=h dataradi
     0000000000000000000000000000011
 8
     9
     0000000000000000000000000000011
10
     11
     00000000000000000011001100001100
     12
13
     00000000000000000000000011110000
14
     000000000000000000000000011111111
     000000000000000000010000000000
15
16
     17
     111111111111111111111000000001111
18
     0000000000000000000000000001100
19
     20
     000000000000000000000000000101011
21
     22
     000000000000000000000000000101001
23
24
     000000000000000000000000000010100
25
     000000000000000000000000000010101
26
     000000000000000000000000000010110
27
     000000000000000000000000000010111
     111111111111111111111111111111101001
28
     00000000000000000000000000000111
29
30
     00000000000000000000000000011010
     00000000000000000000000000011011
31
     00000000000000000000000000011100
32
     00000000000000000000000000011101
33
34 00000000000000000000000000011110
```

Instruction.memdeki instructionlara göre kırmızı renk ile gösterilen registerlara son yazma işlemi yapılır.

İndex = 2
 addu \$19,\$20,\$21
 result = 000000000000000000000000101001 19.registera yazılır.

• index = 4 or \$10,\$8,\$9 result = 000000000000000000000001111111 10.registera yazılır. • Index =5 sltu \$15,\$22,\$23 index = 6 sll \$16,\$20,2 index = 7 srl \$16,\$16,3 • index = 8 sub \$24,\$16,\$17 • index = 9 subu \$25,\$22,\$8 result = 00000000000000000000000000111 25. Regisera yazılır. index =10 and \$8,\$21,\$14 • index = 11 addiu \$5.\$21.2 • index = 12 lw \$4,1(\$1) • index = 13 sw \$3,3(\$8) result = 00000000000000000000000000110 data memorye yazar. index = 14 andi \$6,\$6,9 Index = 15 beg \$0,\$0,15 16. indexteki instructiona atlar. index = 16 ori \$7,\$8,0011001100001100 result = 0000000000000000011001100001100 7. Registera yazar. index = 17 jump 17 18 indexteki. İnstructiona atlar • index = 18 add \$17,\$16,\$17 result = 000000000000000000000000010111 17.registera yazar.

# 3.2.2 data.mem and dataLast.mem

# simulation/modelsim/data.mem

# simulation/modelsim/dataLast.mem

			diation, modeloni, adtabasement
1	000000000000000000000000000000000000000	1	// memory data file (do not edit the
2	000000000000000000000000000000000000000	2	// instance=/testbench/i0/data_memory
3	000000000000000000000000000000000000000	3	// format=bin addressradix=h dataradi
4	0000000000000000000000000000011	4	000000000000000000000000000000000000000
5	000000000000000000000000000000000000000	5	000000000000000000000000000000000000000
6	000000000000000000000000000000000000000	6	000000000000000000000000000000000000000
7	00000000000000000000000000000000000000	7	0000000000000000000000000000011
8	0000000000000000000000000000111	8	000000000000000000000000000000000000000
9	000000000000000000000000000000000000000	9	000000000000000000000000000000000000000
10	000000000000000000000000000000000000000	10	000000000000000000000000000000000000000
11	000000000000000000000000000000000000000	11	00000000000000000000000000000111
12	0000000000000000000000000000111	12	000000000000000000000000000000000000000
13	0000000000000000000000000001100	13	000000000000000000000000000000000000000
14	0000000000000000000000000001101	14	000000000000000000000000000000000000000
15	00000000000000000000000000001110	15	000000000000000000000000000001011
16	00000000000000000000000000001111	16	00000000000000000000000000001100
17	000000000000000000000000000000000000000	17	00000000000000000000000000001101
18	000000000000000000000000000000000000000	18	0000000000000000000000000001110
19	000000000000000000000000000000000000000	19	0000000000000000000000000001111
20	00000000000000000000000000010011	20	000000000000000000000000000000000000000
21	000000000000000000000000000000000000000	21	000000000000000000000000000000000000000
22	000000000000000000000000000000000000000	22	000000000000000000000000000000000000000
23	000000000000000000000000000010110	23	00000000000000000000000000010011
24	000000000000000000000000000010111	24	000000000000000000000000000000000000000
25	00000000000000000000000000011000	25	000000000000000000000000000000000000000
26	00000000000000000000000000011001	26	000000000000000000000000000000000000000
27	00000000000000000000000000011010	27	00000000000000000000000000010111
28	00000000000000000000000000011011	28	0000000000000000000000000011000
29	00000000000000000000000000011100	29	0000000000000000000000000011001
30	00000000000000000000000000011101	30	0000000000000000000000000011010
31	00000000000000000000000000011110	31	0000000000000000000000000011011
32	00000000000000000000000000011111	32	0000000000000000000000000011100
33	000000000000000000000000000000000000000	33	0000000000000000000000000011101
34	000000000000000000000000000000000000000	34	0000000000000000000000000011110

# Yalnızca 13. İndexteki sw instructionu data memory'e yazar.

```
VSIM 15> step -current
# opcode = 000000, rs = 10000, rt = 10001, rd = 10001, shamt = 00000, funct = 100000 ,shamt signal== 0,sltu=0 ,index==
# opcode = 000000, rs = 10100, rt = 10101, rd = 10011, shamt = 00000, funct = 100001 ,shamt signal== 0,sltu=0 ,index==
# result = 00000000000000000000000000000101001
# opcode = 000000, rs = 01001, rt = 01010, rd = 01101, shamt = 00000, funct = 100111 ,shamt signal== 0,sltu=0 ,index==
# ReadData1 = 000000000000000000000000011110000
# ReadData2 =00000000000000000000111100000000
# result = 1111111111111111111110000000001111
# opcode = 000000, rs = 01000, rt = 01001, rd = 01010, shamt = 00000, funct = 100101 ,shamt signal== 0,sltu=0 ,index==
# ReadData1 = 000000000000000000000000000001111
# ReadData2 =000000000000000000000000011110000
# result = 000000000000000000000000011111111
# opcode = 000000, rs = 10110, rt = 10111, rd = 01111, shamt = 00000, funct = 101011 ,shamt signal== 0,sltu=1 ,index==
# ReadData2 =000000000000000000000000000010111
# opcode = 000000, rs = 00000, rt = 10100, rd = 10000, shamt = 00010, funct = 000000 ,shamt signal== 1,sltu=0 ,index==
# result = 0000000000000000000000000001010000
# opcode = 000000, rs = 00000, rt = 10000, rd = 10000, shamt = 00011, funct = 000010 ,shamt signal== 1,sltu=0 ,index==
# ReadData2 =000000000000000000000000000000011
# opcode = 000000, rs = 10000, rt = 10001, rd = 11000, shamt = 00000, funct = 100010 ,shamt signal== 0,sltu=0 ,index==
# result = 1111111111111111111111111111101001
```

```
opcode = 000000, rs = 10110, rt = 01000, rd = 11001, shamt = 00000, funct = 100011 ,shamt_signal== 0,sltu=0 ,index==
                                                                      9
# ReadData2 =00000000000000000000000000001111
# result = 00000000000000000000000000000111
# opcode = 000000, rs = 10101, rt = 01110, rd = 01000, shamt = 00000, funct = 100100 ,shamt_signal== 0,sltu=0 ,index==
                                                                     10
# opcode = 001001, rs = 00001, rt = 00101,immediate = 0000000000000000,index =
                                                11
# opcode = 100011, rs = 00001, rt = 00100,immediate = 0000000000000001,index =
                                                12
# opcode = 101011, rs = 00011, rt = 01000,immediate = 000000000000011 ,index =
                                                13
# opcode = 001100, rs = 00110, rt = 00110,immediate = 0000000000001001 ,index =
# opcode = 000100, rs = 00000, rt = 00000,immediate = 0000000000000001,index =
                                                15
# opcode = 001101, rs = 01000, rt = 00111,immediate = 0011001100001100 ,index =
# ReadData2 =00000000000000000011001100001100
# result = 0000000000000000011001100001100
# opcode = 000010 ,address =00000000000000000000010001 ,index =
                                       17
# opcode = 000000, rs = 10000, rt = 10001, rd = 10001, shamt = 00000, funct = 100000 ,shamt_signal== 0,sltu=0 ,index==
                                                                     18
# result = 0000000000000000000000000000101011
      18 tests completed.
# ** Note: $finish : C:/Users/Lenovo/Desktop/project4 restored/testbench.v(50)
  Time: 5250 ps Iteration: 1 Instance: /testbench
```