

Laboratorio N°1

Muestreo con FRDM-MCXN947

Autor: Simón Saillen

Profesores: Gustavo Parlanti, Roberto Rossi, German Molina, Pablo Ferreira

Procesamiento Digital de Señales

FCEPyN – UNC

2026

1. Introducción

En este laboratorio se implementará un sistema de adquisición de señales analógicas utilizando la placa FRDM-MCXN947. Se explorarán diferentes velocidades de muestreo y se analizará el efecto de estas velocidades en la calidad de la señal adquirida.

2. Consigna

Realizar la lectura de una señal analógica a distintas velocidades de muestreo en KiloSamples/segundo: 8 kS/s, 16 kS/s, 22 kS/s, 44 kS/s y 48 kS/s.

Los cambios de las velocidades de muestreo serán realizados con una de las teclas de la placa, en forma de un buffer circular. Cada velocidad de muestreo se indicará a través de un color RGB del LED integrado.

Con otra tecla de la placa se habilitará la adquisición y paro de muestras (**RUN / STOP**).

Los valores adquiridos serán almacenados en memoria en un buffer circular de 512 muestras del tipo `q15` (fraccional de 15 bits) y a su vez serán enviados a través del DAC de 12 bits.

3. Desarrollo

El desarrollo se encuentra separado en distintas secciones, cada una de ellas explicando la configuración de los distintos módulos de la placa.

3.1. Configuración de Clocks

Principalmente se deben configurar los clocks de la placa, ya que todos los módulos de la misma dependen de esta configuración. Para ello se utilizará dentro de ConfigTools el módulo `CLOCK` del SDK de NXP, el cual permite configurar los distintos clocks de la placa.

Clock Component	Frequency	Clock Source	Description
MAIN_clock	150 MHz	PLL0	Clock principal de la placa
ADC0_clock	48 MHz	Fast IRC	Clock del módulo ADC
DAC0_clock	48 MHz	Fast IRC	Clock del módulo DAC
CTIMER0_clock	150 MHz	PLL0	Clock del módulo Timer
FLEXXCOM4_clock	12 MHz	Slow IRC	Clock del módulo UART

Cuadro 1: Configuración de clocks usando ConfigTools

El módulo UART se configuró para enviar mensajes de debugging a la PC, por lo que se utilizó una pre configuración con un baudrate de 115200 bps y un clock de 12 MHz.

3.2. Módulo Low-Power ADC (LPADC0)

El módulo ADC de la placa FRDM-MCXN947 es un conversor de 12 bits de baja potencia con un rango de voltaje de referencia de 0 a 3.3V. El mismo se configuró con los siguientes parámetros:

Campo	Valor	Descripcion
Pre-enable ADC	Enabled	Enciende el circuito analogico con anterioridad
Autocalibration	Enabled	Calibra al iniciar para compensar desviaciones
Doze mode	Enabled	Permite que funcione en modo de bajo consumo
FIFO 0 watermark	1	Genera interrupcion cuando hay 1 muestra en la FIFO
Enable interrupt vector	Enabled	Habilita la interrupcion del ADC
Interrupt sources	FIFO 0	La fuente de interrupcion es la FIFO 0 watermark
Interrupt priority	0	Prioridad de la interrupcion del ADC

Cuadro 2: Configuración General del ADC en ConfigTools/Peripherals

Al generar la interrupción, el CPU ejecuta la rutina de servicio de interrupción (ISR) del ADC, la cual se encarga de leer la muestra de la FIFO y almacenarla en el buffer circular de 512 muestras y pasarla también al DAC para que la muestre en su salida.

Campo	Valor	Descripcion
Command ID	start_conversion	Identificador del comando
Command number	1	Numero de comando
Channel sample mode	Single end mode, using A	Modo de muestreo
Channel number	ADC0_A0	Pin de entrada del ADC
Resolution mode	High resolution (16 bits)	Resolucion de la conversion
Loop count	0	Ejecuta el comando una vez
Sample time mode	3 ADCK cycles total sample time	Tiempo de muestreo

Cuadro 3: Conversion Command del ADC en ConfigTools/Peripherals

Campo	Valor	Descripcion
Trigger ID	timer0_trigger	Identificador del trigger
Trigger number	0	Numero de trigger
Trigger command number	1	Numero de comando a ejecutar
High priority	Enabled	Ejecuta el comando con prioridad alta
Select channel A FIFO	FIFO 0	Habilita la FIFO A del ADC
Delay value	0	No hay delay entre trigger y comando

Cuadro 4: Trigger Command del ADC en ConfigTools/Peripherals

3.2.1. q15: Fraccional de 15 bits

El formato Q15 (o Q1.15 o S(16,15)) es una notación de punto fijo con signo que usa 1 bit para la parte entera y 15 bits para la parte fraccionaria. Este formato permite representar números en el rango de -1 a $(1 - 2^{-15}) \approx 1$, con una resolución de $2^{-15} \approx 0,00003051$.

El ADC de la placa es un conversor de 16 bits (en high resolution mode), dicho conversor no puede interpretar valores negativos (para solucionar esto, generalmente la señal de entrada es movida al rango positivo por hardware insertando un offset de voltaje continuo), para poder representar los valores de la señal de entrada en el formato q15 (que si contempla valores negativos) se debe restar a cada muestra el valor de $2^{15} = 32768$ (quitarle el offset). Así se pasa de un rango de $[0, 0xFFFF]$ a un rango de $[0x8000, 0x7FFF]$, que es el rango de valores que puede representar el formato q15.

3.3. Modulo Timer (CTIMER0)

El modulo CTIMER0 es un timer de 32 bits que se utiliza para generar el trigger de conversión del ADC. Se configuró desde Peripherals en ConfigTools con los siguientes parámetros:

Campo	Valor	Descripcion
Timer mode	Timer (bus clock source)	Modo de funcionamiento
Prescaler value	1	Frecuencia de clock del timer
Match channel	0	Canal de match del timer
Match value	18750 ($\approx 8kHz$)	Valor de match del timer
Reset on match	Enabled	Resetea el timer al hacer match
Match interrupt request	Enabled	Genera interrupcion al hacer match
Interrupt priority	1	Prioridad de la interrupcion

Cuadro 5: Configuración del Timer en ConfigTools/Peripherals

El match value inicial corresponde a la velocidad de muestreo de **8 kS/s**, posteriormet con el uso de los switch este valor es cambiado para cumplir con las velocidades de muestreo requeridas.

3.4. Modulo Low-Power DAC (LPDAC0)

El modulo DAC de la placa es un conversor digital a analógico de 12 bits con un rango de voltaje de salida de 0 a 3.3V. El mismo se configuró desde Peripherals en ConfigTools con los siguientes parámetros:

Campo	Valor	Descripcion
Enable DAC	Enabled	Habilita el modulo DAC
Reference voltage source	VREF_INT	Fuente de voltaje de referencia
Opamp as buffer	Enabled	Habilita el buffer de salida
Enable LPDAC	Enabled	Habilita el modo de bajo consumo
Set LPDAC level after init	Enabled	Configura el nivel de salida al encender
LPDAC level	0	Nivel de salida inicial del DAC (0V)

Cuadro 6: Configuración del DAC en ConfigTools/Peripherals

3.5. Programa Principal

El programa principal inicializa los modulos (pines, clocks, perifericos y consola de debugging) y habilita la interrupcion del CTIMER0. Luego ejecuta un bucle infinito que actualiza el color de los LEDs RGB dependiendo de la velocidad de muestreo seleccionada.

El modo de ejecucion del programa es el siguiente:

1. Se presiona el switch de **SW3** para habilitar la adquisicion de muestras (**RUN**).
2. Se presiona el switch de **SW2** para cambiar la velocidad de muestreo. (Por defecto la velocidad de muestreo es de **8 kS/s**). El cambio de velocidad de muestreo se indica con el color del LED RGB integrado de la placa.

3. Las muestras adquiridas son almacenadas en un buffer circular de 512 muestras y enviadas al DAC al mismo tiempo para su visualizacion.
4. Se presiona el switch de SW1 para detener la adquisicion de muestras (**STOP**).
5. Las muestras almacenadas en el buffer son enviadas al DAC para su visualizacion de forma continua siguiendo la velocidad de muestreo seleccionada.

3.5.1. Handlers de Interrupciones y Funciones

Los handlers de interrupciones y funciones se utilizan para manejar los eventos generador por los perifericos y botones de la placa y ejecutar las acciones correspondientes.

1. **CTIMER0_IRQHandler()**: Este handler se ejecuta cada vez que el timer hace match con el valor configurado. En este handler se eligen dos caminos, si la placa se encuentra en modo **START** se inicia la proxima conversion del ADC, si la placa se encuentra en modo **STOP** se envia al DAC la proxima muestra del buffer circular para su visualizacion.
2. **ADC0_IRQHandler()**: Este handler se ejecuta cada vez que el ADC genera una interrupción por tener una nueva muestra en la FIFO. En este handler se lee la muestra de la FIFO, se almacena en el buffer circular y se envia al DAC para su visualizacion.
3. **GPI000_IRQHandler()**: Este handler se ejecuta cada vez que se presiona el switch de SW3. Habilita o deshabilita la adquisicion de muestras (**START** / **RUN**).
4. **GPI001_IRQHandler()**: Este handler se ejecuta cada vez que se presiona el switch de SW2. En este handler se cambia la velocidad de muestreo siguiendo un buffer circular de velocidades de muestreo.
5. **setLedColors(rate)**: Esta funcion se encarga de cambiar el color del LED RGB integrado de la placa dependiendo de la velocidad de muestreo seleccionada.

La siguiente tabla muestra los colores del LED RGB integrados de la placa dependiendo de la velocidad de muestreo seleccionada:

Velocidad de muestreo	Color del LED	Configuracion RGB
8 kS/s	VERDE	R = 100
16 kS/s	AZUL	B = 100
22 kS/s	AMARILLO	R = 100, G = 100
44 kS/s	ROJO	G = 100
48 kS/s	MAGENTA	R = 100, B = 100

Cuadro 7: Colores del LED RGB integrados de la placa

3.6. Resultados

TODO