

### Esercizio 1A (11 punti).

Sia data una CPU con processore a **24GHz** e **16 CPI** (Clock per Instruction) che adoperi indirizzi da 32 bit e memoria strutturata su due livelli di **cache** (L1, L2), il cui setup è come segue:

**L1** è una cache **set-associativa** a **8 vie** con **2 set** e **blocchi da 16 word**; adopera una politica di rimpiazzo **LRU**. Ricordiamo che consideriamo la linea come l'insieme del blocco in cache con tag e bit di validità, mentre il set è il gruppo di linee con il medesimo indice.

**L2 è una cache direct-mapped con 8 linee e blocchi da 128 word.**

- 1) Supponendo che all'inizio nessuno dei dati sia in cache, indicare quali degli accessi in memoria indicati di seguito sono HIT o MISS in ciascuna delle due cache. Per ciascuna **MISS** indicare se sia di tipo Cold Start (**Cold**), Capacità (**Cap**) o Conflitto (**Conf**). Utilizzare la tabella sottostante per fornire i risultati e indicare la metodologia di calcolo.

[illegible]

- 2) Calcolare le dimensioni in bit (compresi i bit di controllo ed assumendo che ne basti uno per la LRU) delle due cache: (a) L1 e (b) L2.
- 3) Assumendo che gli accessi in **memoria** impieghino **400 ns**, che gli **hit** nella cache **L1** impieghino **10 ns** e gli **hit** nella cache **L2** impieghino **20 ns**, calcolare (a) il **tempo totale** per la sequenza di accessi, (b) il tempo **medio** per la sequenza di accessi, e (c) **quante istruzioni** vengono svolte nel tempo medio calcolato.
- 4) Calcolare il word offset del sesto indirizzo (8680) per la cache L2 spiegando i calcoli effettuati.
- 5) Supponendo che gli indirizzi nella tabella siano virtuali e la memoria virtuale consti di **512 pagine** di **4KiB** ciascuna, indicarne i numeri di pagina virtuale.

[illegible]

Considerare l'architettura RISC-V a ciclo singolo nella figura in basso (e in allegato).

```
lwig outreg, val1, val2_address
```

a) carica dal banco registri val1;

c) carica da memoria la word all'indirizzo  $(\text{val2\_address}_{32} \times 4) + 0x1001\ 0000$ ; nel seguito, chiameremo questa word **val2**;

d) compara **val1** (ottenuto dal banco registri) a **val2** (letto da memoria);

e) se **val1** > **val2** salva nel registro di indice **outreg** il valore **val1**; altrimenti, salva nel registro di indice **outreg** il valore **val2**.

Esempio: Supponiamo che **val1** sia s4, contenente 0x00AA 0FD6, che **val2\_address** valga 0x0203, che **outreg** sia t4, e che in memoria, all'indirizzo **0x1001 080C**, ci sia la word 0x00AA 00DA.

In tal caso, abbiamo i seguenti risultati:

```
val1 = 0x00AA 0FD6
```

$(0 \times 0203 \times 4) + 0 \times 1001 \ 0000 = 0 \times 1001 \ 080C$ . Sappiamo (in questo esempio) che la word salvata in memoria a quell'indirizzo: è  $0 \times 00AA \ 00DA$ .

Dunque, **val2** = 0x00AA 00DA. Ne consegue che **val1** > **val2** Dunque, viene salvato val1 nel registro t4, ossia t4 = 0x00AA 0FD6.

- 1) Mostrare le **modifiche all'architettura** della CPU RISC-V, avendo cura di aggiungere eventuali altri componenti necessari a realizzare l'istruzione. A tal fine, si può alterare la stampa del diagramma architetturale oppure ridisegnare i componenti interessati dalla modifica, avendo cura di indicare i fili di collegamento e tutti i segnali entranti ed uscenti. Indicare inoltre sul diagramma i **segnali di controllo** che la CU genera *per realizzare l'istruzione*.
- 2) Indicare il contenuto in bit della word che esprime l'istruzione

```
lwig t4, s4, 0x0203
```

compilando la tabella sottostante (assumiamo che lo *OpCode* di *wvss* sia 0x3D, e che porzioni inutilizzate dall'istruzione siano codificate con zeri).

[illegible]

- 3) Supponendo che l'accesso alle **memorie** impieghi **200 ns**, l'accesso ai **registri** **50 ns**, le operazioni dell'**ALU** e dei **sommatori** **150 ns**, e che gli altri ritardi di propagazione dei segnali siano trascurabili, indicare la durata totale del **ciclo di clock** tale che anche l'esecuzione della nuova istruzione sia permessa *spiegando i calcoli effettuati*.

- 4) Indicando con  $L_{wig}$  il segnale di controllo che viene asserito per eseguire la nuova istruzione, assumiamo che

a) tutti i segnali di tipo *don't care* siano pari a 0 e che

b) la Control Unit della CPU RISC-V modificata per supportare Lwig sia difettosa e sovrascriva il segnale RegWrite come segue:

RegWrite = MemWrite (il simbolo = denota che la variabile a sinistra assume il valore dato della variabile a destra)

In tal caso, indicare quale valore sia assegnato a a7 al termine dell'esecuzione del seguente frammento di codice, assumendo che i registri a7, s0 e s1 siano inizializzati a 0. Motivare la propria risposta.


```
addi s0, s0, 0x8004
```

```
beq    s1, s0, Out
```

```
jal x0, Exit
```

```
Out:  add    a7, zero, s1
```

```
Exit: addi a7, a7, 0x8002
```



## Esercizio 3 (11 punti)

Si consideri l'architettura RISC-V con pipeline. Il programma qui di seguito effettua la somma dei soli valori dispari (dopo averli moltiplicati per due) degli elementi presenti nell'array vettore di lunghezza 10. Infine, viene stampato il valore di tale somma.

```
1  .data
2  vettore: .word 24, 1, 46, 54, 50, 12, 2, 11, 39, 4
3          # 7 pari, 3 dispari
4
5  .text
6  main:    addi t0, zero, 0          # Somma solo i dispari multipl. per 2
7          la    s0, vettore         # somma parziale
8          addi t1, s0, 36           # indirizzo base
9          # offset ultimo dei 40 byte
10         ciclo: lw    t3, 0(t1)
11             andi t2, t3, 1         # è dispari?
12             beq  t2, zero, salta   # se non lo è, salto
13             slli t3, t3, 1         # altrimenti moltiplico per 2 il numero
14             add  t0, t0, t3        # e lo accumulo
15         salta: addi t1, t1, -4      # prossimo elemento
16             bge  t1, s0, ciclo     # fine del ciclo?
17
18         addi a7,x0, 1              # stampa...
19         mv a0, t0                  # ... la somma
20         ecall
```

Si supponga che non si faccia uso di alcuna pseudoistruzione, e che le ecall non richiedano alcuno stallo. Si consideri che la decisione di branch venga presa in fase di ID, e che le unità di forwarding (quando usate) includano il forwarding da EXE a EXE, da MEM a EXE, e (per il branch) da EXE a ID.

Si indichino (ignorando hazard che possano concernere la ecall):

- 1) Per i primi 15 cicli di clock (**senza unità di forwarding**), le istruzioni tra le quali sono presenti **data hazard** – indicare i numeri di linea N ed M (visibili alla sinistra delle linee di codice in figura) ed il registro coinvolto xY (nel formato N / M / xY, ad esempio 17 / 18 / t0 se c'è un data hazard causato dal registro t0 tra l'istruzione alla linea 17 e quella alla linea 18);
- 2) Per i primi 15 cicli di clock (**con unità di forwarding**) le istruzioni tra le quali sono presenti **control hazard** – indicare i numeri di linea N ed M (nel formato N / M, ad esempio se l'istruzione alla linea 17 causa un control hazard con l'istruzione alla linea 23 scrivere: 17 / 23);

- 3) quanti **cicli di clock** sono necessari ad eseguire il programma tramite **forwarding**, spiegando il calcolo effettuato;
- 4) quanti **cicli di clock** sarebbero necessari ad eseguire il programma **senza forwarding**, spiegando il calcolo effettuato;
- 5) quali sono, per ognuna delle cinque fasi, le **istruzioni** (o le bolle) in pipeline durante il **15° ciclo di clock (con forwarding)**;  
IF:  
ID:  
EX:  
MEM:  
WB:
- 6) **Domanda teorica sulla pipeline qui**