

实验报告

课程：数字逻辑与计算机组成实验

实验七：VGA 显示控制

姓名： 郑袭明

学号： 251502027

日期：2026 年 5 月 8 日

目 录

1	设计思路	2
1.1	整体架构	2
1.2	VGA 时序控制	2
1.3	显存设计	2
1.4	时钟分频	3
1.5	自定义图片转换	3
2	实验总结与反思	3

1 设计思路

1.1 整体架构

整个系统由三个核心部分组成：时钟分频、VGA 时序控制、以及显存读取。




图 1: VGA 显示系统整体架构

板子上的 100MHz 时钟先经过 Clocking Wizard 分频到 25MHz（VGA 标准要求的像素时钟），然后 VGA 控制器负责产生扫描坐标，把坐标拼成地址去 ROM 里查像素数据，最后输出到 VGA 接口。

1.2 VGA 时序控制

vga_ctrl 模块用 x_cnt 和 y_cnt 两个 10 位计数器分别追踪当前的行位置和场位置。通过比较计数器值和各区间的边界，就能得到 hsync、vsync 同步信号以及 valid 有效显示标志。在有效区域内，模块会输出对应的行地址 h_addr 和列地址 v_addr，在无效区域则输出全零。

当 valid 为高时，12 位的像素数据被拆成高 4 位、中 4 位、低 4 位分别送到 VGA_R、VGA_G、VGA_B；无效区域则输出黑色（全零）。

1.3 显存设计

显存采用 Vivado 的 Block Memory Generator IP 核，配置为单口 ROM 模式，数据宽度 12 位，深度 327680（即 640×512 ）。这里采用了讲义上的方法给每列分配了 512 行而不是 480 行，这样可以直接把 h_addr 的 10 位和 v_addr 的低 9 位拼起来得到 19 位地址，不用做额外的乘法或复杂的地址映射。

1.4 时钟分频

直接用代码实现时钟分频稳定性不足，这里使用 Clocking Wizard IP 核进行分频，以下代码为生成 IP 核的 Tcl 脚本

```
create_ip -name clk_wiz -vendor xilinx.com -library ip -version
        6.0 -module_name clk_wiz_0 -dir $IP_DIR
set_property -dict [list \
    CONFIG.PRIM_IN_FREQ {100.000} \
    CONFIG.CLKOUT1_REQUESTED_OUT_FREQ {25.000} \
    CONFIG.USE_LOCKED {false} \
    CONFIG.USE_RESET {false} \
] [get_ips clk_wiz_0]
generate_target all [get_ips clk_wiz_0]
synth_ip [get_ips clk_wiz_0]
```

1.5 自定义图片转换

拓展要求是显示一张自己的图片。为此修改了提供的脚本 `coe_generate.py`，用 PIL 库读取图片，先 `resize` 到 640×480 ，然后按列优先顺序遍历每个像素，取 R、G、B 各通道的高 4 位拼成一个 12 位的十六进制值，写入 `.coe` 文件。对于 480 到 511 行的 `padding` 区域，直接填零。

2 实验总结与反思

这次实验的主要工作量其实在于理解 VGA 时序和显存的地址映射关系。VGA 时序本身不复杂，主要是参数较为复杂，我最开始没有看懂实验手册中的设计，弄混了很多次才最终完成。

看到自己的图片显示在屏幕上还是挺有成就感的。我原以为像 VGA 这种已经有点古老的技术，可能显示效果不太好，没想到颜色和清晰度都还挺不错的。