# DeepProve ZK → FPGA 移植设计规格书

> **文档定位**：将 DeepProve 的 ZK 证明算法移植到 FPGA 的**统一设计规格书**，面向 FPGA 架构师 / ZK 算法工程师 / 验证工程师。全文以"能支撑 FPGA 设计落地"为标准：先给**设计约束硬事实**，再给**工作负载与瓶颈**，随后**数据平面 → 架构 → 算子微架构 → M1 规格 → 里程碑验证 → 风险**，最后附录源码锚点。
>
> **撰写视角**：FPGA 架构师 × 零知识证明算法工程师交叉。 **参数口径**：关键参数均已从代码与 `dp-crypto`（commit `22e8e93`）与模型 config 核定，明确区分「已核实 / 估算 / 论文数字(非本仓库实测)」三档。

---

## ⚠️ 设计约束与主导事实（硬事实基线，先读）

以下为本文档全部设计决策所依据的**源码核定硬事实**：

> ① **实际证明域 = `ark_bn254::Fr`（254-bit，32 B/元素），全仓库统一，无一例外。** 核验点：`lib.rs:306`、`number.rs:228`、`iop/mod.rs:225`、`poly_commit/mod.rs:220`、`bin/bench/llm.rs:34`、`model/mod.rs:1707`、`deep-prove/worker/immediate.rs:38` 等 25+ 处。

> ② **实际承诺方案 = `HyperKZG<Bn254>`**（CUDA 下 `HyperKZGGpu<Bn254>`），`bin/bench/llm.rs:37`、`poly_commit/mod.rs:222`、`testing.rs:9`。承诺负载是 **BN254 曲线 MSM（多标量乘）**，不是"折叠码编码 + 哈希"。

> ③ **仓库中不存在 BaseFold / Ceno / foldable code / Goldilocks 活动实现。** `quantization/mod.rs:219` 仅注释提到这些域是 `ToField` 的"可能目标"；实际实例化永远为 `ark_bn254::Fr`。Goldilocks 64-bit 全文仅作"理论对照（未实现）"。

> ④ **GPU 后端加速的就是 HyperKZG**（`dp-crypto` 分支 `feat/hkzg_gpu` → `HyperKZGGpu`）。

> ⑤ **承诺 = Pippenger MSM、打开 ≈ 承诺的 4×（同一 MSM 引擎）。** 核验自 `dp-crypto arkyper/mod.rs`：`commit`（`mod.rs:467`）= 1 个 size=n Pippenger MSM；`open`（`mod.rs:329-383`）= 折叠(Σn) + 中间承诺 MSM(Σ≈n) + 3 个 size=n witness MSM → **G1 点乘 ≈ (n−2)+3n ≈ 4n ≈ 4× 承诺**。

- **故"打开/求值"绝非可忽略的 1%**：其 G1 负载为承诺的 **4×**，且与承诺**同一 Pippenger MSM 引擎**。`compute_witness_polynomial`（`mod.rs:171-183`）是串行 Horner 链，对 FPGA 流水不友好。
- **FPGA-A（MSM 引擎）必须同时覆盖承诺+打开**；M2 验收基准应"承诺+打开"合并计量。

**级联后果（数据面按 32 B/元素）**：权重 GPT-2 ≈ **8 GB**、Gemma-3 ≈ **17 GB**、每 chunk 读 **32 MB**、注意力 n=1024 全矩阵 **384 MB**。 时间占比 57%/35%/92% 为**外部论文 Table 7 数字，非本仓库实测**，仅作相对趋势参考。

---

# 目录


- 1. 执行摘要
- 2. 系统与算法硬事实
- 3. 工作负载与瓶颈判定
- 4. 数据平面与数据流
- 5. 架构设计
- 6. 算子规格与微架构
- 7. M1 首里程碑设计规格
- 8. 里程碑与验证
- 9. 风险与缓解
- 10. 结论与推荐
- 附录：源码锚点与文档地图


---

# 1. 执行摘要

## 1.1 系统是什么（一句话）

**DeepProve = 把 LLM（GPT-2/Gemma-3）的量化推理**转化为一个**基于多线性 sumcheck + 查找参数（LogUp/Lasso）+ 多项式承诺（承诺方案为 `HyperKZG<Bn254>`，域为 `ark_bn254::Fr`）的 PIOP 证明**。证明者时间集中在两个热块：**witness 承诺（~57%）+ sumcheck（~35%）**，合计约 92%。

⚠️ 57%/35%/92% 为**外部论文 Table 7 数字，非本仓库实测**；换 BN254（元素宽 4×）后相对占比会位移，需以真实域 benchmark 再定 FPGA 先加速谁。

**它在 FPGA 上的本质问题不是"算力"而是"带宽 + 流式调度"**。（元素宽 32 B/BN254，使带宽压力比 8 B/域放大 4×。）

# 1.2 总体评级

- **完整端到端移植**：★★☆☆☆（2/5，高难度、高风险）。
- **"承诺 + sumcheck 热块做板级加速器"**：★★★★（务实、数季可交付）。
- 核心难点不是阵列乘法，而是三件事：① **域算术是 BN254（254-bit 模乘 + EC/MSM）而非 64-bit Goldilocks**；② **多线性 sumcheck 的"不可驻留数据"命中模式**（128–147 GB 足迹远超单板承载）；③ **查找参数（LogUp/Lasso）的表规模与逆运算流水**。
- **最大的工程现实障碍：内存带宽与容量，而非算力**。 数据集 100 GB 级、每轮需全体重读，单 FPGA 主存带宽（DDR5/HBM ~½–3 TB/s）成为绝对瓶颈，与多通道 CPU DDR（数百 GB/s）相比并无代际优势。

# 1.3 一句话决策

> **别把整个推理+证明搬上 FPGA；把占 ~92%（论文数字）的两大热块（witness 承诺 + sumcheck）做成板级加速器，承诺引擎按 HyperKZG/BN254 曲线 MSM 实现，打开与之共享同一引擎，再用 CPU/GPU 做剩下的 8% 与推理 —— 这才是 Sharpe 比最高的 FPGA 打法。**

---

# 2. 系统与算法硬事实

# 2.1 域 / 承诺后端（单一范式，已核实）

本项目源码**只实例化一个范式**：`ark_bn254::Fr`（254-bit，32 B/元素）+ `HyperKZG<Bn254>`（椭圆曲线 MSM）。仓库中**不存在** BaseFold/Ceno/Goldilocks 活动实现；下表左列为"理论上可选、本次未实现"的对照，**仅参考，不是可运行的路径**。

| 维度 | BaseFold/Goldilocks（理论对照，未实现） | HyperKZG + BN254（源码主线） |
|---|---|---|
| 域 | Goldilocks 64 位（8 B/元素） | **BN254 Fr 254 位（32 B/元素，4×u64 Montgomery）** |

| 维度 | **BaseFold/Goldilocks（理论对照，未实现）** | **HyperKZG + BN254（源码主线）** |
|---|---|---|
| 2-adic | 高 2-adicity（$2^{32}$），FFT 友好 | Fr 的 2-adicity 与 BN254 结构相关 |
| 承诺原语 | 折叠码 + 哈希 | **椭圆曲线 Pippenger MSM**（`commit`=1 个 size=n MSM、`batch_commit`=P 个独立 MSM；基点=SRS `g1_powers`） |
| 域算术器 | 64 位乘加 | **256-bit 模乘 + EC 点加/标量乘** |
| 后量子 | 合理 PQ 安全 | **非 PQ**（依赖 ECDLP） |
| GPU 后端 | — | **`HyperKZGGpu`（`dp-crypto feat/hkzg_gpu`，commit `22e8e93`）** |
| FPGA 难度 | ★★ | ★★★★（254-bit 模乘 + EC + MSM） |
| 数据面 | 8 B/元素 | **32 B/元素**（同张量体积 ≈ 4×） |
| 判定 | 如需，须作为"仓库尚不存在的改造"明确标注风险 | **主线**（数据面 / 里程碑均按此） |

**架构含义**：项目实际承诺引擎 = **254-bit 模乘 + BN254 曲线 MSM**（单位成本大、时序难收敛）。FPGA 落点必须按此实现；若确要 Goldilocks，属"仓库 `ToField` 全泛型化的未做改造"，需单列为 HIGH 风险改造，**不能默认存在**。

# 2.2 域与表示（FPGA 硬件基线，源码核定）

来自 `dp-crypto arkyper/mod.rs`：

- 域：`ark_bn254::Fr = Fp256<MontBackend<FrConfig,4>>` —— **254-bit、4×u64 limb、全程 Montgomery**。基域 `Fq` 同构（G1 坐标域）。
- 序列化：字段元素 **32 B**；`G1Affine` 36 B 压缩 / 64 B 非压缩；G1 承诺 = **1 个 32 B**。
- ⇒ M1 域乘法是 **254-bit Montgomery 模乘**，不是 64-bit Goldilocks。

# 2.3 分块粒度（异步架构最小单位）

- chunk = $2^{20}$ **= 1,048,576 元素**；单多项式 ≤ **128 chunks =** $2^{27}$（`context.rs:103-121`）

- 域张量补齐 2 的幂后按 chunk 承诺；**chunk 是 DMA 突发 + URAM 缓冲 + 承诺处理 / MSM 的通吃粒度**
- 承诺输出（G1）仅 32 B，写 < 1 KB —— 每 chunk 是"读 32 MB、写 <1 KB"的**纯读取带宽受限**模式。

# 2.4 各阶段产出的数据量（按实际 BN254=32 B/元素）

| 阶段 | 产出 | GPT-2 | Gemma-3 |
|---|---|---|---|
| 预处理 | 模型域权重 | ~8 GB | ~17 GB（embedding 302M 元素 → MAX_CHUNKS=128 截断 → 拆 4 多项式） |
| 推理 | 逐层 witness（线性 n×hidden） | single ≤32 MB | single ≤32–64 MB |
| 承诺/sumcheck | 逐 chunk 承诺 + 轮消息 | 权重+表常驻，witness 流式 | 同左 |
| 打开 | 证明 bytes | 9–54 MB | 16–43 MB |

> 峰值运行内存（论文）：**96 GB(BF) / 147 GB(HKZG)** —— 这是"权重+witness+表+缓存"的峰值，**FPGA 无需一次容纳**。但权重 **GPT-2 ≈ 8 GB、Gemma-3 ≈ 17 GB 应以 HBM 常驻** —— 单板 HBM（通常 ≥16 GB）在 Gemma-3 时已从"宽裕"变**贴边/需分卷或拆多项式**。

# 2.5 上下文长度 n 的影响（定性）

| 数据 | 随 n | 说明 |
|---|---|---|
| 权重 | 常数 | 不随 n，占主导，预载 |
| 激活 | 线性 | 逐层流式 |
| 注意力矩阵 `[heads,n,n]` | **二次** | **带宽黑洞**；本仓库只证明最后 token（`llm.rs select(0,index)`），但 `[n,n]` score 矩阵能否按掩码/认证行裁剪承诺 —— **源码无直接依据，属"假设"待求证** |

| 数据 | 随 n | 说明 |
| --- | --- | --- |
| 证明时间 | 近线性（论文 8×n→5.5×time） | 认证只证明最后 token |
| 验证/证明大小 | 几乎不变 | 与 n 解耦 |

# 3. 工作负载与瓶颈判定

## 3.1 Proving 流水（面向硬件的"数据面"视角）

# 阶段 主要运算 数据密度 FPGA 适配度 说明 0 量化/预处理 训练后静态量化、缩放因子、整数→域映射 低 ★★ 一次性，权重 124–270M 元素 1 模型权重承诺 权重 MLE 承诺到 PCS（实际 = HyperKZG MSM） **高 ★★★★** 最大可脱机/密集任务 2 推理轨迹（witness）生成 量化整数 GEMM/attention/norm/softmax 中高 ★★★★ 已有 burn GPU 后端，近似明网推理 3 **witness 承诺** 激活/中间张量的 MLE 承诺 → PCS（**HyperKZG MSM**） **最高 ★★★★** 论文表 7 占 ~57% 4 **多线性 sumcheck（PIOP）** MLE 部分求值、张量积 β、随机选择 **高 ★★★** 论文表 7 占 ~35% 5 打开/求值 承诺打开、多点求值、MSM 高 ★★★★ **HyperKZG 下与承诺同源 MSM（非可忽略，≈4× 承诺）** 6 Fiat–Shamir、组装 哈希、证明序列化 低 ★★ 可分离

> **论文 Table 7（非本仓库实测）**：证明者时间 ≈ witness 承诺 57% + 打开 **1%** + sumcheck 35% + witness 生成 6% + 其它 1%。**该"打开 1%"在 HyperKZG 下不成立** —— 打开与承诺同源 MSM、负载约 4× 承诺，见 §3.3 修正表。

## 3.2 系统瓶颈判定（决定性结论）

1. **瓶颈 = 数据搬运带宽，不是域算术**。 承诺/sumcheck 每 chunk **读 32 MB（BN254）、写 <1 KB** —— 纯读取带宽受限。瓶颈在把数据喂进来。
2. **需要 HBM 栈**。 单板 HBM2e ~1.3 TB/s 才不至于输给多通道 CPU DDR；无 HBM 的板子对承诺/sumcheck 加速意义有限。
3. **握手是逐轮的**。 sumcheck 每轮随机点 r 依赖上轮消息 ⇒ 必须**主机↔FPGA 小量快握手（AXI-Lite）+ 大量流 DMA 双通道解耦**；不能脱机批处理。
4. **三种数据三种访存模式**。 权重（常数，大块连续预载）/ 激活（线性，喷发流式）/ 注意力（二次，带宽黑洞）——必须分别流水。
5. **上下文在 n~256–512 是最优设计窗口**；n≥1024 注意力二次项会超单板承载，需掩码裁剪（待求证）或多板分摊。

# 3.3 热块负载与占比（源码核定）★ 关键节奏

| 热块 | 真实算子（HyperKZG/BN254） | 量级(每张量 n=2^k) | 论文占比 | 本文取值 |
|---|---|---|---|---|
| witness 承诺 | Pippenger MSM ×P，size n | G1 点乘 O(n)·P | ~57% | ✅ 保留热块，实现=**MSM**（非折叠码） |
| sumcheck | 多轮 EQ/fold + 归约 | 域乘加 O(n) | ~35% | ✅ 保留 |
| **打开/求值** | **①折叠 O(n)+②≈n MSM+③3n witness MSM** | **G1 点乘 ≈4n + 域乘 O(n)** | **"1%"** | **❌ 同源 MSM，~4×承诺，须独立预算（数%~十几%量级）** |

> **红线**：打开复用与承诺完全相同的 **Pippenger MSM 引擎**，G1 负载约为承诺 4×。**FPGA-A（承诺器）必须同时覆盖打开 —— 两者是同一块硬件**。 M2 验收应"承诺+打开"合并计量，不能只按承诺 ~57%（且该值是论文数字）。

# 3.4 FPGA 实现难度评级（分维度）

定义：★=低难度规模小，★★★★★=极高难度/高风险。

| 维度 | 评级 | 说明 |
|---|---|---|
| **域乘法**（HyperKZG BN254 254-bit 模乘） | ★★★★ | 254 位需 6–8 个 64-bit limb + Montgomery（面积/延迟 4–8× 于 64-bit 域） |
| **大规模几何结构（MSM/GEMM/MLE tensor）** | ★★★★ | 数据量 100 GB 级，需外部存储守护 |
| **多轮 sumcheck 部分求值管线** | ★★★★ | 随机组合惩罚拉长关键路径；逐轮访存 |
| **查找参数（反元/LogUp/Lasso 引擎）** | ★★★★ | 大表 + 逆元流水，分区困难、时序敏感 |
| **PCS：HyperKZG/BN254（MSM 承诺+打开）** | ★★★★★ | **主线**；254-bit 模乘 + EC 标量乘/MSM，承诺与打开同源共享引擎 |
| **存储带宽（HBM/DDR）** | ★★★★★ | **系统瓶颈** |
| **分布式 / 协调** | ★★★ | 若只做工人侧（worker）可减轻 |
| **验证侧**（若也要 FPGA） | ★ | 验证者极快（1–3.5 s），算力无必要 |

**综合"端到端全部"= ★★（1/5）**。但单个原语（254-bit 模乘器、多轮 sumcheck 单轮、MSM 引擎）→ ★★★；组合成完整 GPT-2/Gemma-3 端到端证明 = 极高难度。

# 3.5 资源估算

以中高端板（AMD U250 / Alveo HBM / Versal HBM / Intel S10-HBM，几 M LUT + 超 10k DSP + 16–32 GB HBM）为参照：

| 上板单元 | 估算 | 占比（大型板） |
|---|---|---|
| **BN254 254-bit 模乘 + BN254 EC 乘法/MSM 引擎** | 1~2 个通用标量乘器引擎 = 数百 kLUT + 数千 DSP | 中~大 |
| （无 Goldilocks 64-bit 路径 —— 仓库未实现，若需=改造） | — | — |
| MLE/tensor 引擎（β 函数） | 归约/取点地址计算 | 中 |
| MSM / GEMM 阵列 | 取决于吞吐 | 中~大 |
| 哈希（SHA / Keccak / Poseidon） | 每实例数百 kLUT | 中 |
| 反元/查找引擎 | — | 中 |
| **片上 SRAM 缓冲 / BRAM-URAM** | 数十~百 MB 级（缓存片断） | 大（受限于片上，无法常驻 100 GB） |

**结论**：算力资源本身可提供，真正的天花板是**片上只存不下 100 GB 足迹** —— 必须流向 DDR/HBM，这部分将主导时钟/带宽预算。

# 3.6 存储带宽 —— 真正的硬件瓶颈

- **数据量**：最大实例（seq 512, GPT-2）证明内存 96 GB（BF）/147 GB（HKZG）。witness/MLE/查找表均落于该系统。
- **单高带宽 FPGA**（HBM2e ~1.28 TB/s；HBM3 → 2–3 TB/s）：每遍 96 GB ≈ 37 ms（1.28 TB/s）/ 22 ms（2.5 TB/s）；而 sumcheck 需多轮，每轮重新读/更新数据集 —— 不是一遍，而是常数倍多遍。
- **对比 CPU 主存**（多通道 DDR5，24 核 EPYC ≈ 200–800 GB/s）：FPGA 带宽优势有限（1.3 vs 0.3–0.8 TB/s），**无数量级优势**。FPGA 真正的差异化在于**高度并行的定点域原位计算把带宽吃到极致 + 降低控制/取数开销**。

- **结论**：若吞吐目标"超越多核 CPU 一个数量级"，需**多板 Frank + HBM + 数据重排**；单板与单 CPU 同台竞技。

# 3.7 关键难点清单（分阶段）


- **难点 A**：主线 = HyperKZG/BN254，单一引擎体系。
- **难点 B**：**254-bit 模乘 + BN254 EC + MSM** —— 主线（M1 即含），标量乘器引擎 ★★★★；MSM/多点求值与承诺共享引擎，对标 `HyperKZGGpu`。
- **难点 C**：sumcheck 随机组合惩罚的在位更新 —— 数据无法驻留片上，需**流式多遍**，用片内重排/双缓冲隐藏。
- **难点 D**：LogUp/Lasso 查找表的规模与反元 —— 动态大表分片 + 反元流水。
- **难点 E**：承诺负载是 **BN254 曲线 MSM**（非折叠码编码+多哈希）；哈希（Blake3/Fiat–Shamir）负担集中于证明序列化。
- **难点 F**：推理（witness 生成）也要在域上跑 —— 已有 burn GPU 后端，可"GPU 做推理、FPGA 做推证"，纯 FPGA 需求集中在推证热循环。
- **难点 G**：分布式协调 —— 若做 worker 侧单板（chunk 分片），协调由 CPU 负责，难度降低。


---

# 4. 数据平面与数据流

> 本节回答：①数据怎么产生 ②数据量多大 ③怎么传输给 FPGA ④FPGA 怎么用这些数据 ⑤FPGA 之后如何交互。数字依据均已核实自代码：chunk=$2^{20}$、MAX_CHUNKS=128（`context.rs:103-121`）；`to_field_mle`（`tensor/mod.rs:328`）；域=`ark_bn254::Fr`（32 B/元素）；承诺=`HyperKZG<Bn254>`；模型 GPT-2 124M / Gemma-3 270M；论文足迹 96/147 GB、证明 9–54 MB。

# 4.1 总览：一条主链 + 一个反馈环






**关键的反馈环**：sumcheck 每轮产出一个随机点 r，下一轮要用到 —— 这不是"一次写完"的数据，而是**流式、逐步产生、逐步消费**。这对 FPGA 架构是核心约束（见 §4.5）。

# 4.2 各阶段产出数据（数据从哪来）

| 阶段 | 产出 | 数据形态 | 由谁产生 | 关键代码 |
|---|---|---|---|---|
| ① 预处理 | 模型域权重表 | 域元素数组（每权重一个域元素） | CPU | `parser`/`quantization` |
| ② 推理 | 各层 witness 整数张量 | 有符号整数（12-bit 默认） | GPU(burn)/CPU 推理 | `graph/executor.rs` |
| ③ 转换 | 各层域多项式 (MLE) | 域元素数组 | CPU/GPU 共存 | `tensor/mod.rs:328 to_field_mle` |
| ④ 承诺 | 各 chunk 承诺 | 承诺值 = BN254 群元素（曲线点） | **FPGA(目标)** | `poly_commit/context.rs` |
| ⑤ sumcheck | 逐轮 sumcheck 消息 + 随机点 | 每轮少量域元素 | **FPGA(目标)** | `iop/prover.rs` |
| ⑥ 打开 | eval 声明 + Fiat–Shamir | 证明字节（含 PCS | **FPGA(目标)** | `poly_commit/prover.rs` |

| 阶段 | 产出 | 数据形态 | 由谁产生 | 关键代码 |
| --- | --- | --- | --- | --- |
| | 证明 | 打开，与承诺同源 MSM） | | |

**注意**：③④⑤ 中，域多项式既是"一键产生"又是"逐 chunk 消费"——**推理一完成就要被承诺，承诺完即可释放**（`model/mod.rs` 有显式释放逻辑）。这是**流水式**，不是先攒齐再批处理。

# 4.3 数据量（精确核，第3版校验 2026-09）★ FPGA 数据平面

## 4.3.1 核实到的常量（来自 `poly_commit/context.rs`）

- `DEFAULT_CHUNK_SIZE_THRESHOLD = 20` ⇒ chunk = $2^{20}$ = 1,048,576 元素
- `MAX_CHUNKS = 128` ⇒ 单个承诺多项式 ≤ $2^{27}$ = 134,217,728 元素
- **域元素宽 = 32 B**（`ark_bn254::Fr`）
- 张量 `next_power_of_two` 补齐 2 的幂；MLE `num_vars = ceil_log2(numel)`

## 4.3.2 模型实测维度（config.json）

**GPT-2（已核实）**：hidden 768 / 12 层 / 12 头 / vocab 50257 / n_ctx 1024。 **Gemma-3-270M（config 为 Git-LFS 未落地，维度为估算；参照已核实 1b 变体）**：hidden 1152 / 24–26 层 / 4 头 / 1 KV 头 head_dim 256 / 中间层 6912 / **vocab 262144**。

> ⚠️ Gemma-3 vocab=262144 标"已核实（gguf shape）"，**但本项目解析路径为 safetensors/BF16，域与格式与 gguf 不一致**，上板实现应以实际加载的 safetensors shape 复核为准。

## 4.3.3 逐张量分块与体积重算

（GF/BN254 双列；**实际取 BN254 列**，GF 仅理论对照。chunk 数（元素级）两列相同。）

**A. GPT-2 = 50257×768**，pad 到 65536×768 = 50.33M 元素：num_vars=26；chunks=**64**；GF 402 MB / **BN254 1.6 GB**

**B. Per-layer 权重（×12 层）**

| 张量 | 形状 | pad 后 | chunks | GF | BN254 |
|---|---|---|---|---|---|
| attn QKV proj | 3×768×768 | $2^{21}$ | 2 | 16.8 MB | 67 MB |
| attn out proj | 768×768 | $2^{20}$ | 1 | 8.4 MB | 33.6 MB |
| FFN(W1) | 768×3072 | $2^{22}$ | 4 | 18.9 MB | 75.5 MB |
| FFN(W2) | 3072×768 | $2^{22}$ | 4 | 18.9 MB | 75.5 MB |
| **每层小计** | | | ~11 | ~63 MB | **~252 MB** |

**C. Per-layer witness（×14=12+emb+logits），seq 512**：每张量 512×768=393K → pad $2^{19}$ → 1 chunk，GF 4.2 MB / 16.8 MB(BN254)；每层 2 个。

**D. Gemma-3 = 262144×1152 = 302.0M 元素**：num_vars=29；chunks=512 → **被 MAX_CHUNKS=128 截断** ⇒ 实际每承诺多项式 $2^{27}$=134M 元素；整张 536M 需拆分 **4 个多项式**，各 128 chunks。每多项式 GF 1.07 GB / **BN254 4.3 GB**；整张 GF ~4.3 GB / **BN254 ~17 GB**。

**E. Per-layer witness（Gemma-3, seq 512）**：512×1152=590K → pad $2^{20}$ → 1 chunk，GF 8.4 MB / **33.6 MB(BN254)**。

# 4.3.4 关键新发现（影响 FPGA 架构）

1. **MAX_CHUNKS=128 是一堵真实墙**：单多项式最大 $2^{27}$ 元素（BN254 4.3 GB）。Gemma 的 embedding（302M）拆成 4 个多项式 —— 因此其 QKV/FFN 权重与act既会"跨多项式"承诺，sumcheck 以**多项式边界**而非张量边界做聚合。**FPGA 最小处理单元 = 1 个 chunk（$2^{20}$/32 MB-BN254），而非张量**，架构必须以 chunk + 多项式为单位设计访存。
2. **每层 witness 在 seq 512 时都 ≤1 chunk**（GPT-2 $2^{19}$、Gemma $2^{20}$）⇒ 单个激活张量不触发分块；真正触发 64/128 chunks 的上层是权重大张量。推论：**witness 承诺 = 逐 chunk、小标喷发式；权重承诺 = 几十–128 chunk 大块连续**。两种访问模式 FPGA 都须覆盖。
3. **总量复核**：权重 GF ≈ 2 GB；与论文 96 GB 差异在于**96 GB 指运行期总内存（witness+权重+表+中间缓存，且 BN254/多序列）**，而非单张量。**FPGA 需流式，无需一次容纳 96 GB；权重 ~2 GB(GF)/~8 GB(BN254) 应尽量常驻板载**。
4. **推理侧不是瓶颈**：单张量 ≤32 MB（BN254），推理（GPU）远快于承诺。FPGA 热点确认在「承诺 + sumcheck」的域数据搬运 + MSM 引擎。

# 4.3.5 修正后的 FPGA 数据平面结论（按 BN254）

- **常驻板载**：模型权重 **~8 GB（GPT-2）/~17 GB（Gemma-3, BN254）+ 查找表（几十–几百 MB）** —— 必须 **HBM 常驻，Gemma-3 已贴边/超单板 HBM（≥16 GB）**。
- **流式**：每层 witness（≤1 chunk/**32 MB**-BN254，每层 2 个），逐层 DMA 喷发。
- **分块单位**：chunk($2^{20}$/**32 MB**-BN254) = DMA 突发 + URAM 缓冲 + 承诺处理的最小粒度。
- **多项式边界**：权重承诺按**多项式（最多 128×32 MB = 4.3 GB-BN254）**流式完成，跨张量需多个多项式。
- **带宽估算**：若吞吐目标≥论文单机（GPT-2 ~174 TPM），需以 chunk 粒度流水送；带宽压力来自 92% 热路径的**逐 chunk 域读（32 MB/个, BN254）**，仍以 HBM(≥16 GB) 为刚需。

# 4.4 传输接口与协议（数据怎么进 FPGA）


FPGA 在 PCIe 下做**内存语义的加速器**：

| 传输对象 | 传输方式 | 方向 | 带宽关注 |
|---|---|---|---|
| 模型域权重（①③） | PCIe DMA → 板载 HBM/DDR，一次性 | 主机→FPGA | **8–17 GB（BN254），启动一次（可重算）** |
| 各层 witness 域张量（③） | 流式逐 chunk：DMA/AXI-Stream | 主机→FPGA | **核心流量，逐层** |
| EQ/随机点 r（⑤） | AXI-Lite 寄存器写入（每轮小量） | 主机→FPGA | 低，每轮 few bytes |
| 承诺/打开中间结果 | 片上/板载驻留 | FPGA 内部 | — |
| 证明 bytes（⑦） | PCIe DMA 回读 | FPGA→主机 | 9–54 MB 一次 |
| 表数据 | 一次性 DMA 预载 | 主机→FPGA | 数百 MB，可预载 |

**关键：FPGA 不应每次"见"全量 96 GB。** 应以 **chunk 粒度（$2^{20}$ ≈ 32 MB/BN254）做乒乓 DMA**：主机把当前层张量切片成 chunk，送一批；FPGA 处理完一批回退结果并 `release`，主机再送下一批 —— **用"批流"代替"整量搬运"**。

# 4.5 内核数据流 & 交互握手

## 4.5.1 FPGA 内核（C0–C3）




**瓶颈判定的关键**：C0 承诺（HyperKZG）读 **32 MB**、写 <1 KB，**以读取带宽受限为主**，但因是**曲线 MSM**，同时有可观算术 —— 需带宽与 MSM 流水并重。C1 EQ引擎读 ~k×32 B、写 2^k×32 B。**真正瓶颈 = 把高位宽数据（BN254 32 B/元素，权重视 8–17 GB）从主机/板载 DDR–HBM 搬到计算单元 + MSM 引擎吞吐并联**。 只有 HBM 栈（≥16 GB，~1.3 TB/s）才不至于输给 CPU 多通道 DDR。

## 4.5.2 交互握手（实时）

```
主机–FPGA 交互时序(每 sumcheck 轮 & 每 chunk):
  1. 主机写: r_i(随机点, AXI-Lite)            << 几字节
  2. FPGA 读: 当前 chunk(HBM/DDR 或新建 DMA)   << MB 级
  3. FPGA 算: EQ/归约/承诺(若干 line)           << 时间在算
  4. FPGA 写: 消息 m_i(小)+ 下轮状态            << 几字节
  5. 主机: Fiat–Shamir 出下一随机点 → 回到 1
```

**可靠性/死锁要点**：

- 主机不能"一次性全灌"：随机点 r_i 依赖上一轮消息，**必须逐轮生成**，无法预生成全链。
- FPGA 需**双缓冲**当前/下一 chunk + EQ 中间层，否则握手间隙会饿死流水。
- **用高优先级快速通道（AXI-Lite 或专用低延迟寄存器）走 r/m 小量握手；大量数据走独立 DMA 通道（与握手解耦）**，避免小包阻塞大流。

# 4.6 数据平面架构判断（结论）

1. **数据流是"生产一批 → 消费一批 → 丢弃一批"的流**，FPGA 必须**流式、chunk-乒乓**，不能假设 96 GB 常驻。
2. **瓶颈 = 数据搬运带宽 +（HyperKZG/MSM）算术并行**（96 GB 级往返，元素宽 32 B）⇒ **HBM 栈是刚需**。
3. **握手逐轮**（r 依赖上轮消息），FPGA 不适合"输入全部→输出全部"的脱机批处理 ⇒ 接口要**小量快握手（AXI-Lite）+ 大量流 DMA（独立）**。
4. **表数据可预载**（静态，几十–几百 MB），**权重大前期一次性载入后复用（但 >8–17 GB 已贴板载 HBM 上限，Gemma-3 需分卷）**；真正逐层的只有 witness chunk。
5. **每个 chunk（$2^{20}$）是架构最小处理单元** ≈ 32 MB(BN254)，决定 DMA 突发、URAM 缓冲与轮次参数。

> **一句话**：这不是"把大张量搬进 FPGA 算"，而是"**96 GB(BN254 下元素宽 4×) 数据如何在 DMA+DDR/HBM 上按 32 MB 的 chunk 流式流过，同时承诺/求值/打开（域为 BN254）**"的**带宽 + MSM 调度**问题。架构要先设计**数据流调度器（谁生产/谁消费、缓冲几层、带宽如何分时）**，再谈各算子内核。

---

# 5. 架构设计


## 5.1 战略：不做整证明器，做加速器

以 CPU 主导流控、GPU 主导推理 witness、FPGA 加速**热原语**：

```
CPU(主导流控) ──► GPU(推理 witness, 已有 burn 后端)
      │
      ▼
FPGA-A(HyperKZG 承诺+打开：BN254 曲线 MSM, HBM≥16GB)   ← 吃 ~57%（承诺）U 打开 ≈4×承诺（同一 MSM 引擎，须合并计量）
FPGA-B(多轮 sumcheck / EQ-β 引擎)                       ← 吃 ~35%
      │
      ▼  证明 bytes(9–54 MB) 回传 → 验证者(CPU, 1–3.5 s，无需 FPGA)
```

1. **HBM 栈大 FPGA（≥16 GB，Gemma-3 需更大/分卷）** 专做 **PCS 承诺 + MSM/多点求值**（HyperKZG/BN254 曲线 MSM，承诺与打开同源，打开 ≈4× 承诺同一引擎）→ 用去表 7 的 ~57%（论文数字）之余，**打开须并入同一块 FPGA-A 合并计量**。
2. **次方案**：FPGA 做**多轮 sumcheck 加速器**（将 round 流水化，CPU 喂多分片）。
3. **推理**仍留 GPU（burn/cuda），FPGA 不以完整推理为目标。

# 5.2 架构图例




（A/B 小板可合并于一把板；若并发则分开以免阻塞。）

# 5.3 上下文感知设计（n 对架构的影响）

**前提**：上下文长度 n 对数据量是"线性主导 + 注意力二次项"混合体；对证明时间接近亚线性/线性（被静态权重主导），对验证时间/证明大小几乎不变。

## 5.3.1 三种数据随 n 的访存模式

| 数据 | 随 n | 访存模式 | FPGA 策略 |
|---|---|---|---|
| 权重 | 常数 | 大块连续（64–128 chunk） | 一次性预载 **HBM 常驻**，不随 n 重搬 |
| per-layer 激活 | 线性 | 喷发小标（≤1 chunk） | 逐层流式 DMA，层间释放 |
| 注意力矩阵 | **二次** | n 增大时 chunk 数爆增 | **最关键**：长序列时带宽极吃紧 |

## 5.3.2 数据量随 n 定量（BN254 实际）

**逐层 witness（线性，n×hidden）**

| n | 单层激活元素 | pad | 单层激活(BN254) | chunk |
|---|---|---|---|---|
| 64 | 49,152 | $2^{16}$ | 2 MB | 1 |
| 128 | 98,304 | $2^{17}$ | 4 MB | 1 |
| 256 | 196,608 | $2^{18}$ | 8 MB | 1 |

| n | 单层激活元素 | pad | 单层激活(BN254) | chunk |
|---|---|---|---|---|
| 512 | 393,216 | $2^{19}$ | 16 MB | 1 |
| 1024 | 786,432 | $2^{20}$ | 32 MB | **1（恰满）** |
| 2048 | 1,572,864 | $2^{21}$ | 64 MB | **2** |

**注意力得分矩阵（二次，[heads,n,n]，全 12 头）**

| n | 单头 n×n | 全 12 头元素 | 全 12 头 chunk | 大小(BN254) |
|---|---|---|---|---|
| 64 | 4,096 | 49,152 | 1 | 1.5 MB |
| 128 | 16,384 | 196,608 | 1 | 6 MB |
| 256 | 65,536 | 786,432 | 1 | 24 MB |
| 512 | 262,144 | 3,145,728 | **4** | **96 MB** |
| 1024 | 1,048,576 | 12,582,912 | **16** | **384 MB** |
| 2048 | 4,194,304 | 50,331,648 | **48** | **1.5 GB** |

> **数据量拐点**：全 12 头注意力矩阵在 **n≈256 跨入多 chunk**，n=1024 即 16 chunk/**384 MB(BN254)**。这是随 n 二次增长的数据通胀区，也是超长上下文爆内存的根源。

# 5.3.3 二次项能否裁剪——假设，待求证

**因果掩码 + 只证明最后一 token**：注意力矩阵虽是 `[n,n]`，但因果掩码使其上三角为 −∞，有效非零数据仅下三角（约 $n^2/2$），且认证只需最后一行。

- ✅ **已核实**：本仓库确实**只证明最后 token**（`llm.rs:537 last_token_tensor = ...select(0,index)`）。注意力掩码证明（`attention_mask/prove.rs`）含 `fix_lower_mle_rows`/`fix_lower_mle_columns`，**确实构造了下三角矩阵 L 的 MLE**。
- ⚠️ **假设（未证实）**：能否把 `[n,n]` score 矩阵本身的**承诺**裁剪到 ~$n^2/2$ 或最后一行，**源码无直接依据**。需到 `exec_graph`/sumcheck 求证是「真承诺全矩阵」还是「动态求值（不整体物化）」。
- **FPGA 含义**：短期可暂按下三角/L 结构保守设计；**上板前必须完成上述求证**再决定是否做行裁剪逻辑。

# 5.3.4 架构判据：瓶颈随 n 转移

- **短序列（n≤128）**：瓶颈在**权重承诺**（静态 ~8 GB/BN254，占大头）——提高权重承诺吞吐即提速。
- **中等（256–512）**：瓶颈过渡到**逐层 witness + 注意力矩阵**（线性+二次）——需 **DMA 流式 + chunk 乒乓**。
- **长序列（1024+）**：注意力二次项主导，**带宽黑洞**（n=1024 → 384 MB/BN254）——往往**超单板承载**，需多板/分布式，或靠掩码裁剪（待求证）。

## 5.3.5 给 FPGA 的"上下文感知"设计建议

1. **把权重承诺（静态）与 witness/注意力（动态）解耦流水**：权重一次性预载（BN254 ~8 GB/GPT-2，Gemma-3 ~17 GB 贴边），动态部分逐层流式。
2. **注意力矩阵做掩码裁剪**（只承诺下三角/认证行）——**属"假设/待求证"**：先确认 `[n,n]` score 是"整体物化承诺"还是"动态求值"再定裁剪逻辑。
3. **以"最优窗口 ~256–512"为目标设计带宽**：该区间注意力全矩阵 n=512 → 96 MB/BN254（可扛），n=1024 → 384 MB（超单板，需多板或剪裁）。
4. **chunk 是唯一通吃粒度**：无论 n，处理/搬运都以 $2^{20}$（32 MB/BN254）为最小单位。

## 5.3.6 结论汇总（n 的影响矩阵）

| 维度 | 随 n | 结论 |
|---|---|---|
| 数据量-权重 | 常数 | 不迁 n，占主导，预载 |
| 数据量-激活 | **线性** | 逐层流式 |
| 数据量-注意力 | **二次** | **带宽黑洞（n=1024 → 384 MB/BN254）；裁剪待求证** |
| 证明时间 | 近线性/亚线性 | 被权重主导，n 影响有限 |
| 验证时间/证明大小 | 几乎不变 | 与 n 解耦 |
| 内存墙 | 二次放大 | n 大时爆内存→分布式/多板 |
| **FPGA 落点** | — | **权重承诺(静态) + 注意力承诺（裁剪需先求证）** |

# 6. 算子规格与微架构

> 本节是 FPGA 实现的核心 —— 把 HyperKZG 的**承诺、打开、sumcheck/QE** 三个 prover 阶段落到**可实现的算子与微架构**。依据 `dp-crypto`（`feat/hkzg_gpu`，commit

> 22e8e93）arkyper/mod.rs、msm.rs；对照 GPU 蓝图 hyperkzg_gpu.rs + gpu_msm.rs。

# 6.1 承诺（commit / batch_commit）—— 本质是 Pippenger MSM

- 单多项式 commit：msm::poly_msm(g1_powers, poly) → VariableBaseMSM::msm = **1 个 size=n Pippenger 多标量乘**（标量 = 多项式 n 个域求值，基点 = SRS g1_powers，等长 n）。
- batch_commit：P 多项式 → **P 个独立 MSM**，各 size=nᵢ；CUDA 下基点表只上传一次、按 max_len 预转换逐多项式切用（gpu_batch_commit）。
- 输出每多项式 1 个 G1。OpeningProofHint=()，**本 crate 无 open 加速 hint**（不像 Dory）。
- 负载本质 = 密集 G1 桶叠加的 Pippenger 算术，**不是"折叠码编码+哈希"**。

# 6.2 打开（open）—— 不是 1%，与承诺同源且负载约承诺 4×

打开一个 k-元、长 n=2^k 的 MLE，四步（open()，mod.rs:329-383）：

| 步骤 | 算子 | 复杂度 | FPGA 性质 |
|---|---|---|---|
| ① 超立方折叠 (Phase1) | fix_low：$j \to r_i*(f[2j+1]-f[2j])+f[2j]$，k−1 轮 | ≈ n 域乘 + 2n 域加 | 数据并行、SIMD/脉动友好 |
| ② 中间承诺 MSM | batch_poly_msm(polys[1..])，长 n/2,n/4,… 各一 | Σ 尺寸 ≈ n−2 点乘 | 同承诺引擎 |
| ③ KZG 批打开 | b_poly=Σ q_powers·polys（k× 线性组合）→ compute_witness_polynomial(3×O(n)) → **3 个 size=n MSM** | **3·n 点乘（全 prover 最大 MSM 块）** | 同承诺引擎 + 长串行除法链 |
| （结果） | 产 k−1 个 G1 + 3 个 G1 + 3k 域 evals | — | — |

- **每次打开 G1 点乘 ≈ (n−2)+3n ≈ 4n**，其中 3n 来自阶段③ witness MSM；加上单独承诺的 n，**打开侧 ≈ 承诺侧 4×**。
- `compute_witness_polynomial`（`mod.rs:171-183`）是**串行 Horner 依赖链** `h[i-1]=f[i]+h[i]*u`，O(n) 乘加一次合成除法，**对 FPGA 流水/时序不友好**，需按窗口/SIMD 分解。
- 阶段①的折叠 `out[j]=r*(poly[2j+1]−poly[2j])+poly[2j]` 与 EQ/fold 引擎**同构可复用**。

# 6.3 EQ/β 张量积引擎（sumcheck 每轮最被调用的内核）

## 6.3.1 数学

对随机点 r = (r₁,…,r_k)，EQ/eval 多项式：

$$\beta(r,\ x) = \prod_i \ ( \ r_i \cdot x_i \ + \ (1-r_i)(1-x_i) \ )$$

需在全部 x ∈ {0,1}^k 上取值（2^k 个）。当 k ≤ 16–20，2^k 项可在片上有限展开。

## 6.3.2 高效架构：按 Gray/递归递推（tensor-factor DP）

直接每点全乘 = O(k·2^k)。**递推**恒好：$\beta(r,x)=\beta(r[1..k-1],x[1..k-1])\cdot(r_k\cdot x_k+(1-r_k)(1-x_k))$。用前 k−1 层的 2^(k−1) 个值各乘一次第 k 因子得到完整表，呈位增长——天然流水，复用前结果（片上 URAM 存中间层）。

- 面积：O(2^k) 存储。**每元素 = 32 B（BN254）**；k=16 ⇒ 2 MB，k=20 ⇒ 32 MB —— **BN254 下 URAM 为 Goldilocks 4×，k=20 需整组 URAM/内存组**。
- 时序：每层依赖前层，关键路径 = k×(254-bit 模乘 + 加)，k=20 ⇒ 20×(模乘级联) 级；或 2^k 并行展开换吞吐。**254-bit 模乘使每层关键路径显著长于 64-bit 域**。

## 6.3.3 chunk 化变体（`eq_point_per_chunk`）

承诺按 chunk、EQ 也按 chunk 化求值。建议引擎对外接口为 **EQ-evals-端子**：输入 `(r: &[F], num_vars: k)`，输出 `evals: &[F]（长 2^k，覆盖布尔超立方体）`。与

`dp_crypto::poly::eq::evals` 位级对齐，便于对拍。

# 6.4 域算术引擎（254-bit 模乘，M1 交付）

`ark_bn254::Fr` 约 254-bit，模乘需 Montgomery 多 limb 实现：

- **结构**：拆 6–8 个 64-bit limb（256-bit 运算宽度），Montgomery 归约（乘 + 常数 CIOS/FIPS 级联），关键路径由 64×64→128 乘占主导。
- **面积/延迟**：单 254-bit 模乘 ≈ 6–8 个 64-bit limb + Montgomery，面积与延迟约为 64-bit Goldilocks 的 **4–8×**。
- **EC/MSM**：其上才可做 BN254 点加/标量乘/多标量乘 —— 承诺引擎完整负载是**曲线运算**。

| 单元 | 深度估计 | 面积 | 时序 |
| --- | --- | --- | --- |
| 64×64→128 乘 | 3~4 级 DSP cascade | 1 DSP（或 4×18×27） | 高板频 |
| Montgomery 归约（256-bit 级联） | 多级 | 数百 LUT + 若干 DSP | 受乘级联约束 |
| BN254 点加/倍点 | 多模乘 | — | — |
| MSM 引擎 | 流水 | 数百 kLUT + 数千 DSP | 关键（对标 `HyperKZGGpu`） |

> **工程现实**：254-bit 模乘 + EC/MSM 是"成熟的、但重的" IP 区，无法用"一个 64 位 MAC"搞定。

（理论对照：Goldilocks 64-bit 域 MAC 设计，基于 $p=2^{64}-2^{32}+1$ 的 $2^{32}$ base 分解变体免 Montgomery成本 —— **仅供理解/未来若做 `ToField` 全泛型化改造时参考，非本项目 M1 交付。**）

# 6.5 GPU 蓝图（FPGA 应镜像什么）

`hyperkzg_gpu.rs` + `gpu_msm.rs` 把三个 **prover 阶段**全搬 GPU，即上面锁定的算子：

1. 折叠 `fix_var`/`fix_vars_with_intermediates`（`out[j]=r*(poly[2j+1]-poly[2j])+poly[2j]`）；

2. 中间承诺 MSM `gpu_batch_commit`（`MultiexpKernel::multiexp` = **Pippenger**），基点 Montgomery 上传、`into_bigint` 缩放；
3. witness `witness_poly` 核（`gpu_msm.rs:157-161`）。

⇒ **FPGA 元内核集合 = 254-bit Montgomery Fr/Fq 模乘单元 + Pippenger MSM（bucket/window）+ 折叠/线性组合 SIMD 数组。**

# 6.6 验证侧（FPGA 无需做，确认轻）

`kzg_verify_batch`：**1 个 size=(k+4) 小 MSM + 1 个 2-配对 pairing**。验证者非 MSM 重负载 ⇒ **"验证侧无 FPGA 必要"成立**。

# 6.7 各 provable layer 算子的计算结构

| 算子 | 算术结构 | 主要负担 | FPGA 看法 |
|---|---|---|---|
| Einsum/MatMul（Q,K,V,P 投影、FFN） | 3D GEMM + 多线化 | 大规模乘加阵列 | ★★★ 需高带宽陪阵列 |
| Requantization + GeLU | 定点缩放/舍入 + 查找参数 | 查找表 + 反元 | ★★ 查表为主 |
| Softmax（Q·K^T pooled） | 归约、exp/近似查找、MLE | 子网归约树 | ★★ |
| Attention Mask、位置（RoPE/abs） | 逐元素、掩码 | 控流/取余 | ★ 简单 |
| RMSNorm/LayerNorm | 归约 + 逆乘 + 查找/误差界 | 逐行归约链 | ★★ |
| Embedding/Logits/Argmax | 查表/归约/逐元素 | 索引访问 | ★★ |
| 幻觉检测 gadget | LogSum 归约查表 | 归约 | ★ |

> 注意这些**不是浮点**——全程是**整数/域**运算。域算与整数算之间没有类型分界，需重新审视"MAC 阵列"的作用域（域加多在域乘法之后，以模 p 截断）。

---

# 7. M1 首里程碑设计规格

# 7.1 目标与验收

**目标**：在 FPGA 上实现主线路径原语并通过与软件对拍（golden vector）验证：

1. **BN254 254-bit 域模乘**（Montgomery，多 64-bit limb）——`ark_bn254::Fr` 的算术核心。
2. **BN254 曲线 EC 标量乘 / MSM 承诺原语**（对标 `HyperKZGGpu`）——HyperKZG 承诺实质负载。
3. **EQ 张量积（β/eval polynomial）引擎**：对给定 r 计算 $\beta(r,x)=\prod_i(r_i\cdot x_i+(1-r_i)(1-x_i))$ 全部 2^k 值（每值 32 B/BN254）——sumcheck 每轮最被调用内核，**与域无关**。

**验收（verification 门）**：

- Golden vector：用 Rust `dp_crypto::arkyper`（BN254）生成固定 r、固定大小的已知向量，对拍位级一致。
- 吞吐：EQ evals ≥ 1 值/cycle/流水级 × 板卡目标频率；254-bit 模乘器/MSM 达目标吞吐。
- 面积预算：≤ 目标板 LUT/DSP/URAM 预算（§7.6），给出 WNS≥0 report。

# 7.2 为什么这些原语是 M1？（与 sumcheck/承诺的关系）

论文表 7：证明者时间 ≈ witness 承诺 57% + sumcheck 35%（论文数字）。HyperKZG 承诺 = BN254 曲线 MSM，是 M1 主代价；sumcheck/求值以**多变量多项式部分求值 / EQ 张量积**为底：

- sumcheck 第 i 轮：$h_i(x) \leftarrow \Sigma_z \prod_j f_j(r_1..r_{i-1},x,z)$
- 批量 sumcheck 用 **EQ 多项式**聚合多项式的常量（`prover.rs:172/201 eq_polys.push(evals(poly.eq_point_per_chunk(&point)))`）。
- HyperKZG 承诺与打开都沿超立方体求值后做 **EC MSM**（共享引擎）。

**所以 EQ/β 引擎 + BN254 模乘/MSM 是 92% 热路径的地基**。 M1 在 254-bit 域做稳，M2/M3 再叠加 MSM 承诺流水与多轮 sumcheck —— 先地基后楼层。

# 7.3 域算术引擎接口与数据流

```
host (CPU)      ↔          FPGA 引擎
proof/RNG r     ──────►    r, {chunk 起止, k}   (AXI-Lite / 寄存器)
2^k 中间层(URAM)           β 拆层流水           (片上)
evals / MLE 值  ◄──────    2^k evals            (AXI-Stream / BRAM 端口)
```

- **双缓冲**中间层，避免"下一 chunk"读取阻塞当前分发。
- 吞吐目标：β 每层 1 eval/cycle，k=20 ⇒ 全表 ~1M cycle ×2（双缓冲）。

# 7.4 资源预算（指引，非精确）

以可投稿板（AMD U250/U280-HBM 或 Versal/HBM）为目标：

| 资源 | M1 用量 | 整板预算 | 备注 |
|---|---|---|---|
| LUT/F-F | ~几百 k（254-bit 模乘 + EC/MSM） | ~1–2 M | 大 |
| DSP | **大量**（254-bit 模乘级联 + MSM 双基元点乘） | ~10–20 k | **254-bit 域，非 1 DSP/乘**，面积/延迟为 64-bit 的 4–8× |
| URAM/BRAM | EQ 中间层 2–32 MB（BN254） | 数百 MB 片上 | 数据重排关键；**BN254 4× 占用** |
| 时钟 | 目标 — 板厂商 | — | 254-bit 模乘关键路径长于 64-bit；MSM 时序收敛是难点 |

**结论**：M1 在 254-bit 域不再是"便宜 MAC"，而是**数百 k LUT + 数千 DSP + 时序收敛难点**的工程。价值在于兑现"witness 承诺（MSM）+ EQ 地基"；**瓶颈仍在带宽（32 MB/chunk 读、HBM 刚需），片上算术面积已非可忽略项**。

# 7.5 M1 任务清单（milestone exit）

1. ▢写 **BN254 254-bit Montgomery 模乘器**，单测对拍 `ark_bn254::Fr` 运算。
2. ▢写 **BN254 EC 标量乘 / MSM 承诺原语**，对拍 `dp_crypto::arkyper::HyperKZG`/`hyperkzg_gpu::HyperKZGGpu`（含 Pi basis）。
3. ▢写 EQ-evals 张量分解流水引擎，长 2^k（k≤20，每元素 32 B），对拍 `dp_crypto::poly::eq::evals`。
4. ▢双缓冲 + AXI 接口。
5. ▢时序收敛（WNS≥0）、资源 report ≤ 预算（254-bit 模乘/MSM 是关键）。

6. ▢Golden vector（含 k=16/20、随机 r）通过。
7. ▢与 `poly_commit/prover.rs` 的"命中到 evals 数"对接，估算 M2 的 PCS/MSM 增益。

> **出口判据**：254-bit 模乘 + MSM 引擎吞吐 ≥ 软 baseline 目标倍率，面积/时序达标；即可进入 M2（HyperKZG 承诺/MSM 加速流水）。

---

# 8. 里程碑与验证

## 8.1 里程碑（N 剪头路径，评审后裁剪）

| 里程碑 | 内容 | 评估 |
|---|---|---|
| M0 | 确认主线 = HyperKZG/BN254（`ark::Fr`/32B）；Goldilocks 明示为"待改造大前提"，量化 bit→域映射定点仿真通过 | 决策 |
| **M1** | **254-bit 模乘 + BN254 曲线 MSM 承诺原语** + EQ/β 张量积引擎（对标 `feat/hkzg_gpu`） | **起步** |
| M2 | **HyperKZG 承诺加速（MSM/多点求值共享引擎，承诺+打开合并计量）**，与 CPU 对拍 | 吃 ~57%[1] |
| M3 | **多轮 sumcheck 加速器** | 吃 ~35%[1] |
| M4 | 分布式 worker / 跨板 | 备选 |
| M5 | 端到端对齐 + 精度/时序回归 | 收尾 |

[1] 时间占比 57%/35% 为**论文数字非本仓库实测**，搬迁前需真实 BN254 域 benchmark。

## 8.2 验证门与待实测项（源码无此常量，需 benchmark）

- **Golden vector**：bit 级对拍 `ark_ff`/BN254、`dp_crypto::arkyper`、`poly::eq::evals`。
- **真实加速比/占比**：`examples/hyperkzg_gpu.rs` 运行打印 CPU vs GPU 各路径 Speedup，但源码不写死数值 ⇒ **须目标硬件实测**。

- **覆盖长度**：commit/open n=2^16…2^23、dense 2^12…2^24、sumcheck num_vars=18…26 ⇒ **FPGA 覆盖 n=2^8…2^26**；SRS `g1_powers` 表长 ≤ max_degree=2^max_num_vars（每 G1 64B 非压缩/32B 压缩），大 n 时数百 MB 级，宜**流式/分片驻留 HBM**。
- **注意力裁剪**：上板前完成 `exec_graph`/sumcheck 求证（真承诺全矩阵 vs 动态求值）。

---

# 9. 风险与缓解

| 风险 | 等级 | 缓解 |
|---|---|---|
| 100 GB 足迹不驻留单板（BN254 权重 8–17 GB） | HIGH | 流式 + chunk 乒乓 + HBM/多板；Gemma 权重贴边 HBM |
| **BN254 254-bit 模乘 + EC/MSM 工程爆炸（域宽 4×）** | **HIGH** | **M1 起正视：254-bit 模乘 + MSM 承诺/打开共享引擎**（对标 `HyperKZGGpu`）；忌当"后置可弃" |
| 注意力二次项带宽黑洞 | MED-HIGH | 掩码/认证行裁剪 — **标注为"假设"，需验证矩阵承诺是否可裁** |
| sumcheck 随机组合关键路径 | MED | 双缓冲 + 多轮流水 |
| **打开/多点求值负载被低估**（HyperKZG 下与承诺同源 MSM，非"1%"） | MED | 与承诺共享同一 Pippenger MSM 引擎，G1 负载约 **4×** 承诺；**独立排预算**，FPGA-A 必须同时覆盖承诺+打开 |
| 哈希（Blake3/Fiat–Shamir）面积 | MED | 复用单一哈希，避免多实例堆积 |
| 时序收敛于反元/查找 | MED | 查表 + 定点近似反元管线 |
| 工程总量（Rust→HLS/Verilog） | MED-HIGH | 先模块级，性能不达标再迭代 |
| 精度（域整数 vs 定点推理偏差） | LOW | 与 12-bit 量化误差 0.54% 对标回归 |

---

# 10. 结论与推荐

> **可行性：端到端全移植 ★★（高难度、高风险）；"承诺+sumcheck 热块做板级加速器" ★★★★（务实、数季可交付）。**

> **核心抓手：把占 ~92%（论文数字）、且"只读不写、带宽受限"的两个热块（witness 承诺 57% + sumcheck 35%）流式搬到 HBM 板，权重预载（按 BN254 重算 ≥8 GB 常驻）、**

> **注意力掩码/认证行裁剪（待求证）、以 $2^{20}$ chunk (=32 MB BN254) 为通吃粒度，即可让 FPGA 成为 DeepProve 证明器真正的吞吐引擎。**

> **FPGA 落点的硬性前提（改动后务必遵守）**：承诺引擎按 **HyperKZG/BN254 曲线 MSM + 254-bit 模乘**实现；任何数据面字节数以 **32 B/元素**为准；**打开/求值与承诺共享同一 MSM 引擎、负载约 4× 承诺，须与承诺一起并入 FPGA-A 并独立预算、合并计量。**

---

# 附录：源码锚点与文档地图

## A. 关键源码锚点

| 事实 | 锚点 |
|---|---|
| 域 = `ark_bn254::Fr` | `lib.rs:306`、`number.rs:228`、`iop/mod.rs:225`、`poly_commit/mod.rs:220`、`bin/bench/llm.rs:34` |
| PCS = `HyperKZG<Bn254>` / `HyperKZGGpu` | `poly_commit/mod.rs:222`、`bin/bench/llm.rs:37`、`testing.rs:9` |
| chunk = $2^{20}$ / MAX_CHUNKS=128 | `poly_commit/context.rs:103-121` |
| 整数→域 `to_field_mle` | `tensor/mod.rs:328` |
| 只证明末 token | `llm.rs:537 last_token_tensor=...select(0,index)` |
| 承诺 = 1×Pippenger MSM（`commit`） | `dp-crypto arkyper/mod.rs:467` |
| 打开四步 | `dp-crypto arkyper/mod.rs:329-383` |
| witness Horner 串行链 | `dp-crypto arkyper/mod.rs:171-183` |
| 打开 3× size=n MSM | `dp-crypto arkyper/msm.rs:52/99`、`kzg_open_batch` |
| 批量 sumcheck EQ | `zkml poly_commit/prover.rs:172/201` |
| 验证侧 | `dp-crypto arkyper kzg_verify_batch`（1 small MSM + pairing） |

## B. 章节导览

- **架构决策** → §1 执行摘要 / §5 架构
- **硬件约束硬事实** → §2
- **工作负载与瓶颈** → §3
- **数据平面** → §4 / §5.3
- **算子微架构** → §6
- **M1 规格** → §7
- **里程碑 / 验证 / 风险** → §8 / §9

---

> 本文档为 DeepProve FPGA 移植的**统一设计规格书**。所有关键参数均已从代码、`dp-crypto`（commit `22e8e93`）与模型 config 核定，区分「已核实 / 估算 / 论文数字(非本仓库实测)」。顶部「设计约束与主导事实」为全文最高优先级约束。