



CARRIER INTERMEDIA – CY8CKIT–059 + ESP32 DevKitC

Sólo GND y señales unen los kits; no unir 5 V del PSoC con 3.3 V del ESP32.
PSoC TX es open–drain y R1 lo eleva a +3V3_ESP. UART: GPIO25 RX / GPIO26 TX; SYNC: GPIO27; externo: GPIO32.
Pinout PSoC bloqueado y compilado: SPI P2[3..6] = CS/SCK/MOSI/MISO en J1.4..J1.7.
Se evitan LED/SW y bypass onboard salvo LPM=P0.3/J2.8, requerido por el ruteo analógico del fitter.




PERIFÉRICOS EXTERNOS



Interno PSoC: AMux(PGA/BP/SUM/LP) → LPF 15 kHz → ADC DelSig 18–bit; OPAréf acondiciona VREF.
Gestión interna: SignalController + DFB + DMA DelSig→RAM / Filter→RAM + EEPROM + watchdog.
Periféricos internos: UART 115200, EdgeDetector/Sync a 24 MHz, SPI Master, timers y debouncer.
ENTRADA Y ACONDICIONAMIENTO ANALÓGICO EXTERNO (TopDesign actual)
Los PGA, OPAbp, OPAsum, OPAlp, IDAC, AMux, LPF, ADC, DMA, DFB, temporizadores y debouncer son internos al PSoC y no forman parte de la BOM.


Entrada diferencial y sesgo Banda pasante (OPAbp interno)



Sumador (OPAsum interno)




Pasa–bajos (OPAlp interno)



REFERENCIAS ANALÓGICAS Y DESACOPLOS EXTERNOS

Cada rama: VREF → 30 k → VREF_x, con 1 uF || 100 nF a GND.



Sheet: /		
File: Tesis_complete.kicad_sch		
Title:		
Size: A3	Date:	Rev:
KiCad E.D.A. 10.0.5		Id: 1/1