

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر و فناوری اطلاعات

پایاننامه کارشناسی گرایش معماری سیستمهای کامپیوتری

پیادهسازی لایهی کانولوشن و کاهش بعد شبکهی عصبی روی FPGA

نگارش سینا مهدی پور سراوانی

استاد راهنما دکتر رضا صفا بخش

تیر ۱۳۹۸



فرم تعریف **پروژه** فارغ التحصیلی دوره کارشناسی



تاريخ: شماره:

عنوان پروژه: پیادهسازی لایهی کانولوشن و کاهش بعد شبکهی عصبی روی FPGA

استاد راهنمای پروژه: دکتر رضا صفا بخش

مشخصات دانشجو:

نام و نام خانوادگی: سینا مهدی پور سراوانی

شماره دانشجونی: ۹۳۳۱۰۴۹

داوران پروژه:

١- (١٦ تع) ليم

-4

مضاء داور: ت رئيرلد

گرایش: معماری سیستمهای کامپیوتری

ترم ثبت نام پروژه: ٩

94/1/18

شرح بروژه (در صورت مشترک بودن بخشی از کار که بعهده دانشجو می باشد مشخص شود):

شتابدهندههای استنتاج شبکههای عصبی بر پایه ی FPGA اخیراً به شکلی فزاینده مورد توجه قرار گرفتهاند هرچند که PFGA ها سرعت و منابع کمتری نسبت به یک واحد پردازش گرافیکی مدرن دارند، اما یک پیادهسازی بهینه و هوشمندانه بر روی آنها می تواند همان گذردهی یک واحد پردازش گرافیکی را با مصرف انرژی بسیار کمتری به ارمغان آورد. به کمک FPGA-ها، می توان معماری شتابدهنده و عرض مسیر داده را دقیقا متناسب با شبکهی هدف طراحی کرد که این مزیتی نسبت به استفاده از واحدهای پردازش گرافیکی یا طراحی مدارهای ASIC است. از طرفی یکی متناسب با شبکهی هدف طراحی کرد که این مزیتی نسبت به استفاده از واحدهای پردازش گرافیکی یا طراحی مدارهای CNN است: از طرفی یکی از مهمترین و پر کاربردترین شبکههای عصبی موجود شبکهی عصبی کانولوشنی است. همچنین علاقه و نیاز به اعمال استنتاج کم از فاکتورهای محاسبات نهفته (مثل دستگاههای قابل حمل و ماشینهای خودراننده) در حال افزایش است که در آنها مصرف پایین توان و تاخیر کم از فاکتورهای مهم هستند. از این رو در این پروژه میخواهیم به شتابدهی یک لایهی کانولوشنی و یک لایهی کاهش بعد به کمک FPGA برای یک شبکهی عصبی کانولوشنی کاتولوشنی بعد راتحاد) از یک شبکهی عصبی کانولوشنی بر روی یک تراشه ی FPGA Zyng است برای این پیادهسازی بین دو لایهی شبکهی عصبی خلاصه نمیشود؛ بلکه میخواهیم این پیادهسازی با توجه به نکات و راهکارهای این آست که هدف تنها به پیادهسازی این دو لایهی شبکهی عصبی خلاصه نمیشود؛ بلکه میخواهیم این پیادهسازی با توجه به نکات و راهکارهای بین است که کافیلتر m*m به ماتریس تا ۳۸ تصویر اعمال شده، کاهرش بعد انجام شده و نتایج در ۲۸ ماتریس ذخیره می شود.

وسائل مورد نیاز:

برد FPGA سری Zynq، نرمافزار FPGA سری

محل انجام پروژه: دانشکده مهندسی کامپیوتر و فناوری اطلاعات تاریخ شروع:

این قسمت توسط دانشکده تکمیل میگردد:

تاریخ تصویب در گروه: ۱۲/۱۵ م۷ ماریخ تصویب در دانشکده:

اصلاحات لازم در تعریف بروژه:

توجه: پروژه حداکثر یکماه و نیم پس از شروع ترمی که در آن در درس روژه ثبت نام بعمل آمده است باید به تصویب برسد.

اسم و اعتمان ع

نسخه ۱- دانشکده نسخه ۳- استاد راهنما نسخه ۳- دانشجو

تقدیر و تشکر
با سپاس فراوان از راهنماییها و زحمات استاد ارجمندم جناب آقای دکتر صفابخش که از ابتدای ر در طی انجام این تحقیق، با رهنمودهایشان مرا در نگارش این اثر یاری نمودند.

به نام خدا تعهدنامه اصالت اثر

تاریخ: ۱۳۹۸/۴/۱



اینجانب سینا مهدی پور سراوانی متعهد می شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیر کبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک همسطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از ایسن پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

سینا مهدیپور سراوانی

امضا

چکیده

شتابدهندههای شبکههای عصبی بر پایهی FPGA اخیراً به شدت مورد توجه قرار گرفتهاند. هرچند که FPGA-ها سرعت و منابع کمتری نسبت به یک واحد پردازش گرافیکی مدرن دارند، اما یک پیادهسازی بهینه و هوشمندانه بر روی آنها میتواند همان گذردهی یک واحد پردازش گرافیکی را با مصرف انـرژی بسیار کمتری به ارمغان آورد. به کمک FPGA-ها، میتوان معماری شتابدهنده و عرض مسیر داده را دقیقاً متناسب با شبکهی هدف طراحی کرد که این مزیتی نسبت به استفاده از واحدهای پردازش مرکزی یا گرافیکی است. از طرفی یکی از مهمترین و پرکاربردترین شبکههای عصبی موجود شبکهی عصبی کانولوشنی است. همچنین علاقه و نیاز به اعمال استنتاج CNN (جلورانی یک ورودی در شبکه و تولید خروجی) در محیطهای محاسبات نهفته مثل دستگاههای قابل حمل و ماشینهای خودراننده در حال افزایش است که در آنها مصرف پایین توان و تاخیر کم از فاکتورهای مهم هستند. از ایس رو، در ایس پروژه میخواهیم به شتابدهی توابع کانولوشن و کاهش بعد به کمک FPGA برای یک شبکهی عصبی کانولوشنی بپردازیم. در این پروژه، هدف پیادهسازی بهینهی یک لایهی کانولوشنی و یک لایهی کاهش بعد (ادغام) از یک شبکهی عصبی کانولوشنی برای یک تراشهی FPGA ZYNQ است. برای این پیاده-سازی میخواهیم از ابزار سنتز سطح بالای Vivado استفاده کنیم. معماری هدف به این شکل است که ۳ فیلتر ۳×۳ به ماتریس تصویر ورودی اعمال، کانولوشن محاسبه، کاهش بعد انجام و نتایج در ۳ درگاه خروجی تحویل داده می شوند. این کار از طریق پیاده سازی یک هسته ی مالکیت معنوی (IP Core) به کمک ابزار سنتز سطح بالای ویوادو انجام شده است. این هسته سپس به روشهای شبیهسازی و همینطور اجرا بر روی برد مورد آزمایش قرار گرفت و بررسی نتایج، صحت عملکرد آن را نشان داد. علاوه بر این، با استفاده از این شتابدهی سختافزاری توانستیم دو عمل کانولوشن و کاهش بعد را در زمان کمتری نسبت به نرمافزار اجرایی روی پردازندهی مرکزی انجام دهیم.

واژههای کلیدی:

FPGA، شبکهی عصبی کانولوشنی، هستهی مالکیت معنوی (IP Core)، کانولوشن، سنتز سطح بالا (HLS)، کاهش بعد، برد زیبو (ZYBO)

صفحه

فهرست مطالب

1	فصل اول مقدمه
۵	فصل دوم معرفی مبانی
۶	۲-۱- یادگیری ماشین
	۲-۱-۱ شبکههای عصبی
١٠	٢-١-٢ آموزش شبكه
11	۲-۱-۳ شبکهی عصبی کانولوشنی
	۲-۱-۴ لایههای اصلی شبکهی عصبی کانولوشنی
	٢-١-۴-١ لايهي كانولوشن
14	۲-۱-۴-۲ لایهی کاهش بعد (ادغام)
18	٢-٢- ابزار سنتز سطح بالاي ويوادو
١٧	1-۲-۲ طراحی FPGA بر پایهی C
١٧	٢-٢-١-١- منافع سنتز سطح بالا
١٨	٢-٢-١-٢- مفاهيم پايهي سنتز سطح بالا
71	٢-٢-٢ تفهيم سنتز سطح بالاي ويوادو
77	٢-٢-٢- ورودىها و خروجىها
77	۲-۲-۲-۲ نیمکت آزمون و پشتیبانی زبان
٣۵	۲-۲-۲-۳ سنتز، بهینهسازی و تحلیل
۲۷	۲-۲-۳ بهینهسازی طراحی
	۲-۲-۳-۱ خط لولهسازی سطح کار: بهینهسازی جریان داده
٣٢	۲-۲-۳-۲ بازکردن حلقه برای بهبود خط لولهسازی
٣۴	۲–۳– برد زیبو (Zybo)
٣۴	۲–۳–۲ ویژگیها
٣۶	۲-۴- جمع بندی
٣٧	فصل سوم مرور کارهای مرتبط
٣٩	۳-۱- روشهای بهینهسازی در طراحی شتابدهندههای شبکههای عصبی
	٣-١-١- فشردهسازي سختافزار -محور مدل
۴٠	۳-۱-۱-۱ گستهسازی داده
۴٠	٣-١-١-٣- كاهش وزنها
۴٠	۳-۱-۲- طراحی سختافزار: معماری کارآمد
۴١	٣-١-٢-١ سطح واحد محاسبه
۴۱	٣-١-٢-١- سطح يا: كـد: حلقه

۴۲	٣-١-٢-٣- سطح طراحي سيستم
۴۲	۳-۲- دو نمونه از پیادهسازیهای شتابدهندههای شبکه عصبی روی FPGA
* 7	[٢٣] PipeCNN -1-٢-٣
۴۳	[74] FINN -7-7-
۴۴	٣-٣- جمع بندى
۴۵	فصل چهارم پیادهسازی
۴٧	۴-۱- معماری پروژه
۴٧	۴-۱-۱- فیلترهای اعمال شده
۴٧	۴-۱-۱-۱- فيلتر تشخيص لبه سوبل
۴۸	۴-۱-۱-۲ فیلتر منبتکاری
۴٩	۴-۱-۱-۳- فیلتر تیز کردن (شفافیت)
۴۹	۴-۱-۲- ورودیها و خروجیها
۵٠	۴–۱–۳– اندازهی تصاویر
۵٠	۴-۱-۴ تابع بالا (اصلي)
۵١	۴-۱-۵- تابع کاهش بعد
۵۲	۴-۲- بررسی عملکرد سامانه و نیمکت آزمون در شبیهسازی
	۴–۲–۲ نیمکت آزمون C
	۴-۲-۲- پیادهسازی کد نرمافزاری
	۴–۲–۳ شبیهسازی توأم C و RTL
	۴-۳- بررسی عملکرد سامانه بر روی برد
۵۹	۴–۳–۱ طرح ويوادو
	۴-۳-۲ اجرا بر روی برد
۶۲	۴–۳–۲ – نمونهی اول
	۴-۳-۲-۲ نمونهی دوم
۶۵	۴-۴- جمع بندی
99	فصل پنجم جمعبندی و کارهای آینده
۶٧	۵-۱- جمعبندی
	۵-۱-۱- تحلیل کارایی و مشاهدهی تاثیر روشهای بهینهسازی
	۵-۲- کارهای آینده
٧٣	منابع و مراجع
٧۶	پيوستها
	پيوست ١- كدهاى نوشته شده

فصل اول مقدمه

مقدمه

تحقیقات اخیر در زمینه ی شبکههای عصبی، مزیتهای قابل توجه آنها را نسبت به روشهای سنتی که وابسته به استخراج دستی ویژگیها و مدلها هستند، نشان می دهد. امروزه شبکههای عصبی به طور گسترده در تشخیص تصویر، صدا و فیلم به کار گرفته شدهاند. پیش از اینکه بتوان به طور مستقل از آنها برای طبقهبندی الگوهای جدید استفاده کرد، لازم است که حجم زیادی داده برای آموزش آنها مورد استفاده قرار گیرد. اما پیچیدگی زیاد محاسباتی و حافظهای در فاز استنتاج شبکههای عصبی مشکلات بزرگی را در کاربرد این ابزار به وجود می آورد. شبکههای عصبی عمیق را می توان همچون لایه هایی از ضرب ماتریسی در نظر گرفت. شبکهها معمولا تعداد زیادی لایه و وزن (تا چند صد هزار) دارند و در نتیجه استنتاج در این سیستمها به حجم زیادی از محاسبات نیاز دارد. پلتفورمهای مبتنی بر واحد پردازش مرکزی ظرفیت محاسباتی لازم را برای برخی کاربردها ندارند. خوشبختانه مقدار زیادی از این محاسبات را می توان به صورت موازی انجام داد. در نتیجه، پلتفورمهای مبتنی بر واحد پردازش گرافیکی به علت ظرفیت محاسباتی بالا و وجود فریمورکهای توسعه خوب و ساده انتخاب اول برای انجام محاسبات شبکههای عصبی هستند [۱ و ۲ و ۳].

از طرفی شتاب دهندههای استنتاج شبکههای عصبی بر پایه FPGA اخیراً مورد توجه قرار گرفتهاند. متاسفانه مصرف انرژی یک واحد پردازش گرافیکی به تنهایی ۲۰۰ تا ۳۰۰ وات است و وزن تقریبی آن ۱ کیلوگرم است. این ویژگیها چندان مناسب دستگاههای نهفته و قابل حمل نیستند. با توجه به سخت افزار طراحی شده به صورت هدف محور، FPGA-ها راه حل ممکن برای پیشی گرفتن از واحدهای پردازش گرافیکی از نظر سرعت و بهرهوری انرژی هستند. هرچند که FPGA-ها سرعت و مهرهوری انرژی هستند. هرچند که موشمندانه منابع کمتری نسبت به یک واحد پردازش گرافیکی مدرن دارند، اما یک پیادهسازی بهینه و هوشمندانه بر روی آنها می تواند همان گذردهی یک واحد پردازش گرافیکی را با مصرف انرژی بسیار کمتری به ارمغان آورد. تا کنون طراحیهای گوناگونی از شتاب دهندههای مبتنی بر FPGA با شیوههای بهینه- سازی نرمافزاری و سختافزاری به منظور دستیابی به سرعت بالا و کاهش مصرف انرژی ارائه شدهاند که در مرور کارهای گذشته به آنها می پردازیم [۱ و ۲ و ۳].

نتایج و دقتهای لبه ی علم در تشخیص تصویر، تولید عنوان و توصیف تصاویر و بسیاری از کاربردهای دیگر با استفاده از شبکههای عمیق کانولوشنی به دست آمدهاند. این شبکهها نیز از نیازهای

محاسباتی سنگین اشاره شده در هر دو فاز آموزش و استنتاج مستثنی نیستند. شتابدهی سختافزاری به طور خاص تری برای فاز استنتاج مورد توجه است، زیرا معمولا آموزش تنها یک بار و به صورت برون- خطی انجام می شود اما استنتاج بارها و بارها تکرار می شود. همچنین تاکید و علاقه ی در حال افزایشی برای اعمال استنتاج CNN در محیطهای محاسبات نهفته (مثل دستگاههای قابل حمل و ماشینهای خودراننده) به وجود آمده است که در آنها مصرف پایین توان و تاخیر کم از فاکتورهای مهم هستند [۴].

طبق تحقیقات گذشته، اصلی ترین بخش یک شبکه ی کانولوشنی، محاسبه ی کانولوشن است. در نتیجه مهم ترین گام در تلاش برای بهینه سازی این شبکه ها به کمک سخت افزار، شتاب دهی تابع کانولوشن در آنهاست. دیگر تابع مهمی که در CNN-ها معمولا پس از هر لایه ی کانولوشن قرار می-گیرد، تابع کاهش بعد یا ادغام است. از این رو در این پروژه به شتاب دهی این دو تابع کانولوشن و کاهش بعد با طراحی یک IP Core با استفاده از ابزار سنتز سطح بالای ویوادو ا پرداخته شد.

این پروژه استفاده از FPGA را برای پیادهسازی تابع کانولوشن و کاهش بعد که هسته ی اصلی در شبکههای عصبی کانولوشنی هستند، برای اعمال سه فیلتر تشخیص لبه 7 ، منبت کاری 7 و شفافیت (تیز کردن 7) به ماتریس تصویر، هدف قرار داده است. قابلیت موازی سازی ارثی در 7 آن را به ابزاری بسیار مناسب برای این منظور تبدیل می کند. برای پیاده سازی، ابزار سنتز سطح بالای ویوادو با توجه به مناسبی موجود گزینه ی مناسبی تشخیص داده شد.

در ادامه ی ایس گزارش ابتدا در فصل دوم به تعریف و تشریح کلی مفاهیم و معرفی ابزارهای میورد استفاده میپردازیم. در فصل سوم به بررسی کارهای مرتبط و روشها و ترفندهای شتابدهی توابع به کمک FPGA میپردازیم و همچنین روشهای طراحی و ضوابط آنها را تشریح میکنیم. در فصل چهارم شیوه ی پیاده سازی سامانه به کمک تعاریف و

Vivado High-Level Synthesis

Edge Detection Filter '

Emboss Filter ^r

Sharpening Filter '

ابزارها و راهکارهای معرفی شده در فصلهای دو و سه را بیان میکنیم. در پایان در فصل پنجم نتایج حاصل از پیادهسازی را بررسی کرده و به کارهای آینده میپردازیم.

فصل دوم معرفی مبانی

معرفي مباني

در این فصل به تعریف مفاهیم و معرفی ابزارهای مورد استفاده در این گزارش می پردازیم.

۲-۱- یادگیری ماشین

علم یادگیری ماشین از علوم کامپیوتر سرچشمه می گیرد و علمی است که بر توانایی کامپیوترها برای یادگیری، بدون اینکه به طور واضح برنامهنویسی شده باشند، تمرکز دارد [۵]. تعریف رسمی تر و جدیدتر زیر توسط تام م. میشل در [۶] ارائه شده است:

«گفته می شود که یک برنامه ی کامپیوتری از تجربه ی E نسبت به یک طبقه ی T از کارها و معیار عملکرد P، یاد می گیرد، اگر عملکرد آن در این طبقه ی کارها با معیار سنجش P با تجربه ی جهبود یابد.»

برای شرح موضوع از مثال برنامهای که میخواهد دستنوشتهها را تشخیص دهد استفاده می- T کنیم. کار T تشخیص و طبقهبندی کلمات دستنویس در تصویر، معیار عملکرد T درصد کلماتی که درست طبقهبندی شدهاند و تجربه E پایگاه دادهای از کلمات است که طبقات آنها مشخص است.

یادگیری ماشین کاربردهای بسیاری در طبقهبندی تصاویر، تشخیص شی، تشخیص گفتار، یادگیری بازی و غیره دارد.


شبکههای عصبی زیرمجموعهای از یادگیری ماشین هستند که در ادامه به توضیح آنها پرداخته شده است.

۲-۱-۱ شبکههای عصبی

شبکههای عصبی نوعی از مدلهای یادگیری ماشین هستند که ارزش کاربردی بسیار بالایی در زمینه ی تشخیص الگو دارند. عبارت شبکهی عصبی ریشه در تلاش برای پیدا کردن بازنمایی اطلاعات در

Tom M. Mitchell

پردازشهای موجود در سامانههای زیستی دارد که یکی از خروجیهای ارزشمند و تاثیرگذار این تلاشها پرسپترون بود [۷]. پرسپترون یک نورون مصنوعی است که توسط فرانک روزنبلت در دهههای ۱۹۵۰ و ۱۹۶۰ میلادی توسعه پیدا کرد. پرسپترون چندین ورودی دودویی را میگیرد و یک خروجی دودویی تولید می کند [۲].



شکل ۱- مدل و معادلهی پرسپترون [۲]

روزنبلت وزنها (w_i) و مقدار آستانه را که مقادیر حقیقی و پارامترهای پرسپترون هستند، معرفی کرد. بر اساس این پارامترها، پرسپترون یکی از مقادیر یک یا صفر را با توجه به ورودی، همان طور که در شکل ۱ نشان داده شده است، خروجی میدهد.

مدلهای حال حاضر نورونها به اشکال مختلف به پرسپترون روزنبلت شبیه هستند. به جای مقدار آستانه، مقدار تمایل [†] یا b معرفی شده است که قرینهی مقدار آستانه است. به علاوه، تابع فعال سازی معرفی شده است که هدف آن این است که اجازه دهد تا تغییرات کوچک در وزنها یا مقدار تمایل تنها موجب تغییری کوچک در خروجی شوند؛ این ویژگی به آموزش شبکه بسیار کمک می کند. در نورون پرسپترون چنین تغییرات کوچکی می توانستند باعث شوند که خروجی برعکس شود. مدل و تعریف جدید نورون در معادلهی زیر نشان داده شده است:

$$y = f(\mathbf{w} \cdot \mathbf{x} + b) = f(\sum_{j} w_{j} x_{j} + b)$$
 (7)


Perceptron '

Frank Rosenblatt '

Threshold ^r


Bias 5

در این معادله خروجی y با جمع مقدار تمایل با ضرب نقطه ای بردار w که شامل وزنهای نورون است با بردار ورودی x حاصل می شود. تابع x تابع غیر خطی فعال ساز است. در شکل x سه مورد از رایج ترین توابع فعال سازی همراه معادلات آنها نمایش داده شده است.



یک شبکه ی عصبی از تعداد زیادی نورون که در چندین لایه قرار گرفتهاند تشکیل میشود. اولین لایه ی یک شبکه ی عصبی لایه ی ورودی است که پس از آن یک یا چند لایه ی پنهان قرار می گیرد. این لایه ها به این علت پنهان نامیده میشوند که نورونهای این لایه ها نه ورودی هستند و نه خروجی. پس از آخرین لایه ی پنهان، لایه ی خروجی قرار می گیرد.

تعداد نورونها در لایهی خروجی به کار مورد نظر بستگی دارد. برای مثال برای طبقهبندی ارقام دستنویس طبیعی است که ده نورون خروجی استفاده شود که هر یک نمایان گر یک رقم باشند. یک نمونه شبکهی عصبی با یک لایهی پنهان در شکل ۳ نشان داده شده است. شبکهای که در آن همه ی ورودی های یک لایه از لایهی پیشین میآیند، یک شبکهی عصبی پیشخور نامیده می شود. اگر اتصالات بین نورون ها بتوانند یک دور جهت دار در شبکه به وجود آورند، شبکه بازگشتی نامیده می شود [۲ و ۸].



شکل ۳- نمونهای از یک شبکهی عصبی [۸]

۲-۱-۲ آموزش شبکه

روند آموزش یا یادگیری یک شبکه در واقع راهی برای بهینهسازی وزنها و مقادیر تمایل شبکه است. از آنجا که آموزش یک شبکه در این پروژه مورد بحث نیست، تنها مقدمهای از آن بیان می شود.

برای آموزش یک شبکه داشتن مجموعهای از بردارهای ورودی $\{X_n\}$ و مجموعهای از بردارهای داشتن مجموعهای از بردارهای است. N است، الزامی است. همچنین تابعی به اسم تابع هزینه N است: الزامی است: مورد نیاز است که هدف کمینه سازی این تابع برای رسیدن به یک نتیجه ی بهتر در طبقه بندی است:

$$C(w,b) = \frac{1}{2N} \sum_{n=1}^{N} ||\mathbf{y}(\mathbf{x}_n) - \mathbf{t}_n||^2$$
(7)

در اینجا w و w نمایان گر کل مجموعه ی وزنها و مقادیر تمایل هستند. برای کمینه کردن تابع هزینه، از الگوریتم کاهش گرادیان استفاده می شود. ایده ی این الگوریتم این است که مقادیر وزنها و تمایلها را با تغییر آنها با گامهای کوچک در جهت عکس گرادیان بهروزرسانی می کند. این بهروزرسانی برای w_k و w_k و w_k و w_k و w_k و w_k نمایان گردن است w_k و w_k

$$w_k \to w_k' = w_k - \eta \frac{\partial C(w, b)}{\partial w_k}$$
 (f)

$$b_l \to b_l' = b_l - \eta \frac{\partial C(w, b)}{\partial b_l}$$
 (2)

این بهروزرسانیها بارها و بارها تکرار می شوند تا تابع هزینه به سمت یک کمینه ی محلی یا سراسری همگرا شود. پارامتر η نرخ آموزش است و تعیین می کند که تابع هزینه با چه سرعتی همگرا شود. انتخاب نرخ آموزش بزرگ باعث می شود که مقدار تابع هزینه زیاد شود و در نتیجه همگرا نشود.

Gradient Descent

پارامترهایی مثل η هایپرپارامتر نامیده می شوند و مثل وزنها یا مقادیر تمایل یاد گرفته نمی شوند؛ اما با این حال باید به طور مناسب انتخاب شوند [۹].

بسته به تعداد ورودیهای آموزشی، زمان آموزش می تواند بسیار طولانی باشد. یک راه حل برای افزایش سرعت آموزش استفاده از کاهش گرادیان تصادفی است که در آن به جای استفاده از کل داده-های آموزشی، یک زیرمجموعه تصادفی از آنها انتخاب می شوند.

امروزه از مهمترین روشهای آموزش شبکههای عصبی استفاده از الگوریتم پسانتشار است که ابتیدا در محاسبه گرادیان تابع هزینه سریع عمل می کند. ایده ی این الگوریتم به این صورت است که ابتیدا یک بردار ورودی در شبکه جلو رانده می شود تا خروجی توابع فعال سازی همه ی نورونها محاسبه شود، سپس مقدار خطا با توجه بردار هدف مربوط به این ورودی در جهت عقب گرد در کل شبکه منتشر می شود [۷ و ۸].

۲-۱-۳ شبکهی عصبی کانولوشنی


شبکهی عصبی کانولوشنی (CNN) یک شبکهی عصبی پیشخور است که حلقه در آن وجود ندارد. این شبکهها بسیار مشابه شبکههای عصبی معمولی هستند و از نورونها با وزنها و مقادیر تمایل قابل یادگیری تشکیل شدهاند. تفاوت اصلی این است که در کنار لایههای کاملا متصل، دو نوع لایه ی اصلی دیگر نیز در معماری شبکههای عصبی کانولوشنی مورد استفاده قرار می گیرند: لایهی کانولوشن و لایهی کاهش بعد. این لایههای چندین بار پشت هم قرار می گیرند تا یک CNN را بسازند [۹].

شکل ۴ نمونهای از یک CNN را نشان میدهد که از ۷ لایه به جز ورودی تشکیل شده است. چهار لایه ی اول جفتهای از لایه کانولوشن و لایه کاهش بعد هستند. لایه ی پنجم هم یک لایه ی کانولوشنی است اما از آنجا که خروجی لایه ی قبل (بردار ویژگیهای S4) هماندازه ی فیلترهای این لایه

Stochastic Gradient Descent

Backpropagation ^{*}

است، این لایه معادل یک لایهی کاملاً متصل است. دو لایهی آخر لایههای کاملاً متصل و خروجی هستند.



شکل ۴- نمونهای از یک شبکهی عصبی کانولوشنی. هر صفحه یک نقشهی ویژگی است [۱۰].

در قسمت بعدی لایههای اصلی شبکهی عصبی کانولوشنی توضیح داده می شوند و نشان داده می شود که CNN-ها از سه ایده ی پایهای استفاده می کنند: زمینههای پذیرش محلی ۱، وزنها و مقادیر تمایل مشترک و کاهش بعد.

۲-۱-۴ لایههای اصلی شبکهی عصبی کانولوشنی

۲-۱-۴-۱ لایهی کانولوشن

بلوک اصلی سازنده ی شبکه ی عصبی کانولوشنی، لایه ی کانولوشن است. در شبکه های عصبی معمولی که پیش تر درباره ی آنها صحبت کردیم، که همان لایه های کاملا متصل هستند، ورودی یک بردار است و این بدان معنی است که تصاویر دو بعدی در یک بردار جای داده می شوند. به این شکل، یک ویژگی اساسی تصاویر که همان هم بیشتر پیکسلهای نزدیک به هم نسبت به پیکسلهای دور از هم است، نادیده گرفته می شود. در یک لایه ی کانولوشنی، ورودی شکل اصلی خود را حفظ می کند تا از هم بستگی بین پیکسلها بهره ببرد. همچنین با استفاده از زمینه های پذیرش محلی یا زیرناحیه های

Local Receptive Fields

تصویر ورودی، لایهی کانولوشنی قادر است که ویژگیهای محلی استخراج کند. این استخراج با اعمال یک عمل کانولوشن بر روی تصویر ورودی با استفاده از یک هسته که مانند فیلتر عمل می کند، انجام می شود. می توان این عمل را اینگونه توصیف کرد که یک فیلتر روی کل تصویر لغزانده می شود و هر بار برای هر زیرناحیهای که زیر فیلتر قرار می گیرد، یک عمل ضرب نقطهای بین مقادیر وزنهای فیلتر و ناحیه انجام می شود و نتیجه در خانهی متناظر در نقشهی ویژگی قرار می گیرد. ایدهی اشتراک وزنها به این معنی است که همهی واحدهای یک نقشهی ویژگی محدود هستند که مقادیر وزن یکسانی را به اشتراک بگذارند. استفاده از چند فیلتر در لایهی کانولوشن به حصول چند نقشهی ویژگی در خروجی می انجامد که باعث می شود تا ویژگی های بیشتری استخراج شوند. پس از اعمال ضرب نقطهای، یک مقدار تمایل به هر عنصر نقشهی ویژگی خروجی اضافه می شود. این مقدار تمایل نیز در کل نقشهی ویژگی یکسان است. در آموزش شبکه وزنهای فیلتر می توانند طوری تنظیم شوند تا ویژگی های هدف مورد نیاز هستند.

محدوده ی فضایی تیا همان طول و عرض فیلترها، هایپرپارامتر شستند و در کل ۴ هایپرپارامتر در یک لایه ی کانولوشنی مورد نیاز است [۹]:

- تعداد فیلترها، K.
- محدودهی فضایی فیلترها، ۴، طول و عرض فیلترها که میتوانند متفاوت باشند.
 - گام، S، تعداد پیکسلهایی که فیلتر لغزان حرکت میکند.

Kernel '

Feature map [†]

Spatial Extent *

Hyperparameter 5

• مقدار افزونهی صفر ۱، P، که برای کنترل اندازهی خروجی استفاده می شود.

مقدار این هایپرپارامترها با توجه به خاصیتهای مورد نیاز لایه ی کانولوشنی انتخاب می شوند. معادله ی \mathbf{w} برای محاسبه ی اندازه ی نقشه ی ویژگی خروجی مورد استفاده قرار می گیرد. \mathbf{w} عرض است و طول نیز به همین شکل محاسبه می شود [۲].

$$W_{out} = \frac{W_{in} - F + 2P}{S} + 1 \tag{9}$$

7 (ادغام) کاهش بعد 7

لایههای کانولوشن معمولا با لایههای کاهش بعد جفت میشوند. ایـن لایـهها نقشـهی ویژگـی خروجی لایههای کانولوشنی را دریافت و اندازه و ابعاد آنها را بـه منظـور کـاهش پارامترها در شبکه کوچک میکنند. این کار باعث میشود که حجم محاسبات مورد نیاز کم شود و بیشبرازش مشکلی است که هنگامی رخ میدهد که شبکه به جای خود داده برای اختلالات آن مناسب میشود. عملیات کاهش بعد به صورت جداگانه روی هر نقشهی ویژگی اعمال میشود و در نتیجه تعـداد نقشهی نقشهها در دو طرف این لایه یکسان است. لایهی ادغام نیز مانند لایهی کانولوشن روی زیرنواحی نقشهی ویژگی یک فیلتر اعمال میکند. کار این فیلتر معمولا یک عمل محاسبهی بیشینه است که بر روی یـک ناحیهی ۲×۲ با گام ۲ اعمال میشود. این کار باعث نصف شدن طول و عرض خروجی میشود.

لایهی کاهش بعد به دو هایپرپارامتر نیاز دارد:

• محدودهی فضایی، F

Zero Padding '

Pooling Layer [†]

Overfitting ^r


Noise 5

گام، S.

مشابه لایهی کانولوشن، اندازهی نقشهی ویژگی خروجی با معادلهی محاسبه میشود:

$$W_{out} = \frac{W_{in} - F}{S} + 1 \tag{Y}$$

دو نسخهی معمول برای تنظیم هایپرپارامترها در این لایه وجود دارد: رایجترین نسخه این است که گام و طول و عرض همگی برابر ۲ باشند؛ اما در نسخهی دیگر که ادغام همپوشان نام دارد طول و عرض برابر ۳ و گام برابر ۲ است. همچنین، با اینکه رایجترین نوع عملیات ادغام، محاسبهی بیشینه است اما می تواند محاسبهی میانگین یا نرم L2 نیز باشد. ادغام میانگینی در تاریخ محبوب تر بوده است اما اثبات شده است که ادغام بیشینه ای در عمل بهتر کار می کند [۹].



شكل ۵- نمايش لايهى كانولوشن و كاهش بعد [۷]

شکل ۵ نشان میدهد که چگونه زمینههای پذیرش در تصویر ورودی به یک نـورون در خروجـی لایـهی کانولوشن مربوط میشوند. همچنین در این عکس نشان داده شده است که لایهی ادغام اندازهی خروجی لایهی کانولوشن را کاهش میدهد.

Y-Y- ابزار سنتز سطح بالای ویوادوY-

کامپایلر ویوادو HLS یک محیط برنامهنویسی مشابه نرمافزارهای توسعه ی برنامههای کاربردی برای پردازندههای استاندارد و اختصاصی فراهم می کند و در تفسیر، تحلیل و بهینهسازی برنامههای + C/C++ با تکنولوژیهای اصلی کامپایلرهای پردازنده آشناست.

با هدف قرار دادن FPGA به عنوان سختافزار محاسباتی، ویوادو HLS به مهندس نرمافزار اجازه می دهد تا گذردهی، تاخیر و توان مصرفی کد را بدون نیاز به حل مشکلات تنگنا بودن فضای تک حافظهای و محدودیت منابع محاسباتی، بهینه کند. این خاصیت اجازه می دهد تا الگوریتمهای نرمافزاری با حجم محاسبات بالا به محصولات واقعی تبدیل شوند و فقط نمایشگر کارکرد نباشند [۱۱].

از تفاوتهای قابل توجه بین ویوادو HLS و سایر کامپایلرها محدودیتهاییست که بر طراح اعمال می کنند. درمحیط پردازنده ای با کامپایلر پردازنده، معماری پردازشی ثابت است و کاربر تنها با کاهش وابستگیهای عملیاتی و دست کاری طرح حافظه برای رسیدن به بیشینهی کارایی حافظه پنهان می تواند در کارایی سامانه تاثیر گذار باشد. در ویوادو HLS اما، محدودیت پلتفورم پردازش ثابت وجود ندارد و بر اساس ورودیهای کاربر، یک پلتفورم الگوریتم محور تولید می شود. به این شکل طراح می تواند در کارایی برنامه ی کاربردی مؤثر باشد [۱۱].

۱۶

Vivado High-Level Synthesis

۲-۲-۲ طراحی FPGA بر پایهی C

ابزار سنتز سطح بالای ویوادو یک توصیف C را به یک پیادهسازی سطح انتقال ثبات که قابل C میسنتز بر روی آرایه دروازه ی قابل برنامهریزی میدان (FPGA) است تبدیل می کند. توصیف C را میتوان با C با رابط برنامهنویسی کاربردی (API) زبان محاسبات باز نوشت.

FPGA یک معماری به شدت موازی، بهبود عملکرد و کاهش هزینه و توان را به ارمغان می آورد [۱۲].

٢-٢-١-١ منافع سنتز سطح بالا

سنتز سطح بالا با برقراری اتصال بین دامنهی نرمافزار و سختافزار منافع اصلی زیر را طبق [۱۲] با خود همراه دارد:

• افزایش بهرهوری طراحان سختافزار:

طراحان سختافزار برای طراحی سختافزار با کارایی بالا میتوانند در سطح بالاتری از تجرد 0 عمل کنند.

• افزایش کارایی سامانه برای طراحان نرمافزار:

توسعه دهندگان نرمافزار می توانند قسمتهای پیچیده ی محاسباتی الگوریتمهای خود را برای سخت افزار هدف جدید، که همان FPGA است، کامپایل کنند.

همچنین استفاده از روش طراحی با سنتز سطح بالا اجازه میدهد تا:

• الگوریتمها در سطح C توسعه پیدا کنند:

Register Transfer Level '

Field Programmable Gate Array

Application Programming Interface ^r

Open Computing Language (OpenCL) 5

Abstraction °

این ویژگی باعث میشود تا طراح در سطحی از تجرد فعالیت کند که به دانش کمتری از جزییات پیادهسازی بر روی سختافزار نیاز باشد.

ullet and C and C and C and C

باعث می شود تا اعتبارسنجی صحت عملکرد طراحی بسیار سریعتر از راههای سنتی در زبانهای توصیف سخت افزار انجام شود.

پردازش سنتز C از طریق رهنمودهای $^{\prime}$ بهینهسازی کنترل شود:

باعث می شود تا بتوان یک پیاده سازی سخت افزاری اختصاصی با کارایی بالا داشت.

• با استفاده از رهنمودهای بهینهسازی بتوان چندین پیادهسازی سختافزاری از یک کد C داشت:

با بررسی حالتهای مختلف فضای طراحی، احتمال یافتن بهینهترین پیادهسازی افزایش می یابد.

• بتوان کد C قابل خواندن و قابل انتقال ساخت:

به این شکل می توان از کد C منبع برای دستگاههای متفاوت پیاده سازی های سخت افزاری متفاوتی ساخت یا کد را در پروژههای دیگر جا داد.

البته باید توجه داشت که هر کد زبان C قابل سنتز با این ابزار نیست. برای تشخیص این موضوع باید به مستندات شرکت تولید کننده ی ابزار سنتز سطح بالا (در اینجا شرکت تولید کننده ی ابزار سنتز سطح بالا (در اینجا شرکت کدنویسی و جزییات پیچیده ی طراحی وابسته است. کرد. HLS در مجموع هنوز نوپا است و به نحوه ی کدنویسی و جزییات پیچیده ی طراحی وابسته است.

۲-۲-۲ مفاهیم پایهی سنتز سطح بالا

سنتز سطح بالا با توجه به [۱۲] شامل فازهای زیر است:

Directives '

• زمانبندی

بر اساس موارد زیر مشخص می کند که در هر چرخهی ساعت چه عملیاتی انجام شود:

- طول چرخهی ساعت و فرکانس ساعت
- زمانی که بر اساس دستگاه هدف طول می کشد تا عملیات انجام شود
 - رهنمودهای بهینهسازی مختص کاربر

اگر دورهی ساعت طولانی تر باشد یا FPGA سریع تری مورد هدف باشد، عملیات بیشتری در یک چرخهی در یک چرخهی ساعت انجام می شوند، یا حتی ممکن است همه ی عملیات در یک چرخه ی ساعت پایان پذیرند. متقابلاً اگر دوره ی ساعت کوتاه تر باشد یا FPGA کند تری مورد هدف باشد، سنتز سطح بالا به صورت خود کار عملیات را در تعداد چرخه های ساعت بیشتری زمان بندی می کند و برخی عملیات ممکن است به عنوان منابع چند چرخه ای پیاده سازی شوند.

• انطباق ^۱

مشخص می کند که کدام منبع سختافزاری هر عملیات زمانبندی شده را پیادهسازی می-کند. برای پیادهسازی راهحل بهینه، سنتز سطح بالا از اطلاعات دستگاه هدف استفاده می-کند.

• استخراج كنترل منطق

کنترل منطق را استخراج می کند تا یک ماشین حالت متناهی بسازد که ترتیب عملیات در طراحی زبان انتقال ثبات را مشخص می کند.

سنتز سطح بالا کد منبع C را طبق [۱۲] به صورت زیر سنتز می کند:

• آرگومانهای تابع بالا به درگاههای ورودی *اخ*روجی زبان انتقال ثبات سنتز می شوند.

Binding '

• توابع C به بلوکهای سختافزاری در سلسله مراتب زبان انتقال ثبات سنتز میشوند.

اگر کد C شامل سلسله مراتبی از زیر توابع باشد، طراحی نهایی زبان انتقال ثبات شامل سلسله مراتبی از ماژولها که یا موجودیتهایی که یک تناظر یک به یک با سلسله مراتب تابع C اصلی دارند. همه ی نمونههای یک تابع از یک بلوک پیاده شده ی زبان انتقال ثبات استفاده می کنند.

• حلقههای توابع C به صورت پیشفرض باز نمیشوند.

وقتی که حلقهها باز نباشند، سنتز یک منطق برای یک دور اجرای حلقه ایجاد میکند و طراحی زبان انتقال ثبات این منطق را برای هر تکرار حلقه به ترتیب اجرا میکند. با استفاده از رهنمودهای بهینهسازی طراح میتواند حلقهها را باز کند که این کار اجازه میدهد تا همه تکرارهای حلقه به صورت موازی اجرا شوند.

• آرایهها در کد منبع C به بلوکهای حافظه در طراحی نهایی FPGA سنتز میشوند.

اگر آرایه در رابط تابع بالا باشد، سنتز سطح بالا این آرایه را به عنوان درگاهی برای دسترسی به یک بلوکحافظه خارج طرح سنتز میکند.

سنتز سطح بالا پیادهسازی بهینه را بر اساس رفتار پیشفرض، محدودیتها و تمام رهنمودهای بهینهسازی طراح می سازد. طراح می تواند از رهنمودهای بهینهسازی برای تغییر و کنترل رفتار پیشفرض منطق درونی و درگاههای ورودی / خروجی استفاده کند. به این صورت طراح مجاز است که از یک کد منبع C چندین پیادهسازی سخت افزاری مختلف تولید کند.

برای تشخیص اینکه طراحی انجام شده حداقلهای لازم را برطرف میکند یا نه، طراح می تواند معیارهای کارایی موجود در گزارش سنتز تولید شده توسط سنتز سطح بالا را مرور کند. پس از تحلیل

Top Function '

Modules '

Entity ^r

گزارش، طراح می تواند از رهنمودهای بهینه سازی استفاده کند تا پیاده سازی را تصحیح کند. گزارش سنتز شامل اطلاعاتی در مورد معیارهای کارایی زیر است:

- مساحت: مقدار منابع سختافزاری لازم برای پیادهسازی طراحی بر اساس منابع موجود در FPGA که شامل جداول جستجو^۱، ثباتها، بلوکهای حافظه و DSP48-ها است.
 - تاخیر: تعداد چرخههای ساعت لازم برای محاسبهی همهی خروجیها توسط تابع
 - فرجهی آغاز ۲: تعداد چرخههای ساعت لازم پیش از این که تابع بتواند ورودی بپذیرد
- تاخیر تکرار حلقه: تعداد چرخههای ساعتی که طول می کشد تا یک تکرار حلقه پایان پذیرد
- فرجهی آغاز حلقه: تعداد چرخههای ساعت پیش از این که تکرار بعدی حلقه پردازش داده را شروع کند
 - تاخیر حلقه: تعداد چرخههای لازم برای اجرای تمام تکرارهای حلقه

۲-۲-۲ تفهیم سنتز سطح بالای ویوادو

ابزار سنتز سطح بالای ویوادو یک تابع C را به یک بلوک مالکیت معنوی سنتز می کند که قابل استفاده و جادهی در یک طراحی سختافزاری است. این ابزار با سایر ابزارهای طراحی زایلینکس کاملا هماهنگ است و برای ساخت پیاده سازی بهینه از الگوریتم C از ویژگی های لازم و جامع پشتیبانی میکند.

طبق [۱۲] جریان طراحی سنتز سطح بالای ویوادو به صورت زیر است:

Look-up Tables \

Initiation Intervall 5

Xilinx '

- ۱- کامپایل، اجرا (شبیهسازی) و عیبیابی الگوریتم و کد ۲-
- ۲- سنتز الگوریتم C به پیادهسازی زبان انتقال ثبات با استفاده از رهنمودهای بهینهسازی
 اختیاری طراح
 - ۳- تولید گزارشهای جامع و تحلیل طراحی
 - ۴- اعتبارسنجی پیادهسازی زبان انتقال ثبات با استفاده از جریان دکمهی فشاری
 - ۵- بستهبندی پیادهسازی زبان انتقال ثبات به مجموعهای از قالبهای مالکیتمعنوی

۲-۲-۲- ورودیها و خروجیها

موارد زیر طبق [۱۲] ورودیهای سنتز سطح بالای ویوادو هستند:

• تابع C نوشته شده به زبانهای SystemC ،C++ ،C یا یک هستهی رابط کاربری برنامـه-نویسی OpenCL

این مورد ورودی اصلی به ابزار است و تابع می تواند سلسله مراتبی از زیر توابع باشد.

• محدودیتها

محدودیتها شامل دورهی ساعت، عدم اطمینان ساعت و FPGA مورد هدف می شود.

• رهنمودها

رهنمودها اختیاری هستند و سنتز را برای پیادهسازی یک رفتار یا بهینهسازی بخصوص هدایت می کنند.

• نیمکت آزمون $^{\prime}$ و فایلهای مرتبط با آن

ابزار از نیمکت آزمون C برای شبیه سازی عملکرد تابع C پیش از سنتز و همین طور برای اعتبار سنجی خروجی زبان انتقال ثبات با استفاده از شبیه سازی مشترک C و C استفاده می کند.

Test Bench \

طراح می تواند این ورودی ها را به دو روش به یک پروژه سنتز سطح بالای ویوادو اضافه کند. روش اول استفاده از رابط کاربری گرافیکی و روش دوم استفاده از دستورات TCL در خط فرمان است.

موارد زیر طبق [۱۲] خروجیهای سنتز سطح بالای ویوادو هستند:

• فایلهای پیادهسازی زبان انتقال ثبات در قالب زبان توصیف سختافزار

به کمک سنتز ویوادو می توان زبان انتقال ثبات را به پیاده سازی سطح دروازه و فایل جریان بیت FPGA تبدیل کرد. زبان انتقال ثبات در قالبهای استاندارد زیر موجود است:

- VHDL (IEEE 1076-2000) -
- Verilog (IEEE 1364-2001) -

ابزار سنتز سطح بالای ویوادو فایلهای پیادهسازی را به عنوان یک بلوک مالکیت معنوی بستهبندی می کند که می توان از آن در سایر ابزارهای جریان طراحی زایلینکس استفاده کرد. با سنتز منطقی می توان این بلوک بستهبندی شده را به جریان بیت FPGA تبدیل کرد.

• فایلهای گزارش


شکل ۶ جریان ورودی و خروجی در ابزار سنتز سطح بالای ویوادو را نشان میدهد.

۲-۲-۲-۲ نیمکت آزمون و پشتیبانی زبان

در هر برنامهی C تابع بالا ()main نامیده می شود. در ابزار سنتز سطح بالای ویوادو هر زیر تابعی از ()main را می توان به عنوان تابع بالا برای سنتز مشخص کرد. البته خود تابع ()main را نمی توان سنتز کرد. همچنین قوانین زیر نیز باید مورد توجه قرار گیرند [۱۲]:

- تنها تعریف یک تابع به عنوان تابع بالا برای سنتز مجاز است.
- تمام زیرتوابع در یک سلسله مرتبهی زیر تابع بالا نیز سنتز میشوند.

- اگر طراح بخواهد که توابعی که داخل سلسلهمرتبه ی زیر تابع بالا نیستند هم سنتز شوند، باید این توابع را در داخل تابع بالا جا دهد.
- جریان اعتبارسنجی برای هستههای رابط برنامهنویسی کاربردی OpenCL به مدیریتهای خاصی در جریان سنتز سطح بالا نیاز دارد که باید مورد توجه قرار گیرند. ایـن اطلاعـات در فصل سوم [۱۲] موجود است.



شكل ۶- جريان طراحي سنتز سطح بالاي ويوادو [17]

هنگامی که طراح از جریان طراحی سنتز سطح بالای ویوادو استفاده می کند، بسیار زمانبر است که یک تابع C با عملکرد غلط را سنتز کند و سپس با تحلیل جزییات پیادهسازی تشخیص دهد که چرا

تابع عملکرد مورد انتظار را ندارد. از این رو، برای افزایش بهرهوری از یک نیمکت آزمون برای سنجش صحت عملکرد تابع C پیش از سنتز استفاده می شود.

سنتز سطح بالای ویوادو از استانداردهای زیر برای کامپایل و شبیهسازی C پشتیبانی می کند:

- ANSI-C (GCC 4.6)
 - $C++ (G++ 4.6) \bullet$
- OpenCL API (1.0 embedded profile) •
- SystemC (IEEE 1666-2006, version 2.2) •

سنتز سطح بالای ویوادو از بسیاری از ساختارهای زبانی C++ و C++ و C++ در کنار همهی انواع داده یا توجه به [۱۲] سنتز برای هر زبان شامل انواع شناور و دوبرابر پشتیبانی می کند. هرچند با توجه به C++ سنتز برای برخی از ساختارها مثل موارد زیر پشتیبانی نمی شود:

• اختصاص پویای حافظه

یک FPGA مجموعهی ثابتی از منابع دارد و ساخت و آزادسازی پویای منابع حافظه ممکن نیست.

• عملیات سیستم عامل

همه ی دادهها در PPGA باید از درگاههای ورودی خوانده شوند و در درگاههای خروجی نوشته شوند. عملیات سیستم عاملی مثل خواندن و نوشتن در فایل یا پرسشهایی چون زمان و تاریخ ممکن نیستند. در عوض، نیمکت آزمون C می تواند این عملیات را انجام دهد و دادهها را برای سنتز به عنوان آرگومانهای تابع به تابع بدهد [۱۲].

۲-۲-۲-۳ سنتز، بهینهسازی و تحلیل

ابزار سنتز سطح بالای ویوادو پروژهمحور است. هر پروژه می تواند چندین راه حل و مجموعهای از کدهای C را شامل می شود. هر راه حل می تواند محدودیتها و رهنمودهای بهینه سازی متفاوتی از راه حل دیگر داشته باشد. مراحل سنتز، بهینه سازی و تحلیل در پروسه ی طراحی سنتز سطح بالای ویوادو به شکل زیر است [۱۲]:

- ۱- ساخت یک پروژه با یک راه حل اولیه
- C اعتبارسنجی اجرای صحیح و بدون خطای شبیه سازی C
 - ۳- اجرای سنتز برای به دست آوردن نتایج
 - ۴- تحلیل نتایج

پس از تحلیل نتایج می توان یک راه حل جدید با محدودیتها و رهنمودهای بهینه سازی جدید ساخت و راه حل جدید را سنتز کرد. این روند را می توان آنقدر تکرار کرد تا طراحی به ویژگیها و کاراییهای مورد انتظار برسد.

با استفاده از ابزار سنتز سطح بالای ویوادو، طراح میتواند رهنمودهای بهینهسازی مختلفی را به طراحی اعمال کند که شامل موارد زیر هستند [۱۲]:

- رهنمود اجرای خط لولهای به یک کار؛ که اجازه میدهد تا نسل بعدی اجرای آن کارها پیش از پایان اجرای نسل فعلی آغاز شوند.
 - تخصیص یک تاخیر برای پایان توابع، حلقهها و مناطق کد
 - اعمال محدودیت روی تعداد منابع مورد استفاده
- حذف وابستگیهای ضمنی و ارثی در کد و صدور اجازه ی استفاده از عملیات خاص: برای مثال اگر می توان مقادیر اولیه داده ها را نادیده گرفت (مثلا در یک خط جریان ویدیو)، اجازه داده شود که اگر کارایی بهبود می یابد، حافظه پیش از نوشتن خوانده شود.
- انتخاب پروتکلهای ورودی/خروجی: برای اطمینان از این موضوع که طراحی نهایی می تواند به سایر بلوکهای سختافزاری با همان پروتکل ورودی/خروجی متصل شود.

۲-۲-۳ بهینهسازی طراحی

در این بخش به خلاصهای از روشهای بهینهسازی که به کمک آنها میتوان ابزار سنتز سطح بالای ویوادو را هدایت کرد تا طبق معیارهای کارایی به اهداف مورد نظر برسد، میپردازیم.

در جدول ۱ خلاصهای از رهنمودهای بهینهسازی در HLS را میبینیم.

توضيح	رهنمود
محدودیتی بر روی تعداد عملیات، هستهها یا توابع مورد استفاده اعمال می کند. این رهنمود می تواند ابزار را مجبور به به اشتراک گزاری منابع سخت- افزاری کند و ممکن است تاخیر را افزایش دهد.	ALLOCATION
چند آرایهی کوچک را به هم چسبانده و تبدیل به یک آرایه بزرگ می کند تا استفاده از بلوکهای حافظه را کاهش دهد.	ARRAY_MAP
آرایههای بزرگ را به چند آرایهی کوچکتر یا چند ثبات منفرد تقسیم می کند تا دسترسی به داده را بهبود بخشد و تنگنای بلوک حافظه را از بین ببرد.	ARRAY_PARTITION
شکل یک آرایه را از تعداد زیاد عناصر با عرض کلمهی کوچک به تعداد کمتر عناصر با عرض کلمه ی بزرگ تغییر میدهد. این کار دسترسی به بلوک حافظه را بدون استفاده از بلوکهای بیشتر بهبود می بخشد.	ARRAY_RESHAPE
بخشهای دادهی یک ساختار را داخل یک اسکالر با عرض کلمهی بزرگ بستهبندی میکند.	DATA_PACK
خط لوله سازی در سطح کارها را فعال می کند و اجازه می دهد توابع و حلقهها به صورت همروند اجرا شوند. برای کاهش تاخیر استفاده می شود.	DATAFLOW


برای ارائهی اطلاعات اضافی که میتوانند بر وابستگیهای حمل حلقه فائق آیند، استفاده می- شود و اجازه میدهد تا حلقهها خط لولهای شوند.	DEPENDENCE
اجازه میدهد تا متعادلسازی خودکار عبارات خاموش شود.	EXPRESSION_BALANCE
اجازه میدهد تا نمونههای متفاوت یک تابع به صورت محلی بهینه شوند.	FUNCTION_INSTANTIATE
با حذف سلسله مراتب، یک تابع را درخط می کند. برای فعال کردن بهینهسازی منطق در فرای مرزهای تابع و بهبود تاخیر و وقفه با کاهش سربار فراخوانی تابع استفاده می شود.	INLINE
مشخص می کند در گاههای زبان انتقال ثبات چگونه از توصیف تابع ساخته شوند.	INTERFACE
یک محدودیت حداقلی و حداکثری برای تاخیر مشخص میکند.	LATENCY
حلقههای تودرتو را به یک حلقهی منفرد تبدیل میکند تا تاخیر را بهبود دهد.	LOOP_FLATTEN
حلقههای متوالی را ترکیب میکند تا تاخیر کلی را کاهش دهد، به اشتراک گزاری را افزایش دهد و بهینهسازی منطق ر بهبود بخشد.	LOOP_MERGE
برای حلقههایی که متغیرهای محدودهای دارند استفاده میشود. یک پیشبینی از تعداد تکرارهای حلقه به دست میدهد. این رهنمود تاثیری در سنتز ندارد و فقط گزارش را تغییر میدهد.	LOOP_TRIPCOUNT
هنگامی که توابع یا حلقهها خط لوله میشوند استفاده میشود تا مشخص کند کد در یک موقعیت مکانی خاص با نرخ کمتری از کد پایانی تابع یا حلقه اجرا میشود.	OCCURRENCE

PIPELINE	تاخیر اولیه را با فراهم کردن امکان اجرای همروند عملیات در داخل یک حلقه یا تابع، کاهش میدهد.
PROTOCOL	قسمتی از کد را به عنوان منطقهی پروتکل میتوان مشخص می کند. از یک منطقهی پروتکل میتوان برای درست کردن دستی یک پروتکل رابط استفاده کرد.
RESET	این رهنمود برای اضافه یا حذف کردن بازنشانی بر روی یک متغییر حالت استفاده میشود.
RESOURCE	مشخص می کند که یک کتابخانهی منبع خاص برای پیادهسازی یک متغییر (آرایه، عملیات ریاضی یا آرگومان تابع) در زبان انتقال ثبات استفاده شده است.
STREAM	مشخص می کند که یک آرایه خاص به صورت اول داخل اول خارج (FIFO) یا کانال حافظهی میدد. در طول بهینهسازی جریان داده، پیادهسازی شود.
UNROLL	حلقههای for را باز می کند تا به جای یک مجموعه از عملیات، چند عملیات مستقل بسازد.

جدول ۱- رهنمودهای بهینهسازی سنتز سطح بالای ویوادو


۲-۲-۳-۱ خط لولهسازی سطح کار: بهینهسازی جریان داده

بهینهسازی جریان داده با یک مجموعه از کارهای ترتیبی (توابع، حلقهها یا هردو) همچون شکل ۷ شروع میشود.



شكل ٧- توصيف عملكردي ترتيبي [١٢]

با استفاده از این سری کارهای ترتیبی، بهینهسازی جریان داده یک معماری پردازشی موازی همچون شکل ۸ میسازد. بهینهسازی جریان داده روشی قدرتمند برای بهبود گذردهی طرح است.




شکل ۸ – معماری پردازش موازی [۱۲]

کانالهای نمایش داده شده در شکل ۸ تضمین میکنند که لازم نیست یک کار، برای شروع شدن، تا پایان همهی عملیات کار قبلی منتظر بماند. شکل ۹ نشان میدهد که بهینهسازی جریان داده چگونه اجازه میدهد تا اجزای کارها همپوشانی داشته باشند و گذردهی کلی طرح افزایش و تاخیر آن کاهش یابد.

در مثال شکل ۹ بدون خط لولهسازی جریان داده (الف)، پیادهسازی ۸ چرخه نیاز دارد تا یک ورودی جدید بتواند توسط تابع func_A پردازش شود و ۸ چرخه هم نیاز است تا خروجی توسط تابع func_C

در همین مثال با خط لولهسازی جریان داده (ب)، تابع func_A هر ۳ چرخهی ساعت می تواند پردازش یک ورودی جدید را آغاز کند (که به معنی تاخیر آغازی کمتر است) و حالا تنها ۵ چرخهی ساعت نیاز دارد تا مقدار نهایی خروجی را آماده کند (که به معنی تاخیر کمتر است).

```
void top (a,b,c,d) {
    ...
    func_A(a,b,i1);
    func_B(c,i1,i2);
    func_C(i2,d)
    return d;
}
```



شکل ۹- بهینهسازی جریان داده [۱۲]

بهینهسازی جریان داده محدودیتهایی هم دارد. برای اینکه این بهینهسازی بتواند کار کند، داده باید در طول طرح از کاری به کار دیگر در جریان باشد. شیوههای کدنویسی زیر جلوی بهینهسازی جریان داده را می گیرند:

- عدم رعایت تک تولیدکننده تک مصرفکننده
 - پرش از روی کارها
 - بازخورد بین کارها
 - اجرای شرطی کارها
 - ناحیههای حلقه با متغییرهای محدودهای

برای این که ابزار سنتز سطح بالای ویوادو بتواند بهینهسازی جریان داده را انجام دهد، همهی عناصر انتقالی بین کارها باید از مدل تک تولیدکننده تک مصرف کننده پیروی کنند. هر متغییر باید توسط یک کار تولید و تنها توسط یک کار مصرف شود.

تنها وقتی می توان از این بهینه سازی در حلقه ها استفاده کرد که محدوده ی حلقه ثابت باشد. یعنی اگر متغییرها محدوده ی حلقه را مشخص کنند نمی توان از این بهینه سازی استفاده کرد [۱۲].

۲-۲-۳-۲ بازکردن حلقه برای بهبود خط لولهسازی

به صورت پیشفرض حلقهها در سنتز سطح بالای ویوادو بسته نگه داشته میشوند؛ به این معنی که حلقهها همچون یک موجودیت تنها در نظر گرفته میشوند. در این حالت تمام عملیات داخل حلقه با استفاده از منابع سختافزاری یکسان برای هر تکرار حلقه پیادهسازی میشوند.

با استفاده از رهنمود UNROLL ابزار سنتز سطح بالای ویوادو قادر است که حلقههای for را به صورت کامل یا نیمه کاره باز کند.

شکل ۱۰ منافع قدرتمند باز کردن حلقه و مواردی که باید برای باز کردن حلقه در نظر گرفت را RAM نشان میدهد. در این مثال فرض شده است که آرایههای b[i] a[i] و b[i] به بلوکهای حافظه c[i] به نشان میدهای خالست شدهاند. میبینیم که به آسانی میتوان پیادهسازیهای زیاد و متفاوتی را به کمک کاربرد باز کردن حلقهها ساخت.

- حلقه ی بسته: وقتی که حلقه بسته باشد، هر تکرار در یک چرخه ی ساعت جدا اجرا می-شود. این پیاده سازی چهار چرخه ی ساعت طول می کشد و تنها به یک ضرب کننده نیاز دارد. همچنین هر بلوک RAM می تواند تک در گاهه باشد.
- حلقه ی نیمهباز: در این مثال، حلقه نیمه کاره و با فاکتور ۲ باز شده است. این پیادهسازی دو ضرب کننده و RAM-های دودرگاهه نیاز دارد تا بتواند از دو خواندن یا دو نوشتن به هر بلوک RAM در یک چرخه ی ساعت پشتیبانی کند. این پیادهسازی دو چرخه ی ساعت

طول می کشد تا تمام شود. به این شکل تاخیر آغازی و تاخیر نسبت به حلقه ی بسته نصف می شوند.

• حلقه ی باز: در نسخه ی کاملا باز، همه ی عملیات حلقه می توانند تنها در یک چرخه ی ساعت انجام شوند. در عوض، این پیاده سازی به چهار ضرب کننده نیاز دارد. از آن مهم تر، در این پیاده سازی باید امکان چهار خواندن و چهار نوشتن هم زمان در یک چرخه ی ساعت ممکن باشد. از آنجا که یک بلوک حافظه ی RAM نهایتاً دو در گاه دارد، در این پیاده سازی آرایه ها باید تقسیم شوند.

```
void top(...) {
    ...
    for_mult:for (i=3;i>0;i--) {
        a[i] = b[i] * c[i];
    }
    ...
}
```

	Rolled	d Loop		Partially Un	rolled Loop	Unrolled Loop
Read b[3]	Read b[2]	Read b[1]	Read b[0]	Read b[3]	Read b[1]	Read b[3]
Read c[3]	Read c[2]	Read c[1]	Read c[0]	Read c[3]	Read c[1]	Read c[3]
	*			Read b[2]	Read b[0]	Read b[2]
*	*	*	*	Read c[2]	Read c[0]	Read c[2]
Write a[3]	Write a[2]	Write a[1]	Write a[0]	*	*	Read b[1]
				*	*	Read c[1]
						Read b[0]
				Write a[3]	Write a[1]	Read c[0]
				Write a[2]	Write a[0]	*
						*
						*
						*
						Write a[3]
						Write a[2]
						Write a[1]
						Write a[0]

شكل ١٠- جزييات باز كردن حلقه [١٢]

برای باز کردن حلقه می توان از رهنمود UNROLL روی هر حلقه ی جدا در طرح استفاده کرد یا رهنمود را بر روی یک تابع اعمال کرد که همه ی حلقه های داخل ناحیه ی آن تابع را باز می کند.

اگر حلقهای کاملا باز شود و وابستگیهای دادهای اجازه دهند، همهی عملیات آن به صورت موازی اجرا میشوند. اگر عملیات یک تکرار از حلقه به نتیجهی تکرار قبلی نیاز داشته باشد، نمی توانند موازی اجرا شوند اما به محض اینکه داده آماده شود اجرا میشود. باز شدن کامل حلقه به معنی رونویسی شدن منطق بدنه ی حلقه است.

(Zybo) برد زیبو -۳-۲

نام برد از حروف اول دو کلمه ی Zynq و Board آمده است. این برد غنی-ویژگی اماده ی کوچکاستفاده و یک پلتفورم توسعه ی مدار دیجیتال و نرمافزار نهفته سطح ورود است که بر پایه ی کوچکترین عضو خانواده ی زینک ۲۰۰۰ زایلینکس یعنی 7010-Z ساخته شده است. این تراشه بر پایه ی معماری قابل برنامه نویسی کامل سامانه بر تراشه استوار است. این برد پردازنده دو هسته ای ARM معماری قابل برنامه نویسی کامل سامانه بر تراشه دروازه ی قابل برنامه ریزی میدان زایلینکس ادغام کرده است. با مجهز بودن به مجموعه ی کاملی از لوازم جانبی ارتباطی و مولتی مدیا، این برد می تواند یک طراحی کامل سامانه را پشتیبانی کند [۱۳].

۲-۳-۲ ویژگیها

طبق منبع [۱۳] برد زیبو ویژگیهای زیر را دارد:


- پردازندهی دو هستهای Cortex-A9 با فرکانس کاری ۶۵۰ مگاهرتز
 - كنترلكنندهى حافظهى DDR3 با ٨ كانال

Feature-rich \

Entry-level [†]

All Programmable System-on-Chip ^r

- کنترلکنندهی لوازم جانبی با پهنای باند بالا: Ethernet یک گیگابایتی، USB 2.0 . SDIO
 - کنترل کنندهی لوازم جانبی با پهنای باند کم: I2C،CAN ،UART ،SPI
 - منطق بازبرنامه پذیر معادل Artix-7 FPGA.
 - ۴۴۰۰ تکهی منطقی، هرکدام با ۴ جدول جستوجوی ۶-ورودی و ۸ فلیپ-فلاپ
 - ۲۴۰ کیلوبایت بلوک RAM سریع
 - دو کاشی مدیریت ساعت
 - ۸۰ تکهی DSP
 - ساعت داخلی با فرکانس بیشتر از ۴۵۰ مگاهرتز
 - مبدل آنالوگ به دیجیتال روی برد (XADC)
 - ۵۱۲ مگابایت حافظهی x32 DDR3 با پهنای باند ۱۰۵۰ مگابیت بر ثانیه
 - درگاه HDMI دو نقشه
 - درگاه منبع ۱۶ VGA بیت بر پیکسل
 - درگاه Ethernet PHY سه حالته (۱ گیگابیت/ ۱۰۰ مگابیت)
 - درگاه حافظهی MicroSD
 - درگاه OTG USB 2.0
 - EEPROM خارجي
 - مفسر صوتی با خروجی هدفون و میکروفون
 - رابط سری ۱۲۸ مگابیتی Flash
 - مبدل UART به USB و JTAG روی برد
 - ۶ دکمهی فشاری، ۴ سوییچ و ۵ لامپ LED



شکل ۱۱- تصویر برد زیبو [۱۳]


۲-۴- جمعبندی

در این فصل ابتدا به مفاهیم پایهی یادگیری ماشین پرداختیم و سپس با شبکههای عصبی و به خصوص شبکههای عصبی کانولوشنی آشنا شدیم و اجزای آنها را بررسی کردیم. در ادامه به معرفی ابزار سنتز سطح بالای ویوادو پرداختیم و چرخهی طراحی به کمک این ابزار را تشریح کردیم. با برخی روش-های پایهای بهینهسازی گذردهی و تاخیر در این ابزار آشنا شدیم و مثالهایی از آنها دیدیم. در نهایت نیز به معرفی برد زیبو و ویژگیهای آن پرداختیم.

فصل سوم مرور کارهای مرتبط

مرور کارهای مرتبط

در شتابدهندههای مبنتی بر FPGA برای شبکههای عصبی معمولا از یک معماری مطابق شکل ۱۲ استفاده می کنند. سیستم معمولا از یک واحد پردازش مرکزی به عنوان میزبان و یک بخش شکل ۱۲ استفاده می کنند. سیستم معمولا از یک واحد پردازش مرکزی به عنوان میزبان و یک بخش FPGA تشکیل می شود. میزبان و FPGA می توانند با حافظه ی خارجی خود کار کنند و یا از طریق اتصال موجود به حافظه ی یک دیگر دسترسی پیدا کنند. در اکثر موارد شتابدهنده ی شبکه ی عصبی بر وی بخش FPGA پیاده سازی می شود و با استفاده از نرمافزار روی میزبان کنترل می شود [۱].



شکل ۱۲- یک معماری معمول برای یک شتابدهنده ی مبتنی بر FPGA [۱]

تراشههای معمول FPGA واحدهای ذخیرهسازی بزرگی مثل رجیسترها و SRAMها دارند اما این حافظهها با توجه به اندازه ی شبکههای عصبی مطرح بسیار کوچک هستند. مدلهای رایج ۱۰۰ تا اجره مگابایت پارامتر دارند در حالی که بزرگترین تراشههای FPGA موجود ۵۰ مگابایت حافظه ی DDR روی تراشه دارند. برای پوشش این فاصله لازم است تا از حافظههای خارجی مثل SRAM روی تراشه دارند. برای بهنای باند و مصرف انرژی این حافظهها کارایی سیستم را محدود می کند.

ظرفیت محاسباتی FPGA نسبتاً زیاد است و بزرگترین تراشهها قادر به محاسبهی تـا حـداکثر ۱۰ ترافلاپ بر ثانیه (عملیات نقطهی شناور بر ثانیه) هستند. اما در تراشههای ردهپایین این عدد بـه ۲۰ ترافلاپ بر ثانیه

گیگافلاپ در ثانیه کاهش مییابد که برای پشتیبانی از پردازش فیلم بیدرنگ برای کاربردهای قابل حمل کافی نیست.

با وجود این چالشها، محققین روشهای بهینهسازی جالبی را در سطوح الگوریتم و معماری برای طراحی شتابدهندههای شبکههای عصبی با کارایی بالا روی FPGA ارائه دادهاند که در این بخش ابتدا به معرفی آنها میپردازیم و پس از آن نیز دو مورد از کارهای اخیری را که از FPGA برای شتاب دهی فاز استنتاج در شبکههای عصبی استفاده کردهاند، معرفی میکنیم؛ که در مورد نخست از Intel برای پیادهسازی شبکه استفاده شده است.

۱-۳- روشهای بهینهسازی در طراحی شتابدهندههای شـبکههـای عصبی

۳-۱-۱- فشر دهسازی سختافزار -محور مدل

یکی از راهکارهای طراحی شتابدهندههای سریع و با کارایی بالا، بهینهسازی مدلهای شبکههای عصبی است. یک مدل بزرگتر معمولا به دقت بیشتر میانجامد و در نتیجه یک مصالحه بین دقت سیستم و سرعت و توان مصرفی سختافزار وجود دارد. کارهای اخیر تلاش میکنند تا به طور مستقیم تاخیر پردازش را با پیدا کردن یک ساختار خوب برای شبکه بهینه کنند [۱۴] یا از برخی لایهها در زمان اجرا برای صرفهجویی در محاسبات صرفه نظر کنند [۱۵]. البته این روشها خیلی در طراحی سختافزار تاثیرگذار نیستند. سایر روشها تلاش میکنند تا با فشردهسازی مدلهای موجود شبکههای عصبی به مصالحهی مورد نظر برسند. آنها تلاش میکنند تا تعداد وزنها یا تعداد بیتهای هر وزن یا فعال ساز را کم کرده و به این شکل پیچیدگی محاسباتی و حافظهای را کاهش دهند. در ادامه، این روشها را معرفی میکنیم.

۳-۱-۱-۱ گسستهسازی داده

یکی از راهکارهای رایج فشردهسازی مدل گسسته کردن وزنها و فعالسازهاست. این مقادیر در شبکههای عصبی معمولا به صورت اعداد ممیز شناور نمایش داده می شوند. روشهای گسستهسازی داده سعی می کنند این نمایش را با بازنمایی ممیز ثابت با بیتهای کم یا حتی مجموعهای کوچک از مقادیر حاصل از آموزش جایگزین کنند. از یک طرف استفاده از بیتهای کمتر برای هر فعالساز یا وزن نیازمندی پهنای باند و حافظهی سیستم را کاهش می دهد و از طرف دیگر، استفاده از بازنمایی ساده تر هزینهی سخت افزاری هر عمل محاسباتی را کم می کند. محققین در [۱۶ و ۱۷ و ۱۸] از ایس روش استفاده کرده اند.

٣-١-١-٢ كاهش وزنها

راهکار فشردهسازی دیگر کاهش تعداد وزنهاست. یک روش تقریب زدن ماتریس وزنها با یک بازنمایی با رتبه ی کم است. در [۱۹] نویسندگان ماتریس وزنهای یک لایه ی کاملا متصل را به روش تجزیه مقدار منفرد فشرده کردند که در آن با کاهش ۶۴ درصدی اندازه ی بزرگترین لایه ی کاملا متصل در شبکه ی VGG دقت طبقهبندی تنها ۲۰٫۰ درصد کاهش پیدا کرد. در [۲۰] نویسندگان از روش مشابهی در لایههای کانولووشنی استفاده کردند که سرعت چهار برابر بهترین مدلهای ۲۰۸۱ بر روی مجموعه ی دادگان التنها با ۲۰٫۱ کاهش در دقت به ارمغان آورد. روش دیگر کاهش وزنها مجموعه ی دادگان است که در آن وزنهای با مقادیر صفر یا مقادیر مطلق کوچک کنار گذاشته می شوند. نویسندگان در [۲۱] به این روش پرداختهاند که با حذف تقریبا ۹۰ درصد وزنها دقت کمتر از ۱ درصد کاهش داشته است.

۳-۱-۲ طراحی سختافزار: معماری کار آمد

روش دیگر بهینهسازی در شتابدهندههای شبکههای عصبی، استفاده از تکنیکهای سخت-افزاری برای رسیدن به کارایی بالا و توان مصرفی کم است. این شیوهها به سه سطح تقسیم میشوند: سطح واحد محاسبه، سطح باز کردن حلقه و سطح سیستم.

٣-١-٢-١ سطح واحد محاسبه

طراحی سطح واحد محاسبه، اوج عملکرد شتابدهنده ی شبکه ی عصبی را تحت تاثیر قرار میدهد. منابع موجود در FPGA محدود هستند؛ در نتیجه طراحی کوچکتر واحد محاسبه به معنی تعداد
بیشتری واحد محاسبه و در نتیجه افزایش اوج عملکرد خواهد بود. طراحی دقیق آرایه واحد محاسبه
همچنین می تواند فرکانس کاری سیستم را افزایش دهد. برخی شیوهها که در این گروه قرار می گیرند در
زیر آمدهاند:

- واحد محاسبه با پهنای بیت کم
 - روش کانولووشن سریع
 - روشهای بهینهسازی فرکانس

٣-١-٢- سطح باز كردن حلقه

لایههای کاملا متصل و لایههای کانولووشنی اکثر نیازمندیهای محاسباتی و حافظهای در شبکههای عصبی را ایجاد می کنند. تابع کانولووشن در پیادهسازی به شکل حلقههای تو در تو در می آید. لایه ی کاملا متصل را نیز می توان با یک لایه ی کانولووشنی با اندازه ی نقشه ی ویژگی و هسته ی 1×1 نشان داد. علاوه بر این حلقهها، موازی سازی با فراخوانی دسته ای ورودی ها در یک حلقه ی بیرونی نیز ممکن است. در نتیجه فنون باز کردن حلقه ها را می توان در شتاب دهنده های این نوع شبکه ها به کار برد. دو فاکتور مهم در این سطح در زیر آمده اند:

• انتخاب پارامترهای باز کردن حلقه

تعداد تکرارهای موازی شده روی سختافزار «پارامتر باز کردن حلقه» نام دارد. انتخاب نامناسب این پارامتر ممکن است به کاهش شدید بهینگی استفاده از سختافزار منجر شود. در مدلهای CNN ابعاد حلقه ها در لایه های مختلف متفاوت است و در کنار مشکل کاهش بهینگی استفاده از سختافزار، مسیر داده و طراحی حافظه ی روی تراشه نیز تحت تاثیر فنون باز کردن حلقه قرار می گیرند.

• انتقال داده و طراحی حافظهی روی تراشه

در کنار موازیسازی، سیستم حافظهی روی تراشه باید به طور کارا و بهینه دادگان لازم را به همهی واحدهای محاسبه در هر چرخه برساند.

-7-1-7 سطح طراحی سیستم

در سطح سیستم مباحث زیر مورد توجه هستند:


- مدل روفلاین (مدل سقفی)
 - تبادل و کاشی کاری حلقه
 - برنامهریزی بین لایهای
- تنظیم الگوی دسترسی به دادهها

۲-۳-دو نمونه از پیادهسازیهای شتابدهندههای شبکه عصبی روی FPGA

[77] PipeCNN -1-7-Y

PipeCNN یک پیادهسازی منبعباز از یک شتابدهنده ی CNN است که از PipeCNN یک بیادهسازی منبعباز از یک شتابدهنده ی PipeCNN استفاده می کند. دستاورد اصلی این کار یک ساختار بهینه از هستههای خط لوله- SDK for OpenCL و VGG است. شبکههای عصبی کانولووشنی در مقیاس بزرگ است. شبکههای عصبی کانولووشنی در مقیاس بزرگ است. شبکههای ۱۳ است. این معماری پیادهسازی و تست شدند. معماری طراحی شده در این روش به صورت شکل ۱۳ است. این معماری دو هستهی MemRD و MemWR دارد که کارکرد آنها انتقال داده و وزنها بین حافظهی سراسری و FPGA است. انتقال داده در بین این دو هسته با توسعه یکانال و روی تراشه انجام می شود.

هستهی هنجارسازی پاسخ محلی از دیگر هستهها جدا است زیرا ممکن است به چند الگوی دسترسی به حافظه نیاز داشته باشد.




شکل ۱۳- معماری PipeCNN [۲۳]

نویسندگان در این کار گزارش کردهاند که کوتاهترین زمان طبقهبندی برای شبکه AlexNet نویسندگان در این کار گزارش کردهاند که کوتاهترین زمان طبقهبندی برای شبکه و برای شبکه ۲۱۸ VGG-16 میلی ثانیه و برای شبکه و برای شبک و برای و برای شبک و برای و برای شبک و برای و برا

[74] FINN -Y-Y-Y

FINN یک فریم ورک برای استنتاج سریع و مقیاس پذیر در شبکه ی عصبی باینری است. در حالی که PipeCNN از دقت استاندارد شناور ۳۲ استفاده می کرد، در این کار شبکه ی باینری به کار گرفته شده است. محققین از ابزار Vivado HLS از شرکت Xilinx برای پیاده سازی استفاده کرده اند. شکل ۱۴ نحوه ی استفاده از یک شبکه ی باینری آموزش دیده و توپولوژی آن را برای توصیف کرده اند. شکل ۱۴ نحوه ی استفاده از یک شبکه ی باینری آموزش دیده و توپولوژی آن را برای توصیف کرده اند. شکل عماری جریان ناهمگن نشان می دهد.

در این کار، محققین با استفاده از یک پلتفورم FPGA ZC706 با مصرف توان کمتر از ۲۵ وات توانستند به گذردهی ۱۲٫۳ طبقهبندی در ثانیه با تاخیر ۰٫۳۱ میکروثانیه و دقت ۹۵٫۸ درصد بر روی مجموعه ی دادگان MNIST برسند.



شکل ۱۴- ساخت یک شتاب دهندهی FPGA از یک شبکهی باینری [۲۴]

۳-۳- جمعبندی

در این فصل به طور اختصاصی به شتابدهی شبکههای عصبی به کمک FPGA پرداختیم و برخی چالشهای آن را مطرح کردیم. معماری کلی این نوع طراحیها را بررسی کردیم و روشهای کلی بهینهسازی در این شتابدهندهها را مرور کردیم. در پایان دو نمونه از پیادهسازیهای شبکههای عصبی بر روی FPGA را بررسی کردیم و دیدیم که با بهینهسازی و طراحی خط لولهای به نتایج قابل توجهی از نظر تاخیر و مصرف توان برای شبکههای مطرح مثل AlexNet و VGG دست یافتهاند.

فصل چهارم پیادهسازی

پیادهسازی

همانطور که پیشتر اشاره کردیم، یکی از مهمترین و پرکاربردترین شبکههای عصبی موجود شبکه عصبی موجود شبکه عصبی کانولووشنی است. به کمک FPGA-ها، معماری شتابدهنده و عرض مسیر داده می تواند دقیقا متناسب با شبکه ی هدف طراحی شود که مزیتی نسبت به استفاده از واحدهای پردازش گرافیکی یا طراحی مدارهای ASIC است. همچنین قابلیت بازپیکربندی در FPGA-ها اجازه می دهد تا طرح یک شتابدهنده با ترکیب کردن یافتههای جدید علمی و راهکارهای نوین (مثل قابلیت دستیابی به دقت تشخیص زیاد سیستم با دقت ۲ بیتی داده [۲۶]) سازگار باشد [۴].

اخیراً سنتز سطح بالا یک روش پیادهسازی نسبتاً بالغ برای FPGA-ها است که اجازه میدهد یک توصیف نرمافزاری به سختافزار سنتز شود. سنتز سطح بالا با افزایش سطح انتزاع در طراحی و اشکالزدایی، هزینههای یکبارهی مهندسی را کاهش میدهد [۴].


در این پروژه، هدف پیادهسازی تابع کانولووشن و کاهش بعد (ادغام) مورد استفاده در شبکههای عصبی کانولووشنی برای برد زیبو بوده است. برای این پیادهسازی همچون [۲۴] از ابزار سنتز سطح بالای عصبی کانولووشنی برای برد زیبو بوده است. در این روش، مدل رفتاری مورد نظر بـرای سـنتز روی FPGA توسط یک زبان کنترل جریان مثل ++C/C توصیف میشود و ابزار سنتز سطح بالا، توصیف رفتاری ما را بـه سـخت-افزار را تولید می کند. البته نکتهی قابل توجه در این پروژه ایـن افزار نگاشت کرده و کد زبان توصیف سختافزار را تولید می کند. البته نکتهی قابل توجه در این پروژه ایـن است که هدف تنها به پیادهسازی این دو لایهی شبکهی عصبی خلاصه نشده است؛ بلکه سعی شده تا ایـن پیادهسازی با توجه به نکـات و راهکارهای بهینـهسازی اشـاره شـده در فصـلهـای دوم و سـوم بهینـه و هوشمندانه باشد. همچنین در انتها تحلیلی از تاثیر این راهکارهای بهینهسازی بر عملکرد سیستم ارائه شده است.

معماری پروژه به این صورت است که ۳ فیلتر ۳×۳ به ماتریس تصویر اعمال شده، کانولووشین محاسبه شده، سپس کاهش بعد انجام شده و نتایج در ۳ ماتریس ذخیره می شود.

Accuracy \

²⁻bit precision ^{*}

Non-Recurring Engineering costs ^r



شکل ۱۵- چرخهی کار در پروژه

۴-۱- معماری پروژه

در این فصل به تشریح پیادهسازی هستهی مالکیت معنوی و بخشهای مختلف آن می پردازیم و انتها روش آزمایش این هسته را هم به صورت شبیهسازی و هم اجرا بر روی خود برد زیبو توضیح می دهیم.

۴-۱-۱- فیلترهای اعمال شده

در این پروژه برای اعمال کانولوشن روی تصویر اولیه از سه فیلتـر تشـخیص لبـه، منبـتکـاری و تیزکردن استفاده شده است که در ادامه به معرفی آنها میپردازیم.

۴-۱-۱-۱ فیلتر تشخیص لبه سوبل۱

این فیلتر در پردازش تصویر در الگوریتمهای تشخیص لبه بسیار پرکاربرد است و تصویری میسازد که بر لبهها تاکید می کند. اسم این فیلتر از روی نام ایروین سوبل 7 از محققان آزمایشگاه هوش مصنوعی

Sobel '

Irwin Sobel 5

دانشگاه استنفورد گرفته شده است. در هر نقطه از عکس نتیجهی این فیلتر یا بردار گرادیان متناظر یا نرم این بردار است. این فیلتر بر اساس کانولوشن عمل می کند.

ماتریس این فیلتر راه در زیر میبینیم:

$$\begin{bmatrix} -1 & -2 & -1 \\ 0 & 0 & 0 \\ 1 & 2 & 1 \end{bmatrix}$$

۲-۱-۱-۴ فیلتر منبتکاری^۱

با اعمال این فیلتر بر یک عکس، هر پیکسل تصویر یا با یک برجسته سازی یا با یک سایه جایگزین می شود. این جایگزینی بر اساس روشنایی و تاریکی تصویر اصلی مشخص می شود. نواحی با کنتراست کیم با یک پس زمینه ی طوسی جایگزین می شوند. تصویر فیلتر شده نرخ تغییر رنگ در هر نقطه از تصویر اصلی را نشان می دهد. تصویر حاصل از اعمال این فیلتر بر عکس اولیه معمولا یک منبت کاری فلزی از تصویر اصلی را تداعی می کند و علت این نام گذاری هم همین است.

ماتریس این فیلتر را در زیر میبینیم:

$$\begin{bmatrix} -2 & -1 & 0 \\ -1 & 1 & 1 \\ 0 & 1 & 2 \end{bmatrix}$$

Emboss '

Contrast 5

۴-۱-۱-۳ فیلتر تیز کردن (شفافیت)

اعمال این فیلتر بر عکس ورودی، تصویری میسازد که از تصویر اصلی شفافتر (کمتر تـار) است. تصویر حاصل هرچند که شفافتر است اما در نمایش موضوعات تصویر به درستی تصویر اصلی نیست. این فیلتر لبهها، اختلالها و لکهها را تشدید می کند و همچنین ممکن است در نواحی یکدست مثـل آسـمان و سطح دریا اختلال اضافه کند.

ماتریس این فیلتر را در زیر میبینیم:

$$\begin{bmatrix} 0 & -1 & 0 \\ -1 & 5 & -1 \\ 0 & -1 & 0 \end{bmatrix}$$

۲-۱-۴ ورودیها و خروجیها

مالکیت معنوی مد نظر در این پـروژه مـیبایسـت تصـویر ورودی را دریافـت کـرده و سـه تصـویر خروجی حاصل از اعمال عملیات کانولوشن و کاهش بعـد را در خروجـی بگـذارد. از همـین رو، ورودی بـه شکل یک آرایه $IN_H \times IN_W$ انتخاب شدند. در نتیجه معرفی $IN_H \times IN_W$ انتخاب شدند. در خواهد بود.

void conv(uint8_t image_in[IN_H*IN_W], uint8_t image_out1[OUT_H*OUT_W], uint8_t i
mage_out2[OUT_H*OUT_W], uint8_t image_out3[OUT_H*OUT_W]);

Sharpen '

Declaration 5

۴-۱-۳ اندازهی تصاویر

با توجه به ابعاد نمایشگر سامانه یک توسعه ی پروژه بر روی آن انجام شده است ابتدا از تصاویر بزرگ مطابق با وضوح نمایشگر این سامانه یعنی اندازه ی ۱۳۶۶×۱۳۶۸ استفاده شد. سپس با توجه به منابع موجود روی برد هدف (زیبو) و در نظر گرفتن این نکته که بهینه سازی تاخیر مدار به افزایش مساحت آن می انجامد، اندازه های متفاوت مورد آزمایش قرار گرفتند. در انتها نیز همان طور که در بخش 7-7 می بینیم اندازه تصویر ورودی برای اجرا بر روی برد 1.00 در نظر گرفته شد که اندازه تصاویر خروجی تابع با توجه به اعمال کاهش بعد 1.00 برابر با 1.00

برای کاهش منابع حافظهای مورد استفاده و تمرکز بـر عملکـرد توابع کانولوشـن و کـاهش بعـد، تصاویر به صورت سیاه سفید در نظر گرفته شدهاند. از آنجایی که هر پیکسل در یـک تصـویر سـیاه سـفید مقداری بین ۰ تا ۲۵۵ دارد که میزان روشنایی آن پیکسـل را مشخص مـیکنـد، در ایـن معمـاری بـرای بازنمایی تصاویر از آرایههایی از مقادیر بدون علامت صحیح با طول ۸ بیت استفاده کردیم کـه بهینـهتـرین بازنمایی ممکن برای کار مورد نظر ما است؛ زیرا مقادیر بین ۰ تا ۲۵۵ را میتوان با ۸ بیت نمایش داد. البته برخی مقادیر مورد استفاده در فیلترها علامت منفی دارند که به همین جهت بـرای تعریـف هسـتهی ایـن فیلترها از مقادیر با علامت استفاده شده است.

۴-۱-۴ تابع بالا^۱ (اصلی)

برای انجام عملکرد سیستم و استفاده از توابع از پیش نوشته شده و دادهساختارهای مناسب در روش برنامهنویسی سنتز سطح بالای ویوادو، از کتابخانههای hls_video و stdint استفاده شده است.

روند کلی این تابع به این صورت است که ابتدا آرایهی ورودی تابع را به کمک توابع موجود در کتابخانهی Mat به دادهساختار هم که در پروژههای پردازش تصویر به کمک سنتز سطح بالا استفاده از آن رایج است، تبدیل میکنیم. این دادهساختار در واقع ماتریسی است که اکثر توابع کتابخانه های سنتز سطح بالای ویوادو برای عمل بر روی آن نوشته شدهاند. در همین ابتدا این ماتریس را در دو

Top Function

نمونه ی دیگر رونوشت می کنیم تا محدودیتهای خواندن از یک حافظه بر عملکرد سیستم تاثیر منفی نگذارد. البته این موضوع در پروژههای بزرگتر و پیچیده تر می تواند حائز اهمیت باشد. علت دیگر این کار این است که توابع موجود در کتابخانههای HLS معمولا دادههای موجود در دادهساختار ماتریسی ذکر شده را مصرف می کنند و پس از فراخوانی آنها این دادهساختارها تخلیه شده و برای فراخوانی بعدی قابیل استفاده نیستند. در گام بعد، سه بافر پنجرهای ۳×۳ برای قرار گیری فیلترها تعریف می کنیم و عناصر ماتریسهای معرفی شده در بخش ۴-۱-۱ را در آنها قرار می دهیم. همچنین به یک نقطه تحت عنوان لنگر نیاز داریم که در حین اعمال فیلترها بر تصویر اولیه، مشخص می کنید هسته ی فیلتر نسبت به پیکسلی که در حال پردازش آن است چگونه قرار بگیرد. به طور معمول مرکز هسته را بر روی پیکسل تحت پردازش قرار می دهند که در این پروژه نیز همین کار انجام شده است. در این مرحله ماتریس ورودی، ماتریسی برای ذخیره ی خروجی، بافر پنجرهای و نقطه ی لنگر را به تابع فیلتر دو بعدی از کتابخانه ی ماتریسی برای ذخیره ی خروجی، بافر پنجرهای و نقطه ی لنگر را به تابع فیلتر شده را به تابع کاهش ماتریسی برای دهیم تا ابعاد تصویر را کاهش دهد. در گام آخر تصویر فیلتر شده را به تابع کاهش بعد می دهیم تا ابعاد تصویر را کاهش دهد.

۴-۱-۵- تابع کاهش بعد

آرگومانهای این تابع یک آرایه به عنوان ورودی و یک آرایه با اندازه ی یک چهارم آن برای ذخیره ی خروجی هستند. عملکرد این تابع بسیار ساده است. دو حلقه ی تو در تو (برای شبیه سازی حرکت روی ماتریس دو بعدی) روی آرایه ورودی حرکت میکنند. هر بار چهار خانه تشکیل دهنده ی یک مربع در ماتریس تصویر خوانده می شود و بیشینه ی آنها در خانه ی متناظر در ماتریس خروجی نوشته می شود.

Anchor \

۲-۲- بررسی عملکرد سامانه و نیمکت آزمون در شبیهسازی

C نیمکت آزمون -1-7-4

برای بررسی عملکرد سامانه نیاز به یک نیمکت آزمون بود تا ورودیها را به تابع اصلی بدهـ د خروجیها را دریافت کند.

روند کلی این نیمکت آزمون به این صورت است که ابتدا یک عکس را از حافظه ی سخت سامانه ی توسعه با توابع OpenCV میخواند و دادهساختار Mat را به عنوان خروجی دریافت می کند. سپس به کمک توابع رونوشت حافظه ، عناصر این دادهساختار را در آرایه ی قابل ارائه به تابع اصلی رونویسی می کنیم. حال تابع اصلی را فراخوانی کرده و پس از اتمام آن خروجیها را بار دیگر به دادهساختار ماتریسی تبدیل کرده و در نهایت با توابع OpenCV تصاویر خروجی را در حافظه ی سخت مینویسیم.

تصاویر زیر برای ارائه در این گزارش با اندازههای بزرگ ورودی ۱۰۰۰×۵۶۲ به سامانه داده شـده-اند.



شکل ۱۶- تصویر ورودی به نیمکت آزمون با اندازهی ۱۰۰۰×۵۶۲

memcpy \



شکل ۱۷- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی تشخیص لبه



شکل ۱۸- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی منبت کاری



شکل ۱۹- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی تیزکردن (شفافسازی)

تصویر شکل ۱۶ به عنوان ورودی به تابع بالا داده شده است و همانطور که در اشکال ۱۷، ۱۸ و ۱۹ میبینیم فیلترهای اشاره شده بر روی آنها اعمال شده است. نمونهی دیگری از اجرای شبیهسازی بر روی یک تصویر ورودی را در ادامه در تصاویر ۲۰ تا ۲۳ میبینیم.



شکل ۲۰- تصویر ورودی به نیمکت آزمون با اندازهی ۱۰۰۰×۵۶۲



شکل ۲۱- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی تشخیص لبه



شکل ۲۲- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی منبتکاری



شکل ۲۳- تصویر ۵۰۰×۲۸۱ فیلتر شده با هستهی تیزکردن (شفافسازی)

در ادامه خروجیهای تصویر شکل ۱۶ را با سایز طراحی کوچـکتـر (ورودی ۱۶۴×۹۲ و خروجـی ۴۶×۸۲) میبینیم.



(ب) خروجی منبت کاری



(الف) خروجی تشخیص لبه



(ج) خروجی تیزکردن

شکل ۲۴- خروجیهای طرح نهایی

۲-۲-۴ پیادهسازی کد نرمافزاری

همان طور که در بخش قبل دیدیم، خروجیهای تولید شده همان خروجیهای مورد انتظار هستند اما برای اثبات این موضوع نیاز داریم تا ماتریس خروجی را با کد نرمافزاری مشابه مقایسه کنیم و از یکسان بودن آنها اطمینان حاصل کنیم. به همین جهت کدی مشابه برای انجام دو عمل کانولوشن و کاهش بعد به زبان ++C و با نرمافزار Visual Studio نوشتیم که به کمک توابع معادل در کتابخانههای OpenCV به انجام اعمال مورد نظر ما تنها با استفاده از پردازندهی مرکزی میپردازد. این برنامه را بر روی سامانهی توسعه که مبتنی بر ویندوز ۱۰ است اجرا کردیم. از ۱۰۰ تصـویر از مجموعـه دادهی MNIST [۱۰] بـه عنوان ورودیهای این برنامه استفاده شد. ابتدا این تصاویر را به نیمکت آزمون نوشته شده برای ماژول سختافزاری دادیم و خروجیهای تولید شده توسط شبیهسازی را در حافظهی سیستم توسعه نوشتیم که شامل سه تصویر خروجی برای هر ورودی و مجموعاً ۳۰۰ تصویر خروجی بودند. برنامهی نرمافزاری نوشــته شده ابتدا همان ۱۰۰ تصویر ورودی یاد شده از مجموعه دادهی MNIST را خوانـده و عمـل کانولوشـن و کاهش بعد را با همان فیلترهای استفاده شده در ماژول سختافزاری انجام میدهد. سپس فایلهای تصاویر حاصل از نیمکت آزمون را نیز به این برنامه میدهیم و برنامـه آنهـا را از روی حافظـهی سیسـتم توسـعه خوانده و عناصر ماتریسهای آنها را تک به تک با عناصر ماتریسهای تصاویر خروجی که خود به صورت نرمافزاری به دست آورده است مقایسه می کند و تعداد پیکسلهای مغایر در کل مجموعهی ۳۰۰ تصویر را در خروجی نمایش میدهد. پس از اجرای این روند مشاهده شد که که تصاویر خروجی حاصل از شبیه-سازی نیمکت آزمون کد HLS و خروجی حاصل از اجرای برنامهی نرمافـزاری زبـان ++C دقیقـاً یکسـان هستند.

۳-۲-۴ شبیهسازی توأم C و RTL

از طرفی دیگر برای اینکه مطمئن باشیم که خروجیهای حاصل از کدهای HDL حاصل از سنتز مطبعت باشیم که خروجیهای حاصل از سنتز مطبعت و RTL و C ماژول سختافزاری در شبیه سازی پس از سنتز نیز درست هستند، از شبیه سازی تـوأم زبـان

Windows \

استفاده کردیم. نیمکت آزمون را مطابق نیاز تغییر دادیم تا خروجی ماژول سختافزاری را با دادههای طلایی مقایسه کند. منظور از دادههای طلایی خروجیهای درست و مورد انتظار است. این خروجیها را از کد نرمافزاری ذکر شده در پاراگراف قبل به دست آورده و فایلهای آنها را به نیمکت آزمون میدهیم. در نیمکت آزمون پس از فراخوانی تابع بالا (اصلی) و تولید خروجیها توسط این تابع، خروجیها را برای همه تیمکت آزمون پس از فراخوانی تابع بالا (اصلی) و تولید خروجیها توسط این تابع، خروجیها را برای همه تابع اصلی (که همان خروجی شبیه سازی RTL است) با دادههای طلایی وجود داشت مقدار «یک» و در غیر این صورت مقدار «صفر» را برمیگردانیم. بخش شبیهسازی توأم C و RTL در ابزار سنتز سطح بالای ویوادو تنها هنگامی گزارش موفقیتآمیز بودن شبیهسازی را میدهد که تابع main در نیمکت آزمون مقدار صفر را برگرداند. تصمیم گیری بالا نیز به همین دلیل بوده است. روشی که در اینجا برای سنجش صحت عملکرد استفاده شده است مطابق با مثالهای خود شرکت Xilinx است که در هنگام نصب مجموعهی نرمافزاری ویوادو می توان نسبت به نصب این مثالها نیز اقدام کرد. در شکل ۲۵ میبینیم که مجموعهی شبیهسازی هیزمان موفقیتآمیز بوده است.

Cosimulation Report for 'conv'

Result							
		Latency				Interval	
RTL	Status	min	avg	max	min	avg	max
VHDL	NA	NA	NA	NA	NA	NA	NA
Verilog	Pass	3250	3250	3251	3250	3250	3251

RTL و \mathbf{C} منتيجهي شبيهسازي توأم \mathbf{C}

در انتها برای اطمینان کامل از عملکرد سامانه پس از نشستن بر روی برد، خروجیها را برای چند تصویر ورودی حاصل از اجرای ماژول بر روی خود برد میبینم. در بخش بعدی به این موضوع پرداخته شده است.

۴-۳- بررسی عملکرد سامانه بر روی برد

برای سنجش صحت عملکرد هستهی مالکیت معنوی پیادهسازی شده در بخش ۱-۴ پس از تمام مراحل سنتز و بر روی سختافزار برد (مشابه حالتی که در نهایت و در عمل باید از آن استفاده کرد)، نیاز داریم تا این هسته را در یک طراحی جامع در خود نرمافزار ویوادو مورد استفاده قرار دهیم تا بتوانیم جریان بیت تولید کنیم و پس از برنامهریزی برد با جریان بیت تولیدی، خروجیهای حاصل از اجرای هسته بر روی برد را ببینیم.

۴-۳-۱ طرح ویوادو

در راستای طراحی این طرح جامع که شامل ماژول نوشته شده است، دو چالش بزرگ وجود داشت که مورد اول نحوه ی رد و بدل کردن داده بین هسته ی مالکیت معنوی طراحی شده و یک حافظه ی قابل خواندن و نوشتن بود و مورد دوم به اندازه ی تصاویر ورودی و خروجی با توجه به منابع موجود بر روی برد مربوط می شد. برای عبور از این چالشها به منظور اجرای برنامه بر روی ببرد از یک ماتریس تصویر ورودی قرار گرفته در یک فایل سرآیند ابرای دادن ورودی به ماژول استفاده کردیم. خروجیهای ماژول را در طرح پیاده شده در ویوادو به هستههای اشکالزدایی که در واقع کاوشگر امواج عبوری از یک نقطه ی مدار هستند، متصل کردیم تا بتوانیم سیگنالهای خروجی از ماژول را ببینیم. همچنین برای اینکه بتوانیم از ترفندهای بهینه سازی زمان اجرای کار استفاده کنیم (که این بهینه سازیها به صورت طبیعی منجر به افزایش مساحت ماژول می شوند) و همچنین برای اینک بتوانیم خروجی های گرفته شده در هسته اشکال زدایی را ساده تر ببینیم و بخوانیم، از تصاویر کوچک با اندازه ی ورودی ۲۰×۲۰ و خروجی گنه استفاده کردیم.


برای سنجش عملکرد بر روی برد، یک پروژه در نرمافزار ویوادو ساختیم و یک طرح بلوکی برای آن ایجاد کردیم. در این طرح بلوکی، هسته ی مالکیت معنوی ساخته شده توسط ابزار HLS را در کناریک

Header File

Debugging '

Probe '

پردازنده ی نرم Zynq و چند ماژول ارتباط بینابینی، ماژول بازنشانی و ماژول اشکالزدایی قرار دادیم. شکل این طرح بلوکی را در شکل ۲۶ میبینید.



شکل ۲۶- تصویر طرح بلوکی فضای آزمون ${f P}$ بر روی برد

برای راهاندازی هستهی مالکیت معنوی و دادن کلاک به آن از پردازنده ی Zynq استفاده کردهایم. در طراحیهای پیچیده تر و به طور مثال به منظور ساخت یک شبکهی عصبی کامل می توان از این پردازنده برای مدیریت و کنترل کل طرح استفاده کرد و سامانه را به یک همطراحی پیچیده ی نرمافزار و سختافزار تبدیل کرد. نیاز به ماژول بازنشانی نیز واضح است. به کارگیری ماژولهای ارتباط بینابینی نیز برای ارتباط دادن درگاههای ارباب در خروجی ماژول سختافزاری به درگاههای برده در پردازنده هستند. دقت شود که عرض داده برای درگاههای برده با کارایی بالا در پردازنده ی Zynq به صورت پیشفرض ۶۴ بیتی هستند که آنها را به ۳۲ تغییر دادیم تا با خروجی ماژول سختافزاری همسان باشند. همچنین ماژول سختافزاری مطمئن در پردازنده فعال کردیم تا با دیدن یک علامت در این درگاه، از راهاندازی ماژول سختافزاری مطمئن شویم.

Co-Design \

پس از قرار دادن عناصر طراحی در کنار هم با استفاده از ابزار صحتسنجی طرح در نرمافزار ویوادو مطمئن شدیم که اتصالات به درستی برقرار هستند، فضاهای آدرسدهی برای درگاههای مختلف همپوشانی ندارند و به طور کلی طرح عیبی ندارد. سپس یک بستهبندی خودکار زبان توصیف سختافزار ساختیم تا پین های طرح را بر روی پینهای برد نگاشت کند. سپس طرح را سنتز و پیادهسازی کرده و در نهایت جریان بیت را تولید کرده و سختافزار تولید شده را استخراح کردیم.

در این مرحله، بستهی توسعه نرمافزار زایلینکس را باز کردیم و یک پروژه در آن ساختیم تا بتوانیم برای پردازنده کد بنویسیم و از این طریق ماژول سختافزاری را راهاندازی کنیم.

در ویوادو ابزار مدیریت سختافزار را باز کرده و برد را از طریق کابل USB به سیستم توسعه متصل کردیم. برد را برنامهریزی کرده و پایانهی بستهی توسعهی نرمافزاری زایلینکس را به درگاه USB متصل کردیم. به آن متصل است وصل کردیم و سپس برنامهی راهاندازی را بر روی سخت افزار اجرا کردیم. به این شکل طرح به راه افتاده و ماژولهای اشکالزدایی شروع به کار میکنند. در این زمان می توانیم با حساس کردن این ماژولها به تغییرات مورد نظر ما در سیگنالهای کنترلی خروجی ماژول مثل حساس کردن این ماژولها به تغییرات مورد نظر ما در سیگنالهای کنترلی خروجی ماژول مثل خروجی ز برد را ببینیم.

۴-۳-۲ اجرا بر روی برد

همانطور که شرح دادیم برنامه را بر روی برد برده و برای چند ماتریس ورودی اجرا کردیم که خروجیهای متناسب با آنها حاصل شدند و در ادامه آنها را میبینیم.

Validate Design

HDL Wrapper '

Pin '

۴-۳-۲-۱ نمونهی اول

ورودی اول در شکل ۲۷ آورده شده است. همچنین خروجیهای مورد انتظار حاصل از اجرای کد نرمافزاری اشاره شده در بخش ۴-۲-۲ را برای این ورودی در شکل ۲۸ میبینیم.

г205	166	118	88	74	81	89	106	157	ן215
169	117	94	86	79	75	63	90	113	177
139	105	95	75	58	73	79	80	98	142
118	100	95	78	67	78	80	79	82	115
96	93	80	80	74	75	58	84	96	90
88	71	51	58	76	80	92	105	91	87
106	89	73	71	97	86	97	92	82	102
150	93	105	72	65	56	57	64	65	158
215	133	77	82	65	54	56	54	125	236
L ₂₃₂	237	176	112	68	56	91	170	249	252

شکل ۲۷- ماتریس تصویر ورودی اول به برد

լ205	14	64	255	255ๅ	Γ0	0	0	0	0]	
54	13	99	126	179	0	11	39	26	0	
90	108	153	170	127	12	0	84	77	16	
255	137	97	110	255	255	144	0	0	255	
L_{255}	135	97	255	255 ^J	L_{255}	255	46	255	255	

(ب) خروجی مورد انتظار از فیلتر منبت کاری

(الف) خروجی مورد انتظار از فیلتر تشخیص لبه

լ255	148	102	132	255ๅ
198	122	95	106	222
118	110	85	186	133
243	210	187	178	255
L_{255}	148 122 110 210 255	56	255	255

(ج) خروجی مورد انتظار از فیلتر شفافیت

شکل ۲۸- خروجیهای مورد انتظار با ورودی شکل ۲۷

خروجیهای دیده شده از ماژولهای اشکالزدایی یا همان امواج میلههای کاوشگر حاصل از اجرای ماژول بر روی برد برای این ورودی به صورت زیر بوده است:

مقادیر قرار گرفته بر روی درگاه تشخیص لبه:

00000000, 00, 000b27, 1a00, 0c00, 544d10, ff, 900000ff, ffff2eff, ff حاصل تبدیل این مقادیر به مبنای ده:

0,0,0,0,0,0,11,39,26,0,12,0,84,77,16,255,144,0,0,255,255,255,46,255,255
مقادیر قرار گرفته بر روی درگاه منبت کاری:

cd0e40ff, ff, 360d63, 7eb3, 5a6c, 99aa7f, ff, 89616eff, ff8761ff, ff
حاصل تبدیل این مقادیر به مبنای ده:

205,14,64,255,255,54,13,99,126,179,90,108,153,170,127,255,137,97,110,255,255,135,97,255,255

مقادیر قرار گرفته بر روی درگاه شفافیت:

ff946684, ff, c67a5f, 6ade, 766e, 55ba85, f3, d2bbb2ff, ffff38ff, ff
حاصل تبدیل این مقادیر به مبنای ده:

255,148,102,132,255,198,122,95,106,222,118,110,85,186,133,243,210,187,178,255, 255,255,56,255,255

همان طور که مشاهده می کنیم مقادیر دقیقاً با آرایه ی یک بعدی شده ی ماتریسهای خروجی مورد انتظار یکسان هستند و نتیجه می گیریم که ماژول به درستی بر روی برد کار کرده است.

۴-۳-۲-۲ نمونهی دوم

ورودی دوم در شکل ۲۹ آورده شده است. همچنین خروجیهای مورد انتظار حاصل از اجرای کـد نرمافزاری اشاره شده در بخش ۴-۲-۲ را برای این ورودی در شکل ۳۰ میبینیم.

L0	0	0	0	4	0	0	0	0	ر 0
0	0	6	136	203	188	28	0	0	0
0	0	55	176	34	200	73	0	0	0
0	0	3	0	67	222	18	0	0	0
0	0	0	15	217	77	0	0	0	0
0	0	0	142	176	0	0	0	0	0
0	0	33	240	41	0	0	15	45	15
0	0	31	223	204	214	175	189	176	65
0	0	0	18	38	63	43	10	0	0
L_0	0	0	0	0	0	0	0	0	0 J

شکل ۲۹ ماتریس تصویر ورودی دوم به برد

Γ116	255	255	0	0	Γ55	255	255	255	0]
61	228	255	0	0	0	0	82	14	0
66						255	138	75	120
95	255	252	255	255	31	221	255	255	255
L_0	76	90	0	0 -	L ₀	0	0	0	0]

(ب) خروجی مورد انتظار از فیلتر منبت کاری

(الف) خروجی مورد انتظار از فیلتر تشخیص لبه

L0	255	255	0	0]
0	255	255	119	0
0	255 255 255 255 0	255	0	0 0 0 255 0
0	255	255	255	255
L_0	0	20	0	0]

(ج) خروجی مورد انتظار از فیلتر شفافیت

شکل ۳۰- خروجیهای مورد انتظار با ورودی شکل ۲۹

خروجیهای دیده شده از ماژولهای اشکالزدایی یا همان امواج میلههای کاوشگر حاصل از اجرای ماژول بر روی برد برای این ورودی به صورت زیر بوده است:

مقادیر قرار گرفته بر روی درگاه تشخیص لبه:

37ffffff, 00, 000052, 0e00, 21ff, 8a4b78, 1f, ddffffff, 00000000, 00

حاصل تبدیل این مقادیر به مبنای ده:

55,255,255,0,0,0,0,82,14,0,33,255,138,75,120,31,221,255,255,255,0,0,0,0,0,0 مقادیر قرار گرفته بر روی درگاه منبت کاری:

74ffff00, 00, 3de4ff, 0000, 42ff, ff6969, 5f, fffcffff, 004c5a00, 00 حاصل تبدیل این مقادیر به مبنای ده:

116,255,255,0,0,61,228,255,0,0,66,255,255,105,105,95,255,252,255,255,0,76,90,0,0 مقادیر قرار گرفته بر روی درگاه شفافیت:

00ffff00, 00, 00ffff, 7700, 00ff, ff0000, 00, ffffffff, 00001400, 00 حاصل تبدیل این مقادیر به مبنای ده:

0,255,255,0,0,0,255,255,119,0,0,255,255,0,0,0,0,255,255,255,0,0,20,0,0
همان طور که مشاهده می کنیم مقادیر دقیقاً با آرایهی یکبعدی شدهی ماتریسهای خروجی مورد انتظار یکسان هستند و نتیجه می گیریم که ماژول به درستی بر روی برد کار کرده است.

۴-۴ جمع بندی

در این فصل توانستیم به کمک مطالبی که در فصلهای گذشته بیان کردیم، یک ماژول سخت- افزاری پیادهسازی کنیم تا محاسبهی کانولوشن و انجام عمل ادغام را بر روی FPGA انجام دهـیم. رونـد اشاره شده در بخش 7-7 را بـرای ماتریسهای ورودی بـا انـدازهی 70 و خروجی بـا انـدازهی 70 و خروجی با اندازهی 70 و ممینطور برای ماتریسهای ورودی با اندازهی 70 و خروجی با اندازهی 70 نیز تکـرار کردیم که در آن موارد نیز سختافزار به درستی عمل کرد. در این پیادهسازی از دو رهنمـود بهینـهسازی جریان داده و خط لولهسازی حلقهها نیز استفاده کردیم که موجب کاهش تاخیر شدند. در فصل آینـده بـه تفصیل به نتایج حاصل و تاثیر این بهینهسازیها خواهیم پرداخت.

فصل پنجم جمعبندی و کارهای آینده

جمع بندی و کارهای آینده

۵-۱**-** جمع بندی

در این پروژه، هدف پیادهسازی تابع کانولوشن و تابع کاهش بعد بر روی FPGA به کمک ابزار سنتز سطح بالای ویوادو بوده است. این دو تابع از توابع اصلی و حیاتی شبکههای عصبی کانولوشنی هستند و پیادهسازی بخشهای پرهزینه از یک سامانهی نرمافزاری بر روی FPGA، همچون کاری که در این پروژه انجام شد، که شتابدهی خوانده میشود از مباحث روز علوم کامپیوتر است. در این پروژه توانستیم دو تابع کانولوشن و کاهش بعد را با پیاده سازی سختافزاری شتابدهی کنیم. برای این پیاده سازی از ابزار قدرتمند سنتز سطح بالای ویوادو استفاده کردیم که نسبت به پیادهسازی با زبان انتقال ثبات بسیار سریعتر و کمهزینهتر است.

همانطور که در بخشهای ۴-۲ و ۴-۳ مشاهده کردیم، ماژول سختافزاری پیادهسازی شده به روشهای مختلف شبیهسازی و اجرا بر روی برد مورد آزمایش قرار گرفت و دیدیم که به درستی عمل کرده و خروجیهای مورد انتظار را تولید می کند.

۵-۱-۱- تحلیل کارایی و مشاهدهی تاثیر روشهای بهینهسازی

در این بخش میخواهیم به طور خلاصه به تحلیل کارایی مالکیت معنوی طراحی شده بپردازیم. برای این منظور روی تصاویر با اندازه ی ورودی $97\times18^{+}$ و خروجی $18\times18^{+}$ کار میکنیم.

طرح اولیه بدون اعمال هرگونه بهینهسازی غیر خودکار (آنچه که طبق رهنمودهای نویسنده به ابزار دیکته شود) دارای میانگین تاخیر ۲۰۳۳۶ چرخهی کلاک برای آمادهسازی خروجیهاست. نتیجه- ی گزارش زمان و کارایی سنتز به صورت زیر است:

■ Summary

Latency		Interval		
min	max	min	max	Type
203336	203336	203337	203337	none

جدول ۲- تاخیر طراحی پیش از بهینهسازی

─ Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	633
FIFO	0	-	40	160
Instance	0	12	3040	3668
Memory	24	-	10	3
Multiplexer	-	-	-	239
Register	-	-	305	-
Total	24	12	3395	4703
Available	120	80	35200	17600
Utilization (%)	20	15	9	26

جدول ۳- میزان استفاده از منابع برد پیش از بهینهسازی

برنامه ی اشاره شده در بخش 7-7-7 را به گونه ای تغییر می دهیم تا زمان آماده شدن خروجیها بر روی سامانه ی توسعه (که یک رایانه ی HP با پردازنده 7 Core 7 و که به ماژول سخت افیزاری داده محاسبه کند. میانگین زمان اجرا بر روی همان تصویر ورودی 77×19 که به ماژول سخت افیزاری داده ایم با 100 مرتبه اجرا برابر 700 نانوثانیه است. از طرفی طول دوره ی چرخه ی ساعت پیش بینی شده در سنتز، شده برای سخت افزار طراحی شده 100 نانوثانیه است که با توجه به تعداد کلاک پیش بینی شده در سنتز، زمان اجرای برنامه ی سخت افزاری بدون هیچ گونه بهینه سازی 100 100 نانوثانیه پیش بینی می شود که حدود 100 میلیون نانوثانیه از برنامه ی نرم افزاری سریع تر است. البته نکته ی دیگری که قابل توجه است این حدود 100 ممکن است بتوان کلاک طرح را کمتر از 100 نانوثانیه قرار داد که در آن صورت این اختلاف بیشتر نیز می شود. از طرف دیگر معمولا در کاربردهای پردازش تصویر با افزایش اندازه ی ورودی عملکرد بیشتر نیز می شود. از طرف دیگر معمولا در 100 و محاسبات 100 و محاسبات

در پیادهسازی این ماژول سختافزاری، جهت بهینهسازی تاخیر و کارایی طرح، طبق مطالبی که در بخش ۲-۲-۳ به آنها اشاره شد، از دو رهنمود DATAFLOW و PIPELINE استفاده شد.

رهنمود DATAFLOW به کل تابع اصلی برنامه اعمال می شود و باعث می شود تا خط لولهسازی در سطح کارها فعال شود و حلقه ها یا توابع مختلف موجود در طراحی به صورت همروند کار کنند.
برای مثال در طرح ما عملیات مربوط به محاسبه ی کانولوشن با فیلتر دوم ربطی به عملیات مربوط به
محاسبه ی کانولوشن با فیلتر اول ندارد؛ در نتیجه این دو عملیات می توانند به صورت همروند و با هم
اجرا شوند. در مورد فیلتر سوم نیز همین شرایط برقرار است.

از طرفی عملیات مربوط به تابع کاهش بعد به نحوی نوشته شدهاند که محاسباتی که بـه تولیـد هر یک از پیکسلهای تصویر خروجی میانجامند هیچگونه وابستگی به عملیات مربوط به سایر پیکسلها ندارند و در نتیجه می توان تمام پیکسلهای خروجی را به صورت موازی محاسبه کـرد و در واقـع نیـازی اجرای به ترتیب حلقه وجود ندارد. به همین دلیـل، روی هـر دو حلقـهی تـابع کـاهش بعـد از رهنمـود اجرای به ترتیب حلقه وجود ندارد. به همین دلیـل، روی هـر دو حلقـهی تـابع کـاهش بعـد از رهنمـود اجرای به ترتیب حلقه وجود ندارد. به همین دلیـل، روی هـر دو حلقـهی تـابع کـاهش بعـد از رهنمـود

اضافه کردن این رهنمودها خود به توجه و اعمال برخی تغییرات نیاز داشت. مثلاً برای اینکه اجرای همروند کارها برای سه فیلتر مورد نظر ممکن شود، به سه نسخهی یکسان از آرایهی ورودی نیـاز داشتیم. این موضوع خود باعث سه برابر شدن متغیرهای درون ماژول می شد که در نتیجه به تعداد سه برابر حافظهی BRAM بر روی برد نیاز داشتند و در نتیجه طرح برای اندازههای بزرگتر بر روی برد زیبو جا نمی شد. تبدیل کردن متغیرهای میانی به نوع ایستا این مشکل را کمتر می کند زیرا باعث می-شود یک بار و برای کل طول عمر برنامه تعریف شوند؛ در نتیجه چند نمونه از هر یـک از آنهـا سـاخته نشود. از آنجا که تابع تبدیل جریان آرایهی ورودی به دادهساختار Mat دادهی ورودی را مصرف می کند، نمی توان سه بار روی یک جریان ورودی آن را فراخوانی کرد. در نتیجه بایید بیه روش دیگری از ورودی رونویسی می کردیم که به کمک تابع Duplicate ممکن شد. ورودی این تابع که پیش از این، دستور نوشتن بر روی آن از منبع جریان ورودی را دادهایم حال باید توسط تابع Duplicate خوانده شود. یعنی نیاز داشتهایم تا هم در این متغیر (آرایه) بنویسیم و هم از آن بخوانیم؛ چنـین امـری روی یـک آرایـهی ایستا در ابزار HLS ممکن نیست. در نتیجه بار دیگر مجبور شدیم تا آرایههایی که به این تابع به عنوان ورودی می دهیم را از حالت ایستا خارج کنیم. از طرفی به کارگیری رهنمود خط لوله سازی حلقه ها باعث می شود تا تعداد جدول های جستوجو مورد نیاز بیشتر شود. برای مثال همان طور که در جـدول ۵ مـی-بینید، استفاده از این رهنمود در طرح با اندازهی فعلی موجب میشود که ماژول ما بر روی برد زیب و جا نشود.

Summary

Latency		Interval		
min	max	min	max	Туре
23152	23152	16602	16895	dataflow

جدول ۴- تاخیر طرح پس از بهینهسازی

Summary

_				
Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	76
FIFO	0	-	100	379
Instance	8	1	6503	24603
Memory	24	-	0	0
Multiplexer	-	-	-	90
Register	-	-	15	-
Total	32	1	6618	25148
Available	120	80	35200	17600
Utilization (%)	26	1	18	142

جدول ۵- میزان استفاده از منابع برد پس از بهینهسازی

با مشاهدهی جدول ۴ و مقایسهی آن با جدول ۲ میبینیم که تنها با اعمال دو نمونه بهینهسازی بر روی طرح اولیه توانستیم زمان تاخیر آمادهسازی خروجی را از ۲۰۳۳۳۶ چرخهی ساعت به تنها ۲۳۱۵۲ چرخهی ساعت کاهش دهیم. این بدین معناست که با این بهینهسازی ۸٫۷ برابر سرعت را نسبت به ماژول سختافزاری اولیه و ۳۰ برابر نسبت به برنامهی نرمافزاری نوشته شده بر روی سامانهی توسعه افزایش دادهایم. باید توجه شود که پیادهسازی اولیه بر روی سختافزار نسبت به نرمافزار تنها حدود ۳ برابر سریع تر بوده است. ممکن است با تلاش برای بهینهسازی خود برنامهی نرمافزاری مثلا با اعمال تغییر روی آن برای اجرا بر روی رشتههای متفاوت روی پردازندهی مرکزی نیز بتوانیم به چنین تسریعی برسیم. از این رو ما در این تحقیق به این تسریع بسنده نکرده و تلاش کردیم تا ماژول سختافزاری طراحی شده با اختلاف قابل توجهی نسبت به نرمافزار سریع تر باشد.

V است از آنجا که اندازه ی طرحی که در بخش -7-7 بر روی برد اجرا کردیم بسیار کوچک تر بود (ورودی 1.0×1.0)، مشکل کمبود جداول جستوجو پس از اعمال بهینه سازی که در جدول 0.00 میبینیم در آن طرح وجود نداشت.

در انتها دیدیم که توانستیم به کمک پیادهسازی دو عمل کانولوشن و کاهش بعد بر روی FPGA به شتابدهی این عملیات بپردازیم. از این پروژه میتوان به عنوان هستهی محاسبات کانولوشن و کاهش بعد در یک شبکهی عصبی کانولوشنی کامل استفاده کرد و به سرعت بالاتری در اجرای این شبکهها دست یافت.

۵-۲-کارهای آینده

شتابدهی سختافزاری در کاربردهای هوش مصنوعی و شبکههای عمیق و به خصوص با استفاده از ابزارهای سنتز سطح بالا از تحقیقات بهروز و لبهی علم در زمینههای هوش مصنوعی و سخت- افزار است که جای خالی کارهای بسیار پیچیده تر و حرفهای تر از آنچه در این پروژهی کارشناسی انجام شد، در سطح پروژههای کارشناسی ارشد و دکتری در سطح دانشکده خالی بود. بهروز بودن این تکنولوژی و دشوار تر بودن طراحیهای سختافزاری علت اصلی نبود منابع ساده ی آموزشی برای انجام کارهای مشابه است. نحوه ی استفاده از ابزار ویوادو و هستههای مالکیت معنوی از پیش نوشته شده، تحلیل نتایج و رفع مشکلات، استفاده ی درست از روشهای بهینه سازی، چگونگی کار با انواع توابعی که ابزار پس از سنتز برای استفاده در مجموعه ی توسعه ی نرمافزار تولید می کند، تخصیص آدرسهای سختافزاری به ماژولهای مختلف موجود در یک طرح و کار کردن با این آدرسها و موارد دیگر همگی چالشهایی هستند که در این نوع پروژهها با آنها درگیر می شویم.

استفاده از طراحیهای توأم سختافزار و پردازنده در کنارهم میتواند به شتابدهی بسیار خوب محاسبات در شبکههای عصبی و کاربردهای پردازش تصویر بیانجامد و این امر در کارهای انجام شده در منابع [۲۳] و [۲۴] مشهود است. در نتیجه تلاش برای عبور از چالشهای اشاره شده میتواند به تولید محصولاتی به روشهای دیگر توان مصرفی کمتری دارند، محصولاتی به روشهای دیگر توان مصرفی کمتری دارند، گذردهی بیشتری دارند و حجم آنها کوچک است و میتوانند در سامانههای نهفته مورد استفاده قرار گیرند.

کار بر روی پروژه ی ارائه شده در همین گزارش را می توان ادامه داد. استفاده از دیگر روشهای بهینه سازی که در بخش ۳-۲-۲ برخی از آنها را بررسی کردیم اولین قدم در این مسیر است. استفاده از این ماژول در یک طراحی توام در کنار یک پردازنده و کنترل و رد و بدل کردن داده بین پردازنده و ماژول از کارهایی است که به عنوان یکی از با اهمیت ترین کارهای آینده به شدت توصیه می شود؛ زیرا پیش نیازیست که رفع آن موجب باز شدن مسیر برای ایجاد طراحیهای جامع و کامل شبکههای عصبی و به کلی شتاب دهی محاسبات بر روی FPGA می شود. یکی از روشهای مطرح برای انجام این کار استفاده از هستههای مالکیت معنوی دسترسی مستقیم به حافظه است. فراهم کردن امکان خواندن

داده ها از یک حافظه ی خارجی مانند حافظه ی SD موجود روی برد زیبو و نوشتن خروجی بر روی آن، گام بعدی در راستای تولید یک سامانه ی کامل و یک محصول نهایی ست.

پس از طی کردن این مسیر میتوان به سایر چالشهای موجود در شتابدهی سختافزاری با FPGA پرداخت و علاوه بر بهینهسازی معماری طرح بر روی سختافزار، طراحی و معماری خود شبکه ی عصبی و دادهساختارهای موجود روی آن را تغییر داد و بهینه کرد. مشکلات مربوط به بازنمایی وزنهای عصبی به گونهای که به فضای ذخیرهسازی کمتری نیاز داشته باشد و بر روی منابع محدود یک تراشهی FPGA قرار بگیرد از این دست چالشهاست.

از دیگر نکات قابل توجه این است که برای شتابدهی یک پروژه ابتدا باید قسمتی از برنامه که بیشترین پیچیدگی محاسباتی را دارد یا فراوانی فراخوانی آن بسیار زیاد است و بیشتر زمان اجرا را به خود اختصاص میدهد، پیدا کرد. ما در این پروژه به سخنان تحقیقات گذشته اکتفا کرده و به تسریع قسمت کانولوشن پرداختیم؛ اما در یک طرح بزرگ بهتر است تا ابتدا برنامه ی نرمافزاری با ابزارهای پروفایلینگ مورد تحلیل قرار گیرد و سپس نسبت به انتخاب بخشهایی که به شتابدهی نیاز دارند، اقدام شود.

منابع و مراجع

- [1] Kaiyuan Guo, Shulin Zeng, Jincheng Yu, Yu Wang, Huazhong Yan, "[DL] A Survey of FPGA-Based Neural Network Inference Accelerator," *Tsinghua University*, 2018.
- [2] Ole Martin Skafså, "FPGA implementation of a Convolutional Neural Network for 'Wake up word' detection," *Norwegian University of Science and Technology*, 2017.
- [3] Riccardo Albertazzi, "Implementation of a Binary CNN on FPGA with High-Level Synthesis Tools," *University of Bologna*, 2018.
- [4] Jin Hee Kim, Brett Grady, Ruolong Lian, John Brothersy, Jason H. Anderson, "FPGA-Based CNN Inference Accelerator Synthesized from Multi-Threaded C Software," *University of Toronto*, 2018.
- [5] A. L. Samuel, "Some Studies in Machine Learning Using the Game of Checkers," *IBM Journal of Research and Development*, pp. 210–229, 1959.
- [6] T. M. Mitchell, "Machine Learning," *McGraw-Hill Science/Engineering/Math*, 1997.
- [7] C. M. Bishop, "Pattern Recognition and Machine Learning," Springer, 2006.
- [8] M. Nielsen, "Neural Networks and Deep Learning," [Online]. Available: http://neuralnetworksanddeeplearning.com/index.html. [Accessed May, 2019].
- [9] Stanford, "CS231n Convolutional Neural Networks for Visual Recognition," [Online]. Available: http://cs231n.github.io. [Accessed May, 2019].
- [10] Y. LeCun, L. Bottou, Y. Bengio, and P. Haffner, "Gradient-Based Learning Applied to Document Recognition," *Proceedings of the IEEE*, 86(11), pp. 2278–2324, 1998.
- [11] Xilinx, "Introduction to FPGA Design with Vivado High-Level Synthesis UG998," 2019.

- [12] Xilinx, "Vivado Design Suite User Guide High-Level Synthesis UG902," 2015.
- [13] DIGILENT, "Zybo Reference Manual," [Online]. Available: https://reference.digilentinc.com/reference/programmable-logic/zybo/reference-manual. [Accessed May, 2019].
- [14] Mingxing Tan, Bo Chen, Ruoming Pang, Vijay Vasudevan, and Quoc V Le, "Mnasnet: Platform-aware neural architecture search for mobile," *arXiv preprint arXiv:1807.11626 (2018)*, 2018.
- [15] Xin Wang, Fisher Yu, Zi-Yi Dou, and Joseph E Gonzalez, "Skipnet: Learning dynamic routing in convolutional networks," *arXiv preprint arXiv:1711.09485* (2017), 2017.
- [16] Junsong Wang, Qiuwen Lou, Xiaofan Zhang, Chao Zhu, Yonghua Lin, and Deming Chen, "Design Flow of Accelerating Hybrid Extremely Low Bit-width Neural Network in Embedded FPGA," *arXiv preprint arXiv:1808.04311 (2018)*, 2018.
- [17] Fengfu Li, Bo Zhang, and Bin Liu, "Ternary weight networks," arXiv preprint arXiv:1605.04711 (2016), 2016.
- [18] Shuchang Zhou, Yuxin Wu, Zekun Ni, Xinyu Zhou, He Wen, and Yuheng Zou, "DoReFa-Net: Training low bitwidth convolutional neural networks with low bitwidth gradients," *arXiv preprint arXiv:1606.06160 (2016)*, 2016.
- [19] Jiantao Qiu, Jie Wang, Song Yao, Kaiyuan Guo, Boxun Li, Erjin Zhou, Jincheng Yu, Tianqi Tang, Ningyi Xu, Sen Song, et al. "Going deeper with embedded fpga platform for convolutional neural network", In *Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays*, pp. 26–35, 2016.
- [20] Xiangyu Zhang, Jianhua Zou, Xiang Ming, Kaiming He, and Jian Sun, "Efficient and accurate approximations of nonlinear convolutional networks," In *Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition*, pp. 1984–1992, 2015.
- [21] Baoyuan Liu, Min Wang, Hassan Foroosh, Marshall Tappen, and Marianna Pensky, "Sparse convolutional neural networks," In *Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition*, pp.806–814, 2015.

- [22] Song Han, Huizi Mao, and William J Dally, "Deep compression: Compressing deep neural networks with pruning, trained quantization and huffman coding," arXiv preprint arXiv:1510.00149 (2015), 2015.
- [23] D. Wang, J. An, and K. Xu, "PipeCNN: An OpenCL-Based FPGA Accelerator for Large-Scale Convolution Neuron Networks," *CoRR*, abs/1611.02450, 2016.
- [24] Y. Umuroglu, N. J. Fraser, G. Gambardella, M. Blott, P. H. W. Leong, M. Jahre, and K. A. Vissers, "FINN: A framework for fast, scalable binarized neural network inference," *CoRR*, abs/1612.07119, 2016.
- [25] Xilinx, "Vivado High-Level Synthesis," [Online]. Available: https://www.xilinx.com/products/designtools/vivado/integration/esl-design.html. [Accessed May, 2019].
- [26] G. Venkatesh, E. Nurvitadhi, and D. Marr, "Accelerating deep convolutional networks using low-precision and sparsity," *arXiv.org*, 2016. [Online]. Available: http://arxiv.org/abs/1610.00324. [Accessed May, 2019].

پيوستها

پیوست ۱ – کدهای نوشته شده

۱- تابع اصلی ماژول (Top-Function)

```
    void conv(uint8_t image_in[IN_W*IN_H], uint8_t out_edge[OUT_W*OUT_H], uint8_t out

    _embo[OUT_W*OUT_H], uint8_t out_shar[OUT_W*OUT_H]){
2. #pragma HLS INTERFACE s_axilite port=return
3. #pragma HLS INTERFACE m_axi depth=784 port=image_in
4. #pragma HLS INTERFACE m_axi depth=196 port=out_shar
5. #pragma HLS INTERFACE m_axi depth=196 port=out_embo6. #pragma HLS INTERFACE m_axi depth=196 port=out_edge
7. #pragma HLS DATAFLOW
8.
9.
        hls::Mat<IN H,IN W,HLS 8UC1> src tmp1;
10.
        hls::Mat<IN H,IN W,HLS 8UC1> src tmp2;
11.
        static hls::Mat<IN_H,IN_W,HLS_8UC1> src1;
        static hls::Mat<IN_H,IN_W,HLS_8UC1> src2;
12.
13.
        static hls::Mat<IN_H,IN_W,HLS_8UC1> src3;
14.
        static hls::Mat<IN H,IN W,HLS 8UC1> dst1;
        static hls::Mat<IN_H,IN_W,HLS_8UC1> dst2;
15.
        static hls::Mat<IN_H,IN_W,HLS_8UC1> dst3;
16.
17.
18.
        hls::Window<3,3,char> kernel1;
19.
        hls::Window<3,3,char> kernel2;
20.
        hls::Window<3,3,char> kernel3;
21.
        hls::Point <int> anchor = hls::Point <int>(-1,-1);
22.
23.
        hls::AXIM2Mat<IN_W,uint8_t,IN_H,IN_W,HLS_8UC1>(image_in,src_tmp1);
24.
        hls::Duplicate(src_tmp1,src_tmp2,src1);
25.
        hls::Duplicate(src_tmp2,src2,src3);
26.
27.
28.
        //filter1: edge detector
29.
        const char coefficients1[3][3] = { {-1,-2,-1},{ 0, 0, 0},{ 1, 2, 1} };
30.
        for (int i=0;i<3;i++){</pre>
31.
           for (int j=0;j<3;j++){</pre>
32.
              kernel1.val[i][j]=coefficients1[i][j];
33.
           }
34.
35.
        hls::Filter2D(src1,dst1,kernel1,anchor);
36.
        uint8_t dst1_arr[IN_H*IN_W];
37.
        hls::Mat2AXIM<IN_W,uint8_t,IN_H,IN_W,HLS_8UC1>(dst1, dst1_arr);
38.
        maxpooling(dst1_arr, out_edge);
39.
        //end of filter1: edge detector
40.
41.
42.
        //filter2: emboss
43.
        const char coefficients2[3][3] = { {-2, -1, 0},{-1, 1, 1},{0, 1, 2} };
44.
        for (int i=0;i<3;i++){</pre>
45.
            for (int j=0;j<3;j++){</pre>
46.
                kernel2.val[i][j]=coefficients2[i][j];
47.
            }
48.
49.
        hls::Filter2D(src2,dst2,kernel2,anchor);
```

```
51.
        uint8_t dst2_arr[IN_H*IN_W];
        hls::Mat2AXIM<IN_W,uint8_t,IN_H,IN_W,HLS_8UC1>(dst2, dst2_arr);
52.
53.
        maxpooling(dst2_arr, out_embo);
54.
        //end of filter2: emboss
55.
56.
57.
        //filter3: sharpen
58.
        const char coefficients3[3][3] = { \{0, -1, 0\}, \{-1, 5, -1\}, \{0, -1, 0\} \};
59.
        for (int i=0;i<3;i++){</pre>
60.
            for (int j=0;j<3;j++){</pre>
                 kernel3.val[i][j]=coefficients3[i][j];
61.
62.
63.
64.
        hls::Filter2D(src3,dst3,kernel3,anchor);
        uint8 t dst3_arr[IN_H*IN_W];
65.
66.
        hls::Mat2AXIM<IN_W,uint8_t,IN_H,IN_W,HLS_8UC1>(dst3, dst3_arr);
67.
        maxpooling(dst3_arr, out_shar);
68.
        //end of filter3: sharpen
69.
70.}
```

۲- تابع کاهش بعد

```
    void maxpooling(uint8_t input_mat[IN_H*IN_W], uint8_t output_mat[OUT_H*OUT_W]){

2.
        int i, j =0;
        uint8_t a, b, c, d, \max = 0;
3.
        for(j=0; j<=(IN_H-2); j=j+2){</pre>
4.
5. #pragma HLS PIPELINE
            for(i=0; i<=(IN_W-2); i=i+2){</pre>
6.
7. #pragma HLS PIPELINE
8.
                a = input mat[j*IN W + i];
                b = input_mat[j*IN_W + i+1];
9.
                c = input_mat[(j+1)*IN_W + i];
10.
11.
                d = input_mat[(j+1)*IN_W + i+1];
12.
                max = findMax(a,b,c,d);
13.
                output_mat[(j/2)*OUT_W + i/2] = max;
14.
15.
        }
16.}
```

۳- تابع محاسبهی بیشینه

```
1. uint8_t findMax(uint8_t a, uint8_t b, uint8_t c, uint8_t d){
2.
        uint8_t max;
3.
        max = a;
4.
        if(b > max){
5.
            max = b;
6.
7.
        if(c > max){
8.
            max = c;
9.
        if(d > max){
10.
```

```
11. max = d;
12. }
13. return max;
14. }
```

۴- لیست تعاریف و کتابخانههای مورد استفاده در ۳ تابع بالا

```
1. #include <stdint.h>
2. #include <hls_video.h>
3. //#include "imagexvec.h"
4. using namespace std;
5.
6. #define IN_W 92
7. #define IN_H 164
8. #define OUT_W 46
9. #define OUT_H 82
```

۵- کد نیمکت آزمون

```
1. #include <stdint.h>
2. #include <stdio.h>
3. #include <hls_opencv.h>
4. #include <string.h>
using namespace cv;
6.
7. #define IN_W 28
8. #define IN_H 28
9. #define OUT_W 14
10. #define OUT H 14
11.
12. void conv(uint8_t * image_in, uint8_t * out_edge, uint8_t * out_embo, uint8_t * o
   ut_shar);
13.
14. int main(){
15.
16.
        int k=0, t=0;
17.
        static uint8_t image_in[IN_W*IN_H];
18.
        //static Mat im;
19.
        Mat im;
20.
       Mat golden_im_edge, golden_im_embo, golden_im_shar; //code for c/rtl cosimula
        uint8 t giEdgeArr[OUT W*OUT H], giEmboArr[OUT W*OUT H], giSharArr[OUT W*OUT H
21.
    ]; //code for c/rtl cosimulation
22.
        static uint8_t out_edge[OUT_W*OUT_H];
        static uint8_t out_embo[OUT_W*OUT_H];
23.
24.
        static uint8_t out_shar[OUT_W*OUT_H];
25.
        static Mat out1, out2, out3;
26.
27.
        for (k=0; k<100; k++){</pre>
            im = imread(std::to_string(k) + ".png",CV_LOAD_IMAGE_GRAYSCALE);
28.
29.
            memcpy(image_in,im.data,sizeof(uint8_t)*IN_W*IN_H);
30.
            conv(image_in, out_edge, out_embo, out_shar);
```

```
31.
32.
            out1 = Mat(OUT H,OUT W,CV 8UC1,out edge);
            imwrite("outs/" + std::to_string(k) + "edge.png", out1);
33.
            out2 = Mat(OUT_H,OUT_W,CV_8UC1,out_embo);
34.
            imwrite("outs/" + std::to_string(k) + "embo.png", out2);
35.
36.
            out3 = Mat(OUT_H,OUT_W,CV_8UC1,out_shar);
37.
            imwrite("outs/" + std::to_string(k) + "shar.png", out3);
38.
            // new codes for c/rtl co simulation
39.
            golden_im_edge = imread(std::to_string(k) + "edge.png", CV_LOAD_IMAGE_GRA
40.
    YSCALE);
41.
            golden_im_embo = imread(std::to_string(k) + "embo.png", CV_LOAD_IMAGE_GRA
    YSCALE);
            golden_im_shar = imread(std::to_string(k) + "shar.png", CV_LOAD_IMAGE_GRA
42.
    YSCALE);
43.
            memcpy(giEdgeArr,golden_im_edge.data,sizeof(uint8_t)*OUT_W*OUT_H);
44.
            memcpy(giEmboArr,golden_im_embo.data,sizeof(uint8_t)*OUT_W*OUT_H);
45.
            memcpy(giSharArr,golden_im_shar.data,sizeof(uint8_t)*OUT_W*OUT_H);
46.
            for(t=0; t<25; t++){</pre>
47.
                if((giEdgeArr[t] != out_edge[t]) || (giEmboArr[t] != out_embo[t]) ||
    (giSharArr[t] != out_shar[t])){
48.
                   return 1;
49.
                }
50.
51.
        }
52.
53.
54.
55.
        return 0;
56.}
```

۶- کدهای مربوط به پیادهسازی نرمافزاری به زبان ++C در محیط Visual Studio

```
    #include <opencv2/core.hpp>

2. #include <opencv2/imgcodecs.hpp>
3. #include <opencv2/imgproc/imgproc.hpp>
4. #include <opencv2/highgui.hpp>
5. #include <iostream>
6. #include <string.h>
7. #include <cstdlib>
8. //#include "imagexvec.h"
//using namespace cv;
10. using namespace std;
11.
12. #define IN_W 10
13. #define IN H 10
14. #define OUT W 14
15. #define OUT H 14
16.
17. uint8_t findMax(uint8_t a, uint8_t b, uint8_t c, uint8_t d) {
18.
       uint8 t max;
19.
       max = a;
       if (b > max) {
20.
21.
           max = b;
22.
23.
        if (c > max) {
24.
           max = c;
```

```
25.
26.
        if (d > max) {
27.
            max = d;
28.
29.
        return max;
30.}
31.
32.
33. void maxpooling(uint8_t input_mat[IN_H*IN_W], uint8_t output_mat[OUT_H*OUT_W]) {
      int i, j = 0;
        uint8_t a, b, c, d, max = 0;
36.
        for (j = 0; j \leftarrow (IN_H - 2); j = j + 2) {
37.
            for (i = 0; i \le (IN_W - 2); i = i + 2) {
38.
                 a = input_mat[j*IN_W + i];
                b = input_mat[j*IN_W + i + 1];
c = input_mat[(j + 1)*IN_W + i];
39.
40.
                 d = input_mat[(j + 1)*IN_W + i + 1];
41.
42.
                 max = findMax(a, b, c, d);
                 output_mat[(j / 2)*OUT_W + i / 2] = max;
43.
                 //printf("%d", output_mat[(j / 2)*OUT_W + i / 2]);
44.
                 //printf("j=%d ", j); printf("i=%d,", i);
45.
46.
47.
        }
48.}
49.
51. double module(int filename) {
52.
       int i = 0;
53.
        cv::Mat image;
        //image = cv::imread("img/testing/raw/" + std::to_string(filename) + ".png",
54.
   cv::IMREAD_GRAYSCALE); // Read the file
        image = cv::imread("image4.jpg", cv::IMREAD_GRAYSCALE);
if (image.empty()) // Check for invalid input
55.
56.
57.
58.
            cout << "Could not open or find the image" << std::endl;</pre>
59.
            //return -1;
60.
61.
        auto start = chrono::steady_clock::now();
62.
        uint8 t imageArr[IN_H*IN_W];
63.
        memcpy(imageArr, image.data, sizeof(uint8_t) * IN_H * IN_W);
64.
65.
        cv::Point anchor = cv::Point(-1, -1);
66.
67.
        // edge filter
        int8_t kernel1_arr[9] = { -1,-2,-1, 0, 0, 0, 1, 2, 1 };
68.
        cv::Mat kernel1 = cv::Mat(3, 3, CV_8SC1);
69.
70.
        memcpy(kernel1.data, kernel1_arr, sizeof(int8_t) * 9);
71.
        cv::Mat dst1;
72.
        cv::filter2D(image, dst1, image.depth(), kernel1, anchor);
73.
        uint8_t dst1_arr[IN_H * IN_W];
        memcpy(dst1_arr, dst1.data, sizeof(uint8_t) * IN_H * IN_W);
74.
75.
        uint8 t out edge[OUT H*OUT W];
76.
        maxpooling(dst1_arr, out_edge);
        // end of edge filter
77.
78.
79.
        // emboss filter
        int8_t kernel2_arr[9] = { -2,-1, 0, -1, 1, 1, 0, 1, 2 };
80.
        cv::Mat kernel2 = cv::Mat(3, 3, CV_8SC1);
81.
82.
        memcpy(kernel2.data, kernel2_arr, sizeof(int8_t) * 9);
83.
        cv::Mat dst2;
```

```
cv::filter2D(image, dst2, image.depth(), kernel2, anchor);
85.
       uint8 t dst2 arr[IN H * IN W];
       memcpy(dst2_arr, dst2.data, sizeof(uint8_t) * IN_H * IN_W);
86.
87.
        uint8_t out_embo[OUT_H*OUT_W];
88.
       maxpooling(dst2_arr, out_embo);
89.
        // end of emboss filter
90.
91.
        // sharpen filter
       int8_t kernel3_arr[9] = { 0,-1, 0, -1, 5, -1, 0, -1, 0 };
92.
93.
       cv::Mat kernel3 = cv::Mat(3, 3, CV_8SC1);
94.
       memcpy(kernel3.data, kernel3_arr, sizeof(int8_t) * 9);
95.
       cv::Mat dst3:
96.
        cv::filter2D(image, dst3, image.depth(), kernel3, anchor);
       uint8_t dst3_arr[IN_H * IN_W];
97.
98.
       memcpy(dst3_arr, dst3.data, sizeof(uint8_t) * IN_H * IN_W);
99.
        uint8 t out shar[OUT H*OUT W];
               maxpooling(dst3_arr, out_shar);
100.
               // end of sharpen filter
101.
102.
               /*
               cv::Mat hlsEdge = cv::imread("img/testing/hlsres/" + std::to string(f
103.
   ilename) + "edge.png", cv::IMREAD GRAYSCALE);
               cv::Mat hlsEmbo = cv::imread("img/testing/hlsres/" + std::to_string(f
104.
   ilename) + "embo.png", cv::IMREAD_GRAYSCALE);
105.
               cv::Mat hlsShar = cv::imread("img/testing/hlsres/" + std::to string(f
               "shar.png", cv::IMREAD_GRAYSCALE);
   ilename) +
               uint8_t hlsEdgeArr[OUT_H*OUT_W], hlsEmboArr[OUT_H*OUT_W], hlsSharArr[
106.
   OUT_H*OUT_W];
               memcpy(hlsEdgeArr, hlsEdge.data, sizeof(uint8 t) * OUT H * OUT W);
107.
108.
               memcpy(hlsEmboArr, hlsEmbo.data, sizeof(uint8_t) * OUT_H * OUT_W);
109.
               memcpy(hlsSharArr, hlsShar.data, sizeof(uint8 t) * OUT H * OUT W);
110.
               int edgeErr = 0, emboErr = 0, sharErr = 0;
111.
               for (int k = 0; k < OUT_H*OUT_W; k++) {
112.
                   if (abs(hlsEdgeArr[k] - out_edge[k]) > 5)
113.
                        edgeErr++;
114.
                   if (abs(hlsEmboArr[k] - out_embo[k]) > 5)
115.
                       emboErr++;
116.
                   if (abs(hlsSharArr[k] - out_shar[k]) > 5)
117.
                       sharErr++;
118.
119.
               printf("edge err: %d, embo err: %d, shar err:%d\n", edgeErr, emboErr,
    sharErr);
120.
               return edgeErr + emboErr + sharErr;
121.
122.
               auto end = chrono::steady_clock::now();
123.
               auto diff = end - start;
124.
               //printf("\nTime it took:\n");
               //cout << chrono::duration <double, nano>(diff).count() << " ns" << e</pre>
125.
   ndl;
               double nanoseconds = std::chrono::duration<double, std::nano>(diff).c
126.
   ount();
127.
               //cout << nanoseconds << " ns";</pre>
128.
               return nanoseconds;
129.
           }
130.
131.
           void reader() {
132.
133.
               cv::Mat image;
               image = cv::imread("1-
134.
   10x10.png", cv::IMREAD_GRAYSCALE); // Read the file
135.
               if (image.empty()) // Check for invalid input
```

```
137.
                     cout << "Could not open or find the image" << std::endl;</pre>
138.
                     //return -1;
139.
                }
                uint8_t imageArr[IN_H*IN_W];
140.
                memcpy(imageArr, image.data, sizeof(uint8_t) * IN_H * IN_W);
141.
142.
                for (int i = 0; i < IN_W*IN_H; i++) {</pre>
143.
                     printf("%d,", imageArr[i]);
144.
145.
            }
146.
147.
            int main(int argc, char* argv)
148.
149.
                 double t = 0;
150.
                for (int i = 0; i < 100; i++) {</pre>
151.
                     t = t + module(0);
152.
                double avg = t / 100;
cout << avg << " ns\n";</pre>
153.
154.
155.
156.
157.
                 //reader();
158.
159.
                int err = 0;
160.
                for (int i = 0; i < 100; i++) {
161.
                     err = err + module(i);
162.
                printf("Total Error: %d\n", err);
163.
164.
                */
165.
                system("pause");
166.
                return 0;
167.
            }
```

۷- کد نوشته شده برای اجرا روی پردازندهی زینک

```
    #include <stdio.h>

#include "platform.h"
3. #include "xil_printf.h"
4. #include <xconv.h>
KConv myip;
7.
8. int main()
9. {
10.
       init_platform();
11.
12.
       xil_printf("Initializing myip\r\n");
13.
       XConv_Initialize(&myip, XPAR_CONV_0_DEVICE_ID);
14.
       XConv_Start(&myip);
15.
16.
       print("Hello World\n\r");
17.
18.
       cleanup_platform();
19.
       return 0;
20.}
```



Amirkabir University of Technology (Tehran Polytechnic)

Computer Science and Information Technology

Implementation of a Convolutional and a Pooling Layer of a CNN on FPGA

By Sina Mahdipour Saravani

Supervisor Dr. Reza Safabakhsh

June 2019