## به نام خدا درس: طراحی سیستم های دیجیتال نیمسال تحصیلی دوم ۹۹۰۰ مدرس: بهاروند


تمرین شماره: ۵ نام و نام سینا مظاهری شماره ۱۴۰۰/۳/۱۰ ساعت ۲۳:۵۵ خانوادگی: دانشجویی:


راه حل در همین فایل ارائه شود.

فایل به PDF تبدیل و در سایت بارگذاری شود.

عنوان تمرین

برای یک مدار گیرنده UART ابتدا ماشین حالت رسم نموده و سپس کد رفتاری متناظر آن را به صورت کامل طراحی کنید. در نظر داشته باشید داده های ورودی به UART دارای فرمت مطابق شکل زیر هستند. کلاک ورودی به مدار را uart\_clock در نظر بگیرید و مدار را پارامتری طراحی کنید به نحوی که امکان کار با baudrate های مختلف در این گیرنده وجود داشته باشد. همچنین میخواهیم از پین ورودی این مدار گیرنده (با نام serial\_data)، برای بخش فرستنده هم استفاده کنیم (یعنی خط ما bidirectional است و در هر لحظه فقط گیرنده یا فرستنده هستیم) و گذرگاه متصل به UART فقط یک است و در هر لحظه فقط گیرنده یا فرستنده، مکانیزمی در کد خود در نظر بگیرید که امکان این اتصال را فراهم کند. مدار بایستی دارای ریست آسنکرون باشد. طراحی به گونه ای باشد که، بیت توازن (پاریتی) را هنگام دریافت بایتها چک کنید و در صورت اشتباه بودن، مدار کار خود را از نو شروع کند.





ماشین حالت متناهی فوق که در سوال قبل رسم شده، بدین گونه عمل می کند که ابتدا با ریست شدن آن ، به حالت اولیه ی IDLE می رود. در این حالت سیگنال های error و done صفر می شوند و در پالس بعدی، تمامی ثبات های مسیر داده به مقدار صفر می رسند.

```
dule UART # (parameter clks_per_bit = 80) (
 input wire [7: 0] serial data,
 input wire uart clk,
 input wire reset,
 input wire receive transmit.
 output reg done,
 output reg error,
 output reg [7: 0] data out
 reg [$clog2(clks_per_bit) - 1: 0] r_clock_counter;
 reg [8: 0] buffer;
 reg [4: 0] r index counter;
 reg [2: 0] current state;
 localparam IDLE = 3'b000, START = 3'b001, DATA = 3'b010, STOP = 3'b011, ERRORCHECKING = 3'b100, DONE = 3'b101, TRANSMITTER = 3'b110, RECOVERY = 3'b111,
 always @(posedge uart_clk or negedge reset)
         if (!reset)
             begin
                  saved bit <= 0;
                  buffer <= 0;
                  current state <= IDLE;
                  r clock counter <= 0;
                  r index counter <= 0;
                  error <= 0;
                  data out <= 0;
```

این مدار دارای قابلیت سوییچ بین حالت فرستنده و گیرنده می باشد بدین صورت که با فعال کردن سیگنال receive\_transmit می توان نوع گیرنده و در غیر اینصورت نوع فرستنده ا برای آن انتخاب کرد اما در این مدار صرفا یک حالت نمادین برای فرستنده بیاده سازی شده و فاقد هر گونه مدار کامل برای فرستنده می باشد زیرا هدف از طرح سوال تنها رسم مدار برای گیرنده بوده و مکانیزمی که بتواند این دو را از یکدیگر تشخیص دهد. همچنین یک ورودی ۸ بیتی به نام ده گفته شد در واقع حالت TRANSMITTER ، خود یک گراف ماشین حالت متناهی مجزا دارد که در صورتی که آن به طور کامل پیاده سازی شود، مدار قادر به ارسال اطلاعات نیز می شود. این مدار دارای ریست آسنکرون می باشد که با سامت مدار بوده و به مولد uart\_clk می رود.سیگنال اساعت مدار بوده و به مولد پالس متصل می شود. دو ثبات error و DLE هر کدام به ترتیب، خطا و داده دریافت شده را نشان می دهند. در واقع زمانی داده دریافت شده معتبر است که سیگنال عام قعال می شود و مدار به حالت RECOVERY می رود و سپس در پالس فرد داده های ارسالی را بر هم زند، سیگنال error فعال می شود و مدار به حالت TRANSTI می رود مورد مدار بیان کردیم بعدی به حالت TRANSTI می رود دریافت داده است مراجعه می کند. حال که کلیاتی را در مورد مدار بیان کردیم به سراغ تشریح حالات مختلف می رویم. نکته ی دیگری که قابل توجه است آن است که مدار به شکل پارامتری طراحی شده که با تا داده ادار اسال اطلاعات چه باشد، خود را تنظیم کند.

```
else
   begin
        case (current_state)
            IDLE:
                begin
                    r_clock_counter <= 0;
                    r index counter <= 0;
                    error <= 0;
                    data out <= 0;
                    done <= 1'b0;
                    if (receive transmit)
                        begin
                        buffer <= 0;
                            if (!uart_bus)
                                     current_state <= START;
                                    current_state <= IDLE;
                        end
                    else
                        begin
                                     current_state <= TRANSMITTER;
                                    buffer <= serial_data;
                        end
                end
```

پس از ریست شدن مدار، مادامی که در حالت IDLE قرار دارد، در صورتی که سیگنال ارتباطی (سیم گیرنده) و حالت گیرنده بودن که توسط receive\_transmit در مدار مشخص می گردد، فعال باشد، مدار به حالت شروع می رود و در غیر اینصورت در همان حالت می ماند.

```
end
START:
begin
    if (r_clock_counter < clks_per_bit - 1)
        begin
        current_state <= START;
        r_clock_counter <= r_clock_counter + 1;
    end
else
    begin
        current_state <= DATA;
        r_clock_counter <= 0;
    end
end</pre>
```

مادامی که در حالت شروع باشیم، شمارنده کلاک تعداد کلاک های بیت شروع یعنی صفر را می شمارد. تا نرخ ارسال اطلاعات را رعایت کند. پس از دریافت بیت شروع به حالت داده می رود.

```
DATA:
 begin
      if (r_clock_counter < clks_per_bit - 1)
          begin
              saved_bit <= uart_bus;
              current_state <= DATA;
              r_clock_counter <= r_clock_counter + 1;
      else
          begin
              r_clock_counter <= 0;
              if (r_index_counter < 8)
                   begin
                       current_state <= DATA;
                       buffer[r index counter] <= saved bit;</pre>
                       r index counter <= r index counter + 1;
              else
                   begin
                       buffer[r_index_counter] <= saved_bit;</pre>
                       current_state <= STOP;
                       r_index_counter <= 0;
                   end
          end
    end
```

مادامی که در حالت دریافت داده باشیم، ابتدا هر بیت داده را از کم ارزش به پرارزش با رعایت توالی کلاک های نرخ ارسال اطلاعات دریافت می کنیم و پس از دریافت هر بیت، آن را در بافر ذخیره و در نهایت شمارنده کلاک را برای بیت بعدی صفر می کنیم. در نهایت بیت توازن را ذخیره نموده و به حالت توقف می رویم.

```
STOP:
                                        if (r_clock_counter < clks_per_bit - 1)</pre>
                                                 current_state <= STOP;
                                                 r_clock_counter <= r_clock_counter + 1;
                                            end
                                        else
                                                 current_state <= ERRORCHECKING;
error <= ~^buffer;</pre>
                                                 r_clock_counter <= 0;
                                ERRORCHECKING:
                                   begin
                                        if (error)
                                            current state <= RECOVERY;
                                            begin
                                            data_out <= buffer[7: 0];
                                            current_state <= DONE;
                                   end
                                DONE: current_state <= IDLE;
                                RECOVERY:
                                           current_state <= START;
               endcase
  end
endmodule
```

در حالت توقف نیز، بیت پایان را مانند حالت شروع دریافت نموده و پس از xnor کردن تمامی داده ها به منظور بررسی توازن فرد بودن به حالت بررسی خطا می رویم. در صورتی که توازن زوج باشد، مدار داده ارسالی را خطا تشخیص می دهد و به حالت بازیابی و سپس به حالت شروع می رود. در غیر اینصورت نیز داده مورد نظر در ثبات خروجی ذخیره شده و سیگنال done یک می شود که نشان دهنده آماده بودن داده ی دریافتی است.

## شبیه سازی

به منظور شبیه سازی سیستم پیاده سازی شده ابتدا یک طرح تست مانند شکل زیر برای آن می نویسیم و داده ی زیر که به صورت ۱۱۰۱۰۱۰ می باشد را می فرستیم. توجه داریم که با ارزشترین بیت همان بیت توازن می باشد که در اینجا مقدارش صفر است.

```
TOTEVEL #3 WAID_OIK - " WAID_OIK,
        end
     //Data = 01101011, Parity = 0, Transmited Data: 001101011 (Odd parity)
    wire [2: 0] current_state;
    wire [1: 0] r clock counter;
    wire [2: 0] r index counter;
    wire [8: 0] buffer;
    assign buffer = uart0.buffer;
    assign current state = uart0.current state;
    assign r_clock_counter = uart0.r_clock_counter;
    assign r_index_counter = uart0.r_index_counter;
    initial
       begin
           uart_reg = 1'bl;
           serial data = 8'b0;
            receive_transmit = 1'b1;
            #1 reset = 1'b1;
            #4 uart reg = 1'b0; // Start Bit
            #40 uart reg = l'bl; // Data Bits
            #40 uart_reg = 1'b1;
            #40 uart_reg = 1'b0;
           #40 uart reg = 1'bl;
            #40 uart reg = 1'b0;
            #40 uart reg = 1'b1;
            #40 uart_reg = 1'b1;
            #40 uart_reg = 1'b0;
            #40 uart reg = 1'b0; // Parity Bit
            #40 uart reg = 1'b1; // Stop Bit
        end
'endmodule
```

شکل موج شبیه سازی شده به صورت زیر است.

## شکل ۱



## شکل ۲

