به نام خدا درس: طراحی سیستم های دیجیتال نیمسال تحصیلی دوم ۹۹۰۰ مدرس: بهاروند

موعد تحویل: ۱۴۰۰/۰۲/۲۰ ساعت ۲۳:۵۵		تمرین شماره: ٤	
9 1 1 7 1 1 0 9	شماره	سینا مظاهری	نام و نام
	د انشجویی:		خانوادگی:

راه حل در همین فایل ارائه شود.

فایل به PDF تبدیل و در سایت بارگذاری شود.

عنوان تمرین

یک مدار LFSR با مشخصات زیر طراحی کنید:

- ۱) شیفت رجیستر به صورت پارامتری طراحی شود. یعنی تعداد بیتهای آن توسط پارامتری در ابتدای ماجول تعریف شود.
 - ۲) شیفت به سمت راست صورت میگیرد.
 - n بیت کم ارزش آن دارای اندیس ۱ و بیت پر ارزش آن دارای ارزش ${\sf n}$ است که ${\sf n}$ تعداد بیتهای شیفت رجیستر است.
 - n) با استفاده از generate کد را به نحوی بنویسید که بتواند دو چند جمله ای زیر را بسته به مقدار n پیاده سازی نماید. مقدار n نمایانگر نوع و تعداد بیتهای LFSR است.

 $x^8 + x^6 + x^5 + x^1 + 1$

$x^{17} + x^3 + 1$

- ۵) برای LFSR یک ریست آسنکرون به صورت active low در نظر بگیرید.
 - ۶) پریود کلاک را ۱۰ در نظر بگیرید و کلاک active high است.
- ۷) در testbench مقدار اولیه LFSR با استفاده سیگنال load_seed وبه صورت تصادفی (random) بارگذاری شود.
 - ۸) در testbench مقادیر محتوای LFSR را پس از بارگذاری مقدار seed و شروع به کار مدار، چاپ کنید. خروجی <u>تقریباً</u> شبیه شکل زیر مد نظر است. خروجی یک بیتی LFSR در این تمرین، همان بیت کم ارزش (سمت راست) است.

```
The current module name is = lfsr test
    Clock period is: 10 in the mentioned time unit
   Clock frequency is: 100 MHz
   Simulation started...
11
         0.0000 ns: feedback = 0, lfsr_reg = 000000000000000, lfsr_out = 0,
       35.0000 ns: feedback = 0, lfsr_reg = 0000000000000000, lfsr_out = 0,
13
       55.0000 ns: feedback = 1, lfsr_reg = 100000000000000, lfsr_out = 0,
        65.0000 ns:
                    feedback = 1,
                                   lfsr reg = 11000000000000000 , lfsr out = 0,
       75.0000 ns: feedback = 0, lfsr_reg = 0110000000000000 , lfsr_out = 0,
                    feedback = 0,
                                   lfsr reg = 00110000000000000 , lfsr out = 0,
       85.0000 ns:
       95.0000 ns: feedback = 1, lfsr_reg = 1001100000000000 , lfsr_out = 0,
    @ 105.0000 ns:
                    feedback = 1,
                                   lfsr_reg = 1100110000000000 , lfsr_out = 0,
                                   lfsr_reg = 11100110000000000 , lfsr_out = 0,
    @ 115.0000 ns: feedback = 1,
                                   lfsr_reg = 01110011000000000 , lfsr_out = 0,
                    feedback = 0.
    @ 125.0000 ns:
    @ 135.0000 ns:
                    feedback = 0,
                                   lfsr_reg = 00111001100000000 , lfsr_out = 0,
                    feedback = 1,
    @ 145.0000 ns:
                                   lfsr_reg = 10011100110000000 , lfsr_out = 0,
    @ 155.0000 ns:
                    feedback = 0,
                                   lfsr_reg = 01001110011000000 , lfsr_out = 0,
    @ 165.0000 ns:
                    feedback = 0,
                                   lfsr_reg = 00100111001100000 , lfsr_out = 0,
    @ 175.0000 ns:
                                   lfsr_reg = 00010011100110000 , lfsr_out = 0,
                     feedback = 0,
                    feedback = 0, lfsr_reg = 00001001110011000 , lfsr_out = 0,
    @ 185.0000 ns:
                                   lfsr_reg = 00000100111001100 , lfsr_out = 0,
      195.0000 ns:
                    feedback = 1,
   @ 205.0000 ns: feedback = 0, lfsr_reg = 10000010011100110 , lfsr_out = 0,
    @ 215.0000 ns:
                    feedback = 0,
                                   lfsr_reg = 01000001001110011 , lfsr_out = 1,
                                   lfsr_reg = 10100000100111001 , lfsr_out = 1,
                    feedback = 1,
30
   @ 225.0000 ns:
                                   lfsr_reg = 01010000010011100 , lfsr_out = 0,
    @ 235.0000 ns:
                    feedback = 1,
                    feedback = 0,
                                   lfsr_reg = 10101000001001110 , lfsr_out = 0,
   @ 245.0000 ns:
   @ 255.0000 ns: feedback = 1,
33
                                   lfsr_reg = 01010100000100111 , lfsr_out = 1,
                    feedback = 0,
    @ 265.0000 ns:
                                   lfsr_reg = 00101010000010011 , lfsr_out = 1,
35
    @ 275.0000 ns: feedback = 1, lfsr_reg = 10010101000001001 , lfsr_out = 1,
                                   lfsr_reg = 01001010100000100 , lfsr_out = 0,
                    feedback = 1,
       285.0000 ns:
37 @ 295.0000 ns: feedback = 0, lfsr reg = 00100101010000010 , lfsr out = 0,
```

reset رای شروع طراحی ابتدا یک ماژول به نام Ifsr در نظر می گیریم. این ماژول شامل سه ورودی می باشد. دو ورودی برای clk و load_seed که مقدار تصادفی مورد نظر را مادامی که لبه مثبت کلاک می آید و سیگنال generate فعال می باشد ، بارگذاری می کند. بعد از آن متناسب با پارامتر انتخاب شده (تعداد بیت های LFSR)، در بلوک deedback_value فعال می مورد نظر انتخاب شده و سیگنال feedback_value را در سطح Data flow ، مقدار دهی می کند. از آن جایی که این مدار ترتیبی می باشد، π بلوک always مجزا در نظر گرفته شده تا به ترتیب مدار ترکیبی حالت بعد، گذر حالت و مدار ترکیبی خروجی را نشان دهد. دو حالت به نام always و current_state در نظر می گیریم که به ترتیب حالت فعلی و بعدی را نشان می دهد. در بلوک always اول ، با تغییر حالت و ورودی feedback_value ، مقدار ترتیب حالت فعلی و را نشان می دهد. در بلوک always اول ، با تغییر حالت و ورودی feedback_value ، مقدار ثبات شیفت می خورد. π ترتیب یک واحد به سمت راست مقدار ثبات شیفت می خورد. π feedback_value و کم ارزش ترین آن اندیس π را در جایگاه π ام قرار می دهیم. بدین ترتیب یک واحد به سمت راست مقدار ثبات شیفت می خورد.

```
module lfsr #(parameter N = 4)
     input wire [N:1] seed_value,
     input wire clk, reset, load seed,
     output reg [N:1] output value
     wire feedback value;
     reg [N:1] current_state, next_state;
      generate
         begin
            case (N)
                 2: assign feedback_value = current_state[2] ^ current_state[1];
                  3: assign feedback_value = current_state[3] ^ current_state[2];
                 4: assign feedback value = current state[4] ^ current state[3];
                 5: assign feedback_value = current_state[5] ^ current_state[3];
                 6: assign feedback_value = current_state[6] ^ current_state[5];
                 7: assign feedback value = current state[7] ^ current state[6];
                 8: assign feedback_value = current_state[8] ^ current_state[6] ^ current_state[5] ^ current_state[1];
                 9: assign feedback_value = current_state[9] ^ current_state[5];
                 10:assign feedback_value = current_state[10] ^ current_state[7];
                 ll:assign feedback_value = current_state[11] ^ current_state[9];
                 12:assign feedback_value = current_state[12] ^ current_state[11] ^ current_state[10] ^ current_state[4];
                  13:assign feedback value = current state[13] ^ current state[12] ^ current state[11] ^ current state[8];
                 14:assign feedback value = current state[14] ^ current state[13] ^ current state[12] ^ current state[2];
                 15:assign feedback_value = current_state[15] ^ current_state[14];
                  16:assign feedback value = current state[16] ^ current state[15] ^ current state[13] ^ current state[4];
                 17:assign feedback_value = current_state[17] ^ current_state[3]; // considered
                 18:assign feedback_value = current_state[18] ^ current_state[11];
                 19:assign feedback_value = current_state[19] ^ current_state[18] ^ current_state[17] ^ current_state[14];
                 20:assign feedback_value = current_state[20] ^ current_state[17];
                 21:assign feedback_value = current_state[21] ^ current_state[19];
                 22:assign feedback_value = current_state[22] ^ current_state[21];
                 23:assign feedback_value = current_state[23] ^ current_state[18];
                 24:assign feedback_value = current_state[24] ^ current_state[23] ^ current_state[22] ^ current_state[17];
                 default:assign feedback value = 1'bz;
              endcase
       endgenerate
```

حال به سراغ بلوک دوم می رویم. این بلوک always دوم زمانی فعال می شود که سیگنال reset به شکل آسنکرون روی لبه ی پایین رونده باشد و یا سیگنال کلاک روی لبه ی بالا رونده خود باشد. در این صورت شرایط داخل بلوک بررسی می شود. ابتدا در صورتی که سیگنال reset ، صفر شده باشد مقدار ۰ را در ثبات بارگذاری می کنیم. حال در صورتی که روی لبه مثبت باشیم و سیگنال load_seed فعال باشد، مقدار seed_value برروی ثبات بارگذاری می شود و در غیر اینصورت به حالت بعدی می رویم. خروجی نیز در بلوک always سوم مشخص می شود و همان مقدار ثبات را می گیرد.

```
always @(current_state or feedback_value)

begin

next_state[N] = feedback_value;

next_state[N - 1:1] = current_state[N:2];

end

always @(posedge clk or negedge reset)

begin

if (!reset)

current_state <= 0;

else if (load_seed)

current_state <= seed_value;

else

current_state <= next_state;

end

always @(current_state)

output_value = current_state;

end

endmodule
```

به سراغ testbench می رویم. در این testbench سیگنال کلاک با دوره زمانی 10ns در نظر گرفته شده تا مدار مطابق آن چه که خواسته شده کار کند. در ابتدا یک نمونه از ماژول می سازیم و سپس سیگنال های مورد نظر را به آن متصل می کنیم و در نهایت نیز با صفرکردن ریست، مدار را ریست می کنیم و مقدار load_seed را مشخص می کنیم. ۲ نانوثانیه بعد مقدار سیگنال seed_value را فعال و منتظر بارگذاری ثبات با لبه مثبت کلاک می مانیم و بعد از آن سیگنال seed_value را صفر می کنیم. نتایج این شبیه سازی در خروجی کنسول و شکل موج ، برای دو آزمایش ۸ بیتی و ۱۲ بیتی آمده است:

: testbench


```
reg clk, reset, load_seed;
    reg [17:1] seed value;
    wire [17:1] output value;
    lfsr #(17) lfsr0(.reset(reset), .clk(clk), .output_value(output_value), .seed_value(seed_value), .load_seed(load_seed));
    initial
        begin
            clk = 1'b0;
            forever #5 clk = ~clk;
     initial
        begin
            seed_value = 17'b1000000000000000;
            load seed = l'b0;
            reset = 1'b0;
            #2 reset = 1'bl;
load_seed = 1'bl;
            #4 load_seed = 1'b0;
        end
    initial
        $monitor($time, " ns feedback = %b, lfsr_reg = %b, lfsr_out = %b", output_value[17], output_value, output_value[1]);
endmodule
```

نتیجه خروجی کنسول و شکل موج برای ۱۷ بیت:

```
0 ns feedback = 0.
                      lfsr_reg = 00000000000000000,
                                                       lfsr_out = 0
                      lfsr_reg =
  5 ns feedback = 1,
                                  10000000000000000,
                                                       lfsr_out =
 15 ns feedback = 1,
                      lfsr_reg
                                  1100000000000000000
                                                       lfsr_out = 0
 25 ns feedback = 1,
                                                       lfsr_out = 0
                      lfsr reg
                                  111000000000000000,
                                  111100000000000000,
                                                       lfsr_out =
 35 ns feedback = 1,
                       lfsr_reg
 45 ns feedback = 1.
                      lfsr_reg = 11111000000000000,
                                                       lfsr_out = 0
                       lfsr_reg =
 55 ns feedback = 1,
                                  11111100000000000,
                                                       lfsr_out
 65 ns feedback = 1,
                      lfsr_reg = 111111110000000000,
                                                       lfsr_out = 0
                      lfsr_reg =
                                  11111111000000000,
                                                       lfsr_out =
 75 ns feedback = 1,
                                                                  0
 85 ns feedback = 1,
                                  11111111100000000,
                                                       lfsr_out = 0
                       lfsr_reg
 95 ns feedback = 1.
                      lfsr_reg = 111111111110000000,
                                                       lfsr_out = 0
                                  111111111111000000,
105 ns feedback = 1,
                       lfsr_reg
                                                       lfsr_out
115 ns feedback = 1,
                      lfsr_reg = 111111111111100000,
                                                       lfsr_out = 0
                      lfsr_reg =
                                                       lfsr_out =
125 ns feedback = 1,
                                  11111111111110000,
135 ns feedback = 1,
                      lfsr_reg
                               = 11111111111111000,
                                                       lfsr_out = 0
145 ns feedback = 1,
                      lfsr_reg = 111111111111111100,
                                                       lfsr_out = 0
155 ns
       feedback
                       lfsr_reg
                                                       lfsr_out
165 ns feedback = 1.
                      lfsr_reg = 10111111111111111,
                                                       lfsr_out = 1
175 ns feedback = 0,
                      lfsr_reg =
                                  010111111111111111,
                                                       lfsr_out
                                = 10101111111111111,
                                                       lfsr_out =
185 ns feedback = 1,
                       lfsr_reg
195 ns feedback = 0.
                      lfsr reg =
                                  010101111111111111.
                                                       lfsr out =
                                                                  1
205 ns feedback
                                  101010111111111111,
                       lfsr_reg
                                                       lfsr_out
215 ns feedback = 0.
                      lfsr_reg =
                                  010101011111111111.
                                                       lfsr_out =
225 ns
       feedback = 1,
                       lfsr_reg =
                                  101010101111111111.
                                                       lfsr_out =
235 ns feedback = 0,
                      lfsr_reg = 01010101011111111,
                                                       lfsr_out =
                                                                  1
                      lfsr_reg =
245 ns feedback = 1,
                                                       lfsr_out =
                                  10101010101111111,
255 ns feedback = 0,
                                  010101010101111111.
                       lfsr_reg
265 ns feedback = 1,
                      lfsr_reg =
                                  10101010101011111,
                                                       lfsr out =
                                                                  1
275 ns feedback = 0,
                                  01010101010101111,
                       lfsr_reg
                                                       lfsr_out
285 ns feedback = 1.
                      lfsr_reg = 101010101010101111,
                                                       lfsr_out =
295 ns feedback = 0,
                      lfsr_reg =
                                                       lfsr_out =
                                  01010101010101011,
305 ns feedback = 0,
                                  00101010101010101,
                       lfsr_reg
       feedback = 1,
                                                       lfsr out = 0
                       lfsr_reg =
315 ns
                                  10010101010101010.
                       lfsr_reg
                                                       lfsr_out
335 ns feedback = 0,
                      lfsr_reg =
                                  0110010101010101010.
                                                       lfsr_out = 0
345 ns feedback = 0,
                      lfsr_reg =
                                                       lfsr_out =
                                  00110010101010101,
355 ns feedback = 1.
                      lfsr_reg = 10011001010101010
```



نتیجه شکل موج و خروجی کنسول برای ۸ بیت:



```
# run 1000ns
```

```
35 ns feedback = 0, lfsr_reg = 01110000, lfsr_out = 0
45 ns feedback = 0, lfsr_reg = 00111000, lfsr_out = 0
55 ns feedback = 0, lfsr_reg = 00011100, lfsr_out = 0
65 ns feedback = 1, lfsr_reg = 10001110, lfsr_out = 0
75 ns feedback = 1, lfsr_reg = 11000111, lfsr_out = 1
85 ns feedback = 0, lfsr_reg = 01100011, lfsr_out = 1
105 ns feedback = 1, lfsr_reg = 10011000, lfsr_out = 0
115 ns feedback = 0, lfsr_reg = 01001100, lfsr_out = 0
125 ns feedback = 0, lfsr_reg = 00100110, lfsr_out = 0
145 ns feedback = 1, lfsr reg = 11001001, lfsr out = 1
155 ns feedback = 0, lfsr reg = 01100100, lfsr out = 0
165 ns feedback = 1, lfsr_reg = 10110010, lfsr_out = 0
185 ns feedback = 1, lfsr_reg = 11101100, lfsr_out = 0
195 ns feedback = 0, lfsr_reg = 01110110, lfsr_out = 0
205 ns feedback = 0, lfsr_reg = 00111011, lfsr_out = 1
225 ns feedback = 1, lfsr_reg = 11001110, lfsr_out = 0
255 ns feedback = 0, lfsr_reg = 01111001, lfsr_out = 1
265 ns feedback = 1, lfsr_reg = 10111100, lfsr_out = 0
275 ns feedback = 1, lfsr_reg = 11011110, lfsr_out = 0
285 ns feedback = 0, lfsr_reg = 01101111, lfsr_out = 1
295 ns feedback = 0, lfsr_reg = 00110111, lfsr out = 1
```