بسمه تعالى



# آزمایش شماره ۸

استاد

دكتر عليرضا اجلالي

سینا مظاهری

متين داغياني

دانشگاه صنعتی شریف


14..-1499

## مقدمه و اهداف آزمایش

هدف از این آزمایش طراحی یک کامپیوتر اعداد مختلط می باشد که شامل یک حافظه ی ۳۲ کلمه ای و یک واحد پایپ لاین است. این کامپیوتر قادر است محاسبات جمع و تفریق و ضرب را برای اعداد مختلط مختلف محاسبه و حاصل را نمایش دهد.

# تئوری آزمایش

معماری کلی این کامپیوتر بدین صورت است که شامل یک حافظه TT کلمه ای می باشد که با دادن آدرس هر دو عملوند A و B و همچنین فعال کردن سیگنال write، مادامی که لبه مثبت پالس ساعت می آید، آن ها را در آدرس مورد نظر بنویسد. همچنین فارغ از زمانی که سیگنال B قرار می گیرد تا از این پس مقدار خروجی حافظه، ورودی در لبه مثبت، برروی ثبات های آدرس باشد. به منظور رعایت معماری پایپ لاین یک ثبات حائل میان مقدار خانه ی حافظه به ازای ثبات های آدرس باشد. به منظور رعایت معماری پایپ لاین یک ثبات حائل میان واحد محاسبه و منطق (ALU) و حافظه (M) و حافظه (M) و حافظه (M) قرار می گیرد. با انتخابگر M0 نیم.



همانطور که می دانیم یک عدد مختلط به صورت a+bi نمایش داده می شود که در آن a به ترتیب قسمت های موهومی و حقیقی می باشند. حال فرض می کنیم که هر دو عدد a , b در متمم مبنای a به شکل a بیتی باشند حال این دو عدد a بیتی را به هم چسبانده و یک بردار a بیتی تشکیل می دهیم که همان نمایش عدد

مختلط ما می باشد. (۵ بیت کم ارزش نمایش قسمت موهومی و ۵ بیت باارزش تر نمایش قسمت حقیقی می باشد) بنابراین دو عدد A , B بیتی هستند. از آن جایی که حافظه ۳۲ کلمه ای می باشد، ۵ بیت برای آدرس هر کدام از مقادیر A , B در نظر گرفته می شود. در قسمت خروجی نیز یک بردار ۲۲ بیتی خواهیم داشت زیرا عملی که بیشترین تعداد بیت را تولید می کند، عمل ضرب خواهد بود که سرریز در آن رخ داده باشد. در نتیجه دو بردار ۱۱ بیتی شامل قسمت های حقیقی و موهومی خواهند بود که از چسباندن آن ها بردار ۲۲ بیتی نتیجه حاصل می شود. در شکل بالا عمل ریست به منظور جلوگیری از پیچیدگی شکل نیامده اما در مدار لحاظ شده همچنین دو بیت سرریز در خروجی تولید می شود که در شکل نیامده است. هر یک از عملیات های جمع و تفریق و ضرب به شکل زیر در ALU محاسبه می شود. این امر برروی کد سخت افزاری به شکل دقیق پیاده سازی شده است.

فرض کنیم دو عدد مختلط 
$$a+bi$$
 و  $a+bi$  و ابه ما داده باشند در اینصورت:  $ac-bd)+(ad+bc)i$   $=(ac-bd)+(bd+d)i$   $=(a+c)+(b+d)i$   $=(a-c)+(b+d)i$  .

کد پیاده سازی سخت افزاری

## کد توصیف حافظه ی ۳۲ کلمه ای:

```
module memory(
   input wire clk, write, reset,
   input wire [9:0] data in A,
   input wire [9:0] data in B,
   input wire [4:0] address A,
   input wire [4:0] address B,
   output wire [9:0] data out A,
   output wire [9:0] data out B
   );
   reg [9:0] data_registers [0:31]; // MBR
   reg [4:0] address_register_A; // MAR
   reg [4:0] address register B;
   integer i;
   always @(posedge clk or negedge reset)
       begin
            if (!reset)
                begin
                    for (i = 0; i < 32; i = i + 1)
                        data registers[i] <= 0;</pre>
                    address register A <= 0;
                    address register B <= 0;
                end
            else
                begin
                    if (write)
                        begin
                            data registers[address A] <= data in A;</pre>
                            data registers[address B] <= data in B;</pre>
                        end
                    address register A <= address A;
                    address register B <= address B;
                end
        end
        assign data out A[9:0] = data registers[address register A][9:0];
        assign data out B[9:0] = data registers[address register B][9:0];
```

endmodule

```
module register (
    input wire [9:0] data in A,
    input wire [9:0] data_in_B,
    input wire clk,
    input wire reset,
    output wire [9:0] data_out_A,
    output wire [9:0] data out B
    );
    reg [9:0] register A, register B;
    assign data out A = register A;
    assign data out B = register B;
    always @(posedge clk or negedge reset)
        begin
            if (!reset)
                begin
                     register A <= 0;</pre>
                     register_B <= 0;</pre>
                 end
            else
                 begin
                     register A <= data in A;
                     register B <= data in B;
                 end
end
```

کد ALU:

```
module alu(
    input wire [9:0] op A,
    input wire [9:0] op B,
    input wire [1:0] select,
    output reg [21:0] result,
    output wire overflow imaginary,
    output wire overflow real
    wire [9:0] result adder subtractor;
    wire [1:0] carry_out_result_adder, carry_out_result_multiplier;
    wire [19:0] result multiplier;
    wire overflow adder sub imaginary, overflow adder sub real,
overflow multiply imaginary, overflow multiply real;
    wire sign_bit_low, sign_bit_high;
    adder subtractor addsub0(.op A(op A), .op B(op B), .select(select[0]),
.result(result adder subtractor), .carry out(carry out result adder),
.overflow imaginary (overflow adder sub imaginary),
.overflow real(overflow adder sub real));
    multiplier mul0(.op A(op A), .op B(op B), .result(result multiplier),
.overflow imaginary (overflow multiply imaginary),
.overflow real(overflow multiply real)
,.carry out(carry out result multiplier));
```

```
assign sign bit low = result adder subtractor[4];
    assign sign bit high = result adder subtractor[9];
    assign overflow real = (select[1]) ?
overflow multiply real:overflow adder sub real;
    assign overflow imaginary = (select[1]) ?
overflow multiply imaginary: overflow adder sub imaginary;
     always @(*)
        begin
            result = 21'b0;
            case(select[1])
                1'b0:
                    begin
                        if (!overflow_adder_sub_imaginary &&
!overflow adder sub real)
                            begin
                                \{result[15:11], result[4:0]\} =
{result adder subtractor[9:5], result adder_subtractor[4:0]};
                                {result[21:16], result[10:5]} =
{sign bit high, sign bit high, sign bit high, sign bit high, sign bit high,
sign bit high, sign bit low, sign bit low, sign bit low, sign bit low,
sign bit low, sign bit low};
                        else if (overflow adder sub imaginary &&
!overflow adder sub real)
                             begin
                                 \{result[15:11], result[4:0]\} =
{result adder subtractor[9:5], result adder subtractor[4:0]};
                                 {result[21:16], result[10:5]} =
{sign bit high, sign bit high, sign bit high, sign bit high, sign bit high,
sign bit high, carry out result adder[0], carry out result adder[0],
carry out result adder[0], carry out result adder[0],
carry out result adder[0], carry out result adder[0]);
                        else if (!overflow adder sub imaginary &&
overflow adder sub real)
                             begin
                                {result[15:11], result[4:0]} =
{result adder subtractor[9:5], result adder subtractor[4:0]};
                                {result[21:16], result[10:5]} =
{carry out result adder[1], carry out result adder[1],
carry_out_result_adder[1], carry_out_result_adder[1],
carry_out_result_adder[1], carry_out_result_adder[1], sign_bit_low,
sign bit low, sign bit low, sign bit low, sign bit low, sign bit low);
                             end
                        else
                            begin
                               \{result[15:11], result[4:0]\} =
{result adder subtractor[9:5], result adder subtractor[4:0]};
                               \{result[21:16], result[10:5]\} =
{carry out result adder[1], carry out result adder[1],
carry out result adder[1], carry out result adder[1],
carry out_result_adder[1], carry_out_result_adder[1],
carry out result adder[0], carry out result adder[0],
carry out result adder[0], carry out result adder[0],
                           carry_out_result_adder[0]);
carry out result adder[0],
                            end
```

```
1'b1:
                    begin
                        if (!overflow multiply imaginary &&
!overflow multiply real)
                            begin
                                 \{result[20:11], result[9:0]\} =
{result multiplier[19:10], result multiplier[9:0]};
                                 {result[21], result[10]} =
{result multiplier[19], result multiplier[9]};
                            end
                        else if (overflow multiply imaginary &&
!overflow multiply real)
                             begin
                                 {result[20:11], result[9:0]} =
{result multiplier[19:10], result multiplier[9:0]};
                                \{result[21], result[10]\} =
{result multiplier[19], carry out result multiplier[0]};
                              end
                        else if (!overflow multiply imaginary &&
overflow multiply real)
                             begin
                                {result[20:11], result[9:0]} =
{result_multiplier[19:10], result multiplier[9:0]};
                                {result[21], result[10]} =
{carry_out_result_multiplier[1], result_multiplier[9]};
                             end
                        else
                            begin
                              {result[20:11], result[9:0]} =
{result multiplier[19:10], result multiplier[9:0]};
                                \{result[21], result[10]\} =
{carry out result multiplier[1], carry out result multiplier[0]};
                    end
                default: result = 21'bz;
            endcase
        end
endmodule
```

#### کد جمع کننده و تفریق کننده:

```
module adder_subtractor(
    input wire [9:0] op_A,
    input wire [9:0] op_B,
    input wire select,
    output wire [9:0] result,
    output wire [1:0] carry out,
    output wire overflow_imaginary,
    output wire overflow_real
    );
    wire [4:0] complement_B_imaginary,complement_B_real, final_real,
final_imaginary;
```

```
assign complement B imaginary = ~op B[4:0] + 1'b1;
                        assign complement B real = ~op B[9:5] + 1'b1;
                        assign final real = (select) ? complement B real:op B[9:5];
                        assign final imaginary = (select) ? complement B imaginary:op B[4:0];
                        assign result[4:0] = (select) ? op A[4:0] + complement B imaginary :
op A[4:0] + op B[4:0];
                        assign result[9:5] = (select) ? op A[9:5] + complement_B_real : op_A[9:5]
+ op B[9:5];
                        assign overflow imaginary = result[4] & ~op A[4] & ~final imaginary[4] |
~result[4] & op A[4] & final imaginary[4];
                        assign overflow real = result[9] & ~op A[9] & ~final real[4] | ~result[9]
& op A[9] & final real[4];
                        assign carry out[0] = (op A[4] \& final imaginary[4]) | ((op A[3] \& final imaginary[4]) | ((op A[4] \& final
final\_imaginary[3]) + ((op\_A[2] & final\_imaginary[2]) + ((op\_A[1] & final\_imaginary[2])) + ((op\_A[1] & final\_imaginary[2])) + ((op\_A[2] & final\_imaginary[
final imaginary[1]) | (op A[0] & final imaginary[0]) & (op A[1] ^
final imaginary[1])) & (op A[2] ^ final imaginary[2])) & (op A[3] ^
final_imaginary[3])) & (op_A[4] ^ final_imaginary[4]);
                        assign carry_out[1] = (op_A[9] \& final_real[4]) | ((op_A[8] \& final_real[4])) | ((op_A[8] \& fi
final real[3]) | ((op A[7] & final real[2]) | ((op A[6] & final real[1]) |
  (op A[5] & final real[0]) & (op A[6] ^ final real[1])) & (op A[7] ^
final real[2])) & (op A[8] ^ final real[3])) & (op A[9] ^ final real[4]);
endmodule
```

### کد ضرب کننده:

```
module multiplier(
    input wire [9:0] op A,
    input wire [9:0] op B,
    output wire [1:0] carry out,
    output wire [19:0] result,
    output wire overflow imaginary,
    output wire overflow real
    );
    wire signed [9:0] temp imaginary 1, temp imaginary 2, temp real 1,
temp real 2, temp sub;
    assign temp imaginary 1 = $signed(op A[9:5]) * $signed(op B[4:0]);
    assign temp imaginary 2 = $signed(op A[4:0]) * $signed(op B[9:5]);
    assign temp real 1 = \$signed(op A[9:\overline{5}]) * \$signed(op B[9:\overline{5}]);
    assign temp real 2 = $signed(op A[4:0]) * $signed(op B[4:0]);
    assign result[9:0] = temp imaginary 1 + temp imaginary 2;
    assign result[19:10] = temp real_1 + temp_sub;
    assign overflow imaginary = result[9] & ~temp imaginary 1[9] &
~temp imaginary 2[9] | ~result[9] & temp imaginary 1[9] &
temp imaginary 2[9];
    assign overflow real = result[19] & \simtemp real 1[9] & \simtemp sub[9] |
~result[19] & temp real 1[9] & temp sub[9];
    assign temp sub = ~temp real 2 + 1'b1;
    assign carry out[0] = (temp imaginary 1[9] & temp imaginary 2[9]) |
((temp imaginary 1[8] & temp imaginary 2[8]) | ((temp imaginary 1[7] &
temp imaginary 2[7]) | ((temp imaginary 1[6] & temp imaginary 2[6]) |
((temp imaginary 1[5] & temp imaginary 2[5]) | ((temp imaginary 1[4] &
temp_imaginary_2[4]) | ((temp_imaginary_1[3] & temp_imaginary_2[3]) |
((temp imaginary 1[2] & temp imaginary 2[2]) | ((temp imaginary 1[1] &
```

```
temp imaginary 2[1]) | (temp imaginary 1[0] & temp imaginary 2[0]) &
(temp imaginary 1[1] ^ temp imaginary 2[1])) & (temp imaginary 1[2] ^
temp imaginary 2[2])) & (temp imaginary 1[3] ^ temp imaginary 2[3])) &
(temp imaginary 1[4] ^ temp imaginary 2[4])) & (temp imaginary 1[5] ^
temp imaginary 2[5])) & (temp imaginary 1[6] ^ temp imaginary 2[6])) &
(temp imaginary 1[7] ^ temp imaginary 2[7])) & (temp imaginary 1[8] ^
temp \overline{\text{imaginary }2[8]}) & (temp \overline{\text{imaginary }1[9]} ^ temp \overline{\text{imaginary }2[9]});
              assign carry out[1] = (temp real 1[9] & temp sub[9]) | ((temp real 1[8] &
temp sub[8]) | ((temp real 1[7] & temp sub[7]) | ((temp real 1[6] &
temp sub[6]) | ((temp real 1[5] & temp sub[5]) | ((temp real 1[4] &
\texttt{temp\_sub[4])} \ | \ ((\texttt{temp\_real\_1[3]} \ \& \ \texttt{temp\_sub[3]}) \ | \ ((\texttt{temp\_real\_1[2]} \ \& \ \texttt{temp\_sub[4]})) \ | \ ((\texttt{temp\_real\_1[4]} \ \& \ \texttt{temp\_sub[4]})) \ | \ (\texttt{temp\_sub[4]} \ | \ \texttt{temp\_sub[4]})) \ | \ (
temp sub[2]) | ((temp real 1[1] & temp sub[1]) | (temp real 1[0] &
temp sub[0]) & (temp real 1[1] ^ temp sub[1])) & (temp real 1[2] ^
temp_sub[2])) & (temp_real_1[3] ^ temp_sub[3])) & (temp_real_1[4] ^
temp sub[4])) & (temp real 1[5] ^ temp sub[5])) & (temp real 1[6] ^
temp_sub[6])) & (temp_real_1[7] ^ temp_sub[7])) & (temp_real_1[8] ^
temp_sub[8])) & (temp_real_1[9] ^ temp_sub[9]);
endmodule
```

#### كد توصيف كامييوتر:

```
module complexnumber computer(
    input wire clk,
    input wire reset,
    input wire write,
    input wire [1:0] select,
    input wire [4:0] address A,
    input wire [4:0] address B,
    input wire signed [9:0] op A,
    input wire signed [9:0] op B,
    output wire signed [21:0] result,
    output wire overflow imaginary,
    output wire overflow real
    );
    wire [9:0] data out A, data out B, data out reg A, data out reg B;
    memory mem0(.address A(address A), .address B(address B),
.data in A(op A), .data in B(op B), .data out A(data out A),
.data out B(data out B), .clk(clk), .reset(reset), .write(write));
    register register0(.clk(clk), .reset(reset), .data in A(data out A),
.data in B(data out B), .data out A(data out reg A),
.data out B(data out reg B));
    alu alu0(.op A(data out reg A), .op B(data out reg B), .select(select),
.result(result), .overflow imaginary(overflow imaginary),
.overflow real(overflow real));
```

endmodule

## شبیه سازی آزمایشگاهی:

به منظور شبیه سازی یک فایل شبیه سازی که در پیوست این گزارش آمده نوشته شده تا تمامی عملیات های مورد نظر برروی دو عدد 5 - 1 و بنیز برروی دو عدد 5 - 1 و 5 - 1 شبیه سازی شود.


کد شبیه سازی:

```
module tb(
    );
    reg [9:0] op A, op B;
    reg clk, reset, write;
    reg [1:0] select;
    reg [4:0] address A, address B;
    wire [21:0] result;
    wire overflow imaginary, overflow real;
    complexnumber computer comp0(.clk(clk), .write(write), .reset(reset),
.select(select), .op A(op A), .op B(op B), .address A(address A),
.address B(address B), .result(result),
.overflow imaginary(overflow imaginary), .overflow real(overflow real));
    initial
        begin
            reset = 1'b0;
            clk = 1'b0;
            forever #5 clk = ~clk;
        end
    initial
        begin
               write = 1'b1;
               select = 2'b00;
               address A = 4'b0010;
               address B = 4 b0011;
               op A = \frac{1}{10}'b01001 10011; // 9 - 13i
               op B = 10'b00100 00110; // 4 + 6i
               #1; // t = 1ns
               reset = 1'b1;
               #5; // t = 6ns
               address A = 4'b0100;
               address B = 4'b0101;
               op A = 10'b01101 11011; // 13 - 5i
               op B = 10'b11101 11011; // -3 -5i
               #50; // t = 16ns
               write = 1'b0;
               select = 2'b01;
               address A = 4'b0010;
               address B = 4'b0011;
```

```
#50;
address_A = 4'b0100;
address_B = 4'b0101;
#50;
select = 2'b11;
address_A = 4'b0010;
address_B = 4'b0011;
#50;
address_A = 4'b0100;
address_B = 4'b0101;
```

# نتایج شکل موج:





#### سنتز:

