

제 4 장 Transistor/ MOSFET

실험목적

Transistor/MOSFET 응용회로를 학습한다.

1. NPN/PNP transistor
2. Transistor bias 회로
3. N/P -MOSFET
4. MOSFET bias 회로
5. 다단회로 해석
6. Transistor array

관련이론

1. Transistor




그림 1 NPN/PNP transistor 회로기호.

그림 1은 transistor 회로기호를 나타내고 있다. Transistor를 통해 흐르는 전류는 그림에 표시된 전류 방향과 같다.

$$I_E = I_C + I_B$$

$$I_C = h_{fe} \cdot I_B$$

여기서 h_{fe} 는 transistor의 전류증폭률을 나타내며, 2N2222와 2N2907은 대략 200 정도를 유지한다. Transistor의 입력전류 I_B 를 증가시키면 출력전류 I_C 가 증가하므로, transistor를 전류 구동형 증폭소자라 한다.

2. Transistor Bias 회로

NPN Transistor




그림 2 NPN transistor bias 회로.

그림 2의 bias 회로에서 V_{CE} 와 I_C 에 대한 관계식을 구해보자.

$$V_{CC} = R_C \cdot I_C + V_{CE}$$

$$I_C = h_{fe} \cdot I_B$$

$$I_B = \frac{V_{BB} - V_{BE}}{R_B}$$

Transistor의 B-E사이의 diode 구조이므로 $V_{BE} = 0.7\text{ V}$ 이다. 따라서 V_{BB} 를 조정하면 V_{CE} 전압을 바꿀 수 있다. 그림 2에 주어진 값을 이용하면 transistor의 동작점(operating point $Q(V_{CE}, I_C)$)을 다음과 같이 구할 수 있다.

$$I_B = \frac{1.7 - 0.7}{20K} = 0.05mA$$

$$I_C = h_{fe} \cdot I_B = 200 \cdot 0.05mA = 10mA$$

$$V_{CE} = V_{CC} - R_C \cdot I_C = 10 - 0.5K \cdot 10m = 5\text{ V}$$

Transistor 동작영역

Transistor 활성/선형(active/linear) 영역: $Q(0 \sim V_{CC}, V_{CC}/R_C \sim 0)$

그림 2와 같이 V_{CE} 전압과 I_C 전류 모두 0이 아닌 경우 transistor는 일반적으로 신호증폭 작용을 한다. 즉 transistor에 의해 base에 인가된 신호가 collector에서 증폭되어 나타난다. Transistor가 신호증폭 작용을 수행하는 영역을 활성영역 또는 선형영역이라 부른다.

Transistor 포화(saturation) 영역: $Q(0, V_{CC}/R_C), \text{ Switch ON}$

그림 3에서 V_{BB} 를 증가시켜 I_C 가 20mA에 도달하면, R_C 양단전압이 10V로 되어 V_{CE} 는 0V가

된다. Transistor의 C-E 단자를 switch로 보면 ON 상태이다. 이 때 V_{BB} 를 더 증가시키면 I_B 는 증가하지만 I_C 는 더 이상 증가할 수 없다. 이러한 영역을 포화영역이라 부른다.

Transistor 차단(cutoff) 영역: $Q(V_{CC}, 0)$, Switch OFF

그림 2에서 V_{BB} 를 0으로 감소시키면, R_C 양단전압이 0V로 되어 V_{CE} 는 10V가 된다. Transistor의 C-E 단자를 switch로 보면 OFF 상태이다. 이러한 영역을 차단영역이라 부른다.

Transistor Switch

차단영역과 포화영역만을 사용하면 transistor는 switch로 작용한다. 그림 2에서 V_{BB} 에 function generator의 TTLOUT (일반적인 digital IC 출력으로 0V와 5V로 이루어진 펄스 파형) 출력을 인가하면 다음과 같은 특성을 얻을 수 있다.

V_{BB}	V_{CE}	Transistor Switch
0	10	OFF
5	0	ON

표 1 Transistor switching 특성.

PNP Transistor




그림 3 PNP transistor bias 회로.

그림 3의 PNP transistor bias 회로를 살펴보자. V_{BB} 전압이 0V 이면 I_B 전류가 0A이고

$$I_C = h_{fe} \cdot I_B$$

에 의해 I_C 도 0A로 되어 R_C 양단전압이 0V로 된다. 따라서 V_{EC} 는 10V 상태로 되어, transistor의 E-C 단은 switch OFF 상태이다 (차단영역). 반대로 V_{BB} 를 증가시켜 I_C 가

20mA에 도달하면, R_C 양단전압이 10V로 되어 V_{CE} 는 0V가 된다. 이 때 transistor의 E-C 단은 switch ON 상태이다 (포화영역). 차단영역과 포화영역의 중간에서는 선형영역으로 transistor는 증폭작용을 수행한다.

3. MOSFET




그림 4 MOSFET 회로기호.

MOSFET의 Drain 전류 I_D 는 Gate와 Source 사이에 인가된 전압 V_{GS} 에 의존하며, 다음 관계식을 만족한다.

$$I_D = K(V_{GS} - V_{GS(TH)})^2$$

여기서, $V_{GS(TH)}$ 는 Drain 전류 I_D 가 흐르기 시작하는 V_{GS} 전압의 최소 값이다. MOSFET의 입력전압 V_{GS} 를 증가시키면 출력전류 I_D 가 증가하므로, MOSFET를 전압 구동형 증폭소자라 한다.

4. MOSFET Bias 회로




그림 5 N-MOSFET bias 회로.




그림 6 P-MOSFET bias 회로.

(※ IRF150과 IRF9140에 대한 자료는 <http://www.irf.com>를 참고하시오.)

MOSFET의 drain 전류 I_{DS} 는 V_{GS} 전압이 $V_{GS(TH)}$ 이상에서 전압의 제곱에 비례한다. 따라서 선형증폭이 이루어 질 수 없으므로 증폭기보다는 주로 switch로 사용되고 있다. 그림 5와 6의 회로에서 MOSFET의 switching 특성은 다음과 같다.

V_{GS}	V_{DS}	N-MOSFET Switch
0	10	OFF
5	0	ON

표 2 N-MOSFET switching 특성.

V_{GS}	V_{DS}	P-MOSFET Switch
0	-10	OFF
-5	0	ON

표 3 P-MOSFET switching 특성.

5. 다단회로 해석




그림 7 다단회로 예제.

그림 7과 같은 transistor와 MOSFET들이 섞여있는 다단회로를 해석해보자. 모든 transistor와 MOSFET는 ON/OFF 동작을 하도록 저항 값이 설정되어있다고 가정하자. 0V(L)와 5V(H)로 이루어진 CLOCK 신호가 회로의 입력으로 가해질 때, CLOCK 신호가 L이면 NPN transistor Q1의 base 전류가 0A이므로 Q1은 OFF 상태로 된다. 즉 A=H. Q1이 OFF되면 Q1의 collector 전류는 0A, 회로에서 Q1의 collector 전류는 PNP transistor Q2의 base 전류와 같으므로 Q2의 base 전류도 0A, 따라서 Q2는 OFF, 즉 B=L. B전압이 0이면 N-MOSFET Q3도 OFF, 따라서 C=H가 된다. P-MOSFET Q4의 gate 전압이 0이므로 Q4도 OFF로 되어, 최종 출력 D=L로 된다.

반대로 CLOCK 신호가 H이면 NPN transistor Q1의 base 전류에 의해 Q1은 ON 상태로 된다. 즉 A=L. Q1이 ON되면 Q1의 collector 전류는 $(5-0.7)/R_2$ 으로 되며 이 전류는 Q2의 base 전류와 같다. 따라서 Q2는 ON, 즉 B=H. B전압이 H이면 N-MOSFET Q3도 ON, 따라

서 C=L가 된다. P-MOSFET Q4의 gate 전압이 -값이므로 Q4도 ON으로 되어, 최종 출력 D=H로 된다. 결과를 정리하면 다음과 같다.

CLOCK	Q1	Q2	Q3	Q4	A	B	C	D
H	ON	ON	ON	ON	L	H	L	H
L	OFF	OFF	OFF	OFF	H	L	H	L

표 4 다단회로 예제의 switching 특성.

6. Transistor Array




그림 8 Transistor array.




그림 9 Transistor array ULN2003의 내부구조.

한 개의 IC에 transistor 여러 개를 내장시킨 transistor array는 복잡한 system을 단순화 시켜 부피를 줄이고자 할 때 주로 사용된다. 그림 8에 소개하는 ULN2003 IC는 7개의 반도체 switch를 내장하고 있다. 그림 9는 ULN2003의 7개 switch 중에서 한 개의 xB/xC switch 내부 구조를 보여준다. 그림과 같이 transistor 2개를 직렬구조로 배열하는 방식을 darlington transistor라고 부른다. Darlington transistor는 1차 transistor에 의해 증폭된 collector 전류가 다시 2차 transistor의 base 전류로 들어가므로, 최종 출력전류인 2차 transistor의 collector 전류는 2단 증폭이 이루어진다. 그림 9의 회로를 이용할 때, 5V TTL 출력신호를 xIN에서 가하여 출력단자 xOUT에 LED나 relay등을 구동할 수 있다.

실험부품

- ▶ Logic IC (74HC08 1개) <http://www.fairchildsemi.com>
- ▶ NPN Transistor (PN2222A 1개) <http://www.fairchildsemi.com>
- ▶ PNP Transistor (PN2907A 1개) <http://www.fairchildsemi.com>
- ▶ LED (적색 1개) <http://led.co.kr>
- ▶ 저항 (1KΩ 2개, 20KΩ 1개)

실험회로




그림 10 NPN transistor 증폭회로.




그림 11 Transistor switch 실험회로.





그림 12 MOSFET switch PSpice simulation 회로.

실험순서 (실험: E, Simulation: S)

1. (E,S) 그림 2 NPN transistor bias 회로를 결선하시오. V_{BB} 전압을 0에서 5V 사이로 가 변시키면서 V_{CE} 전압의 변화를 관찰하고, $V_{CE} = 5\text{ V}$ 로 될 때 V_{BB} 전압과 V_{BE} 전압을 측정하여 h_{fe} 와 동작점 $Q(V_{CE}, I_C)$ 를 구하시오.



2. (E,S) 그림 10 NPN transistor 증폭회로를 결선하시오. Function generator의 offset 전압을 1.7V와 0V으로 각각 두고 V_{BB} 전압과 V_{CE} 전압의 파형을 그리시오. 그림을 그린 다음 offset 전압을 조정하면서 V_{CE} 전압의 파형을 관찰하시오 (Transistor의 포화 및 차단영역에서 신호의 증폭이 이루어지지 않는 사실 확인).


VOFF=0V

3. (E,S) Function generator의 TTLOUT (0~5V 구형파) 출력을 이용하여, 그림11의 transistor 스위치 (점퍼선을 이용) 회로를 결선하시오. TTLOUT 전압과 V_{CE} 전압의 파형을 그리시오(TTLOUT 주파수 = 1KHz). 주파수를 100/10/1 Hz로 변경하면서 LED를 관찰하고 시각적인 효과를 기록하시오.(DSTM1)


4. (S) 그림 3 PNP transistor bias 회로에 대한 PSpice simulation을 수행하시오. V_{BB} 전원을 function generator 출력 (Sine wave, 진폭 $V_p=1V$, $f=1KHz$)으로 교체하시오. PNP transistor의 증폭작용을 살펴보기위해 function generator의 offset 전압 (DC 전압)을 조정하면서 R_C 에 걸린 전압의 파형을 관찰하고 나타난 현상을 기록하시오. (Transistor의 포화 및 차단영역에서 신호의 증폭이 이루어지지 않는 사실 확인).

;

5. (S) 그림 12 MOSFET switch 특성 회로를 PSpice simulation 하고, V_{GS1}/V_{O1} 과 V_{GS2}/V_{O2} 의 파형을 그리시오 (2 주기). 출력 파형을 자세히 관찰하여 Simulation에 사용된 MOSFET IRF150과 IRF9140의 $V_{GS(TH)}$ 전압을 구하시오.




6. 그림 7 (S) 다단회로에 대한 PSpice simulation하고 CLOCK, A , B ,C ,D 전압을 그리시오. (2 주기)



예비 보고사항

(S) 본문의 관련이론을 상세히 읽어보고, 그림10 NPN transistor 증폭회로에 대한 PSpice simulation을 수행하고 입력전압 VBB와 출력전압 VCE의 파형을 그리시오. (2 주기)

VOFF=0.7V



VOFF=1.7V



VOFF=2.7V

