Design Code

```
module fullAdder(
  output cout,
  output s,
  input a,
  input b,
  input cin
  );
  reg cout,s;
  always @(a or b or cin)
   begin
     {cout,s} = a+b+cin;
  end
endmodule
Simulation Code
module fullAdderTester(
  );
     reg a,b,cin;
     wire cout,s;
     fullAdder a1(cout,s,a,b,cin);
  initial
  begin
     //$dumpfile("time.dump");
     //$dumpvars(2,a1);
     $monitor("time %t: {%b %b} <- {%d %d %d}", $time,cout,s,a,b,cin);
     #0;
     a = 0; b = 0; cin = 0;
     #10
     a = 0; b = 0; cin = 1;
     #10
     a = 0; b = 1; cin = 0;
     #10
     a = 0; b = 1; cin = 1;
     #10
     a = 1; b = 0; cin = 0;
     #10
     a = 1; b = 0; cin = 1;
```

```
#10

a = 1; b = 1; cin = 0;


#10

a = 1; b = 1; cin = 1;

#10

$finish;

end
endmodule
```



ผลลัพธ์ s จะมาจาก a+b+cin แต่ถ้าบวกแล้วเกินจะทดส่วนที่เกินไปใน cout ก็คือเป็นผลรวมตรงตาม Concept ของ Full Adder

ข้อ 2


Design Code

```
module fullAdder2(
    output cout,
    output s,
    input a,
    input b,
    input cin
    );
    assign {cout,s} = a + b + cin;
endmodule

Simulation Code

module fullAdderTester(
    );
    reg a,b,cin;
    wire cout,s;
```

```
fullAdder2 a2(cout,s,a,b,cin);
initial
begin
   //$dumpfile("time.dump");
  //$dumpvars(2,a1);
   $monitor("time %t: {%b %b} <- {%d %d %d}", $time,cout,s,a,b,cin);
   #0;
   a = 0; b = 0; cin = 0;
   #10
  a = 0; b = 0; cin = 1;
   #10
   a = 0; b = 1; cin = 0;
   #10
   a = 0; b = 1; cin = 1;
   a = 1; b = 0; cin = 0;
  a = 1; b = 0; cin = 1;
   #10
  a = 1; b = 1; cin = 0;
   a = 1; b = 1; cin = 1;
   #10
   $finish;
end
```



ผลลัพธ์เช่นเดียวกับข้อ 1 เนื่องจากว่าความหมายเหมือนกันแต่เปลี่ยนแค่วิธีการเขียนเท่านั้น

ข้อ 3

Design Code

module DFlipFlop(


```
output q,
  input clock,
  input nreset,
  input d
  );
  reg q;
  always @(posedge clock or negedge nreset)
        if (nreset==1)
           q=d;
        else
           q=0;
     end
endmodule
Simulation Code
module DFlipFlopTester(
  );
  reg clock, nreset, d;
  DFlipFlop D1(q,clock,nreset,d);
  always
     #10 clock=~clock;
  initial
     begin
        //$dumpfile("testDFlipFlop.dump");
        //$dumpvars(1,D1);
        #0
        d = 0; clock = 0; nreset = 1;
        #55
        nreset = 0;
        #10
        d = 0; clock = 0;
        #50
        nreset=1;
        #1000
        $finish;
     end
        always
                 #8 d=~d;
endmodule
```



ผลลัพธ์มีผลเหมือน D-flipflop positive edge clockที่มี Asynchronus reset เมื่อพิจารณา nreset เป็น 0 เมื่อไรผลลัพธ์ q จะเป็น 0 ทันทีโดยไม่ต้องรอ clock ส่วนค่า q=d ต้องมี nreset=1 และเมื่อ clock เปลี่ยนจาก 0 เป็น 1


ข้อ 4


Design Code



ShiftA s1(q1,clock,d); ShiftB s2(q2,clock,d);

always





q1 คือ ShiftA q2 คือ ShiftB ส่วน ShiftA เป็นแบบ Blocking ค่าทั้งสองบิตจะเท่าๆกัน คือจะรับ ค่า d มาตาม clock positive edge ส่วน ShiftB เป็นแบบ Non-Blocking เสมือนการเลื่อนบิต ไปตัวถัดไปเรื่อยๆ คือค่าclock ก่อนหน้าของบิต 0 จะถูกส่งต่อไปยังบิต 1 และบิต 0 จะรับค่า d ตาม clock positive edge

- 5. Please answer the following questions and submit (in PDF format) to CourseVille on Friday before 23:59 (midnight).
 - 1. Please draw a schematic representing the logical blocks of both shiftA and shiftB in exercise 4.
 - 2. What is the difference between blocking and non-blocking assignments?


1st Semester / 2022

Krerk Piromsopa, Ph.D.

Hardware Synthesis Laboratory I

8

3. Is it possible to apply parameters to the design in exercise 4 to create shiftRegister with any number of bits? If Yes, please explain how.



2) Blocking ผลคาสกจะได้รับข้อมูล พร้อม ห ทั้งผ Non-Blocking ข้อ มูลส์ให้ในม่จะได้รับในต่างผก ผลิงอง ส่วน ต่าวถึง มูปจะกอ้างข้อมูลกากสกก่อน หน้าใน clock (yd e ก่อน น้ามา) 3)

```
module shiftA(q,clock,d);
output [0:0] q; [n:0]
                              เมื่อทด็อจำนานบิต
input clock,d;
reg [1:0] q;
always @(posedge clock)
begin
     q[0]=d;
     q[1]=q[0]; q[2]=q[1]; ... q[n]=q[n-1];
end
endmodule
module shiftB(q,clock,d);
output [1:0] 4; [N:0]
input clock,d;
reg [1:0] q;
always @(posedge clock)
begin
     q[0] <= d;
     q[1] <= q[0]; q[2] <= q[1]; ... q[n] & q[n-1]
end
endmodule
```

หางทุน ซึ่งเก๋ รัก กรด์