

Entwicklung und Optimierung von Display-Schnittstellen fuer embedded Linux Boards

-

Masterarbeit

im Fachgebiet Hard- und Softwareentwicklung



**GEORG-SIMON-OHM
HOCHSCHULE NÜRNBERG**

vorgelegt von: Armin Schlegel

Studiengebiet: Fakultaet EFI

Matrikelnummer: 2020863

Erstgutachter: Prof. Dr. Joerg Arndt

Zweitgutachter: Peter Meier

© 2014



Dieses Werk einschließlich seiner Teile ist **urheberrechtlich geschützt**. Jede Verwertung außerhalb der engen Grenzen des Urheberrechtsgesetzes ist ohne Zustimmung des Autors unzulässig und strafbar. Das gilt insbesondere für Vervielfältigungen, Übersetzungen, Mikroverfilmungen sowie die Einspeicherung und Verarbeitung in elektronischen Systemen.



Zusammenfassung

Lorem ipsum dolor sit amet, consectetuer adipiscing elit. Quisque Natural-Programmierung blandit sed, hendrerit at, pharetra eget, dui. Sed lacus. Pellentesque malesuada. Cras gravida mi id sapien. Ut risus justo, fermentum non, scelerisque sit amet, lacinia in, erat. Proin nec lorem. Quisque porta, nisl at porta aliquam, felis libero consequat ipsum, vitae scelerisque dolor mi a odio. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Duis sollicitudin. Proin sollicitudin varius arcu. Morbi eleifend, metus sit amet placerat pharetra, dolor dui lobortis pede, vel imperdiet tellus eros imperdiet lorem. In hac habitasse platea dictumst. Curabitur elit mi, facilisis nec, ultricies id, aliquet et, magna. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Aliquam ac est. Mauris turpis enim, feugiat non, imperdiet congue, scelerisque non, purus. Lorem ipsum dolor sit amet, consectetuer adipiscing elit. Nullam dictum aliquet purus. Maecenas faucibus. Maecenas suscipit.

Abstract

Fusce neque est, tincidunt eu, nonummy nec, tempor iaculis, erat. Lorem ipsum dolor sit amet, consectetuer adipiscing elit. Vestibulum egestas, velit a rhoncus gravida, metus dolor pulvinar diam, sit amet placerat risus dolor sit amet elit. Maecenas eget purus ut est mattis porta. Suspendisse ut mi et mauris lobortis malesuada. Vestibulum dapibus. Duis hendrerit, elit eu venenatis eleifend, sapien ante volutpat odio, ac condimentum tellus massa ut massa. Etiam dapibus imperdiet metus. Sed sapien arcu, pulvinar quis, laoreet quis, venenatis non, justo. Aliquam est ante, pulvinar nec, accumsan sed, auctor sed, augue.

Ut adipiscing ligula. In mattis. Ut varius. In nec nulla at eros molestie viverra. Duis dolor risus, lobortis vel, dictum a, pellentesque id, lectus. Sed suscipit orci ac ligula venenatis condimentum. Maecenas et sem lacinia tortor cursus tempus. Mauris pellentesque risus at nulla. In arcu. Curabitur mattis mi quis dolor. In leo. Vivamus ut libero.



Inhaltsverzeichnis

Abbildungsverzeichnis	IV
Tabellenverzeichnis	V
Listings	VI
1. Einleitung	1
1.1. Motivation	1
1.2. Ziel der Arbeit	1
1.3. Aufbau der Arbeit	2
1.4. Typographische Konventionen	2
1.5. Verwendete Programme	2
2. Theoretische Grundlagen	3
2.1. Video-Schnittstellen	3
2.1.1. VGA	3
2.1.2. DVI	4
2.1.3. HDMI	5
2.1.4. RGB	5
2.1.5. LVDS	6
2.1.6. 8080-Interface	6
2.1.7. Bewertung der Video-Schnittstellen	8
2.2. Betrachtete Embedded Linux Boards	8
2.2.1. Raspberry Pi	9
2.2.2. GnuBLIN Extended	9
2.2.3. Bewertung der Linux-Boards	9
3. Teil A	10
3.1. Untersuchte Displays mit 8080-Interface	10
3.1.1. 4.3“/5“ mit SSD1963	10
3.1.2. 3.2“ mit SSD1289	12
3.1.3. 5“ mit CPLD	12
3.2. 8080-Interface mittels SRAM-Interface	13
3.2.1. Konzept	14



Inhaltsverzeichnis

3.2.2. MPMC - Multiport Memory Controller des NXP LPC313x	15
3.2.3. Hardwareverbindung zwischen SRAM-Interface und Display	19
3.2.4. Adapterplatine zwischen GnuBlin Extended und Display	21
3.2.5. Software	23
3.2.5.1. Anpassung des APEX-Bootloaders zur Verwendung des Displays	23
3.2.5.1.1. Boot-Logo im APEX-Bootloader	24
3.2.5.1.2. Konfiguration des APEX-Bootloaders	26
3.2.5.2. Entwicklung eines Linux-Framebuffer-Treibers	28
3.2.5.2.1. Framebuffer-Treiber für MD050SD	29
3.2.5.2.2. Anpassungen für SSD1963/SSD1289 Con- troller	39
3.2.5.2.3. Kernel für Framebuffer konfigurieren	39
3.2.5.3. Entwicklung eines User-Space-Treibers	40
3.3. Known Bugs	47
4. Teil B	51
4.1. Konzept	52
4.2. Hardwareentwicklung	54
4.2.1. HDMI-Eingang	54
4.2.2. RGB-Bridge	56
4.2.3. LVDS-Bridge	58
4.2.4. EDID-Daten	61
4.2.5. Spannungsversorgung	61
4.3. Software	61
4.3.1. EDID-Daten auf embedded Seite	61
4.3.1.1. Konzept	61
4.3.1.2. Low-Level-Treiber	61
4.3.1.2.1. UART-Treiber	61
4.3.1.2.2. I2C-Treiber	61
4.3.1.3. Programmablauf	62
4.3.2. EDID-Daten auf PC Seite	62
4.3.2.1. Konzept	62
4.3.2.2. GTK GUI mit Glade	62
4.3.2.3. Programmablauf	62
4.4. Known Bugs	62
4.4.1. Hardware	62
4.4.1.1. HDMI-Stecker gekreuzt, CON2	62
4.4.1.2. LVDS-Steckerfootprint gespiegelt, CON6	62
4.4.1.3. +12V PWM Hintergrundbeleuchtung	62



Inhaltsverzeichnis

4.4.1.4. +5V Kreis / Widerstand R13	62
4.4.1.5. USB D+/D- vertauscht R22, R23	62
4.4.2. Software	62
4.4.2.1. EDID Programmer	62
5. Zusammenfassung	63
Literaturverzeichnis	64
Eidesstattliche Erklärung	68
A. Anhang	i



Abbildungsverzeichnis

2.1.	VGA-Timing, Quelle: Valcarce [2011]	4
2.2.	RGB-Timing, Quelle: Texas Instruments [2011]	5
2.3.	8080-Timing des SSD1289, Quelle: Solomon Systech Limited [2007]	7
3.1.	8080-Display Pinout, Quelle: Coldtears Electronics	11
3.2.	NXP LPC313x EBI, Quelle: NXP Semiconductors [2010]	14
3.3.	NXP LPC313x MPMC, NXP Semiconductors [2010]	16
3.4.	Schaltplan Adapterplatine	21
3.5.	Adapterplatine zwischen Gnublin Extended und Display	22
3.6.	APEX-Bootloader KConfig	27
3.7.	User-Space: Optimierte Senderoutine	46
3.8.	SSD1963: Vergleich GPIO- und SRAM-Ansteuerung	49
3.9.	8080-Timingbedingung für SSD1963	50
4.1.	Teil B: Hardware-Architektur	52
4.2.	HDMI RGB/LVDS Board	54
4.3.	Teil B: HDMI Leitungen	55
4.4.	RGB Bridge: Schaltplan	56
4.5.	RGB Bridge: Messergebnis des Leitungstiefpass	58
4.6.	RGB Bridge: Layout, gedreht um 90°	58
4.7.	Teil B: LVDS Paketformate	59
4.8.	LVDS Bridge: Schaltplan	59
4.9.	LVDS Bridge: Layout	60



Tabellenverzeichnis

1.1. Verwendete Compiler	2
2.1. Relevanz der Display-Schnittstellen für die Masterarbeit	8
3.1. Relevante Kommandos des SSD1963, Solomon Systech Limited [2008]	11
3.2. Relevante Kommandos des SSD1289, Solomon Systech Limited [2007]	12
3.3. Relevante Kommandos des MD050SD, ITEAD Studios [2013]	13
3.4. MPMC Register, NXP Semiconductors [2010]	18
3.5. Displayverbindung mit dem Gnublin, Coldtears Electronics, Benedikt Sauter [2013]	19
3.6. Adressen für SRAM-Zugriff, NXP Semiconductors [2010]	20
4.1. Teil B: Farblich gekennzeichnete Bereiche auf der Platine	54
4.2. Teil B: Parameter bezüglich Impedanz der HDMI-Leitungen	55



Listings

3.1. Bootloader: MPMC-Konfiguration	23
3.2. Bootloader: Grundlegende Datentypen und Funktionen	24
3.3. Bootloader: Display-Initialisierung und Bootlogo	25
3.4. Bootloader: Bootloader herunterladen und patchen	27
3.5. Framebuffer: Kernel herunterladen und patchen	28
3.6. Framebuffer: struct platform_device	29
3.7. Framebuffer: struct platform_driver	30
3.8. Framebuffer: Plattform Device definieren	30
3.9. Framebuffer: Platform Devices im System registrieren	31
3.10. Framebuffer: Platform Driver	31
3.11. Framebuffer: Probe-Funktion	32
3.12. Framebuffer: Einstellungen	33
3.13. Framebuffer: Setup Funktion	34
3.14. Framebuffer: Touch Funktion	35
3.15. Framebuffer: Update Funktion	36
3.16. Framebuffer: Copy Funktion	37
3.17. Framebuffer: Display-Funktionen	38
3.18. User-Space: memmap-Zugriff	40
3.19. User-Space: Init-Funktionen	42
3.20. User-Space: Init-Funktionen	42
3.21. User-Space: Display-Sende-Funktionen	43
3.22. User-Space: Main-Funktion Init	44
3.23. User-Space: Main-Funktion Schleife	45



-

1. Einleitung

1. Einleitung

1.1. Motivation

In der heutigen Zeit treten eingebettete Systeme (engl. embedded systems) immer stärker in den Vordergrund. Gerade in den Bereichen der Industrie, Telekommunikation oder Multimedia wächst der Bedarf an Lösungen die durch Zuverlässigkeit, Energiesparsamkeit und kompakter Bauform bestechen.

Obwohl eingebettete Systeme meist für den Anwender unsichtbar ihren Dienst verrichten, sind sie doch inzwischen allgegenwärtig. Im Bereich der Telekommunikation und Unterhaltungselektronik kommt ein solches System im Prinzip nicht mehr ohne ein Display aus. Die Möglichkeit zur Anzeige multimedialer Daten wird zur Kaufentscheidung. Auch hier gilt die Maxime: besser, schneller, größer.

Im Sektor der eingebetteten Systeme spielen Betriebssystem wie Linux neben diversen anderen Systemen wie beispielsweise RTOS, OSEK, QNX oder auch Windows eine sehr große Rolle. In Verbindung zeigen eingebettete Linuxsysteme mit Displays ein großes Potential. Mit der beliebten ARM-Architektur lassen sich so kostengünstige, leistungsstarke Systeme aufbauen, die die gestellten Aufgaben gut erfüllen kann. Sieht man sich allein den Marktanteil von Smartphones welche auf Android-Basis arbeiten an, wird der Trend klar, dass Hersteller eine offene Basis bevorzugen. [Brandt \[2013\]](#)

Es ist ersichtlich, dass auch in Zukunft Linux auf eingebetteten Systemen eine immer größere Rollen spielen wird.

1.2. Ziel der Arbeit

Das Ziel dieser Arbeit ist zu zeigen, dass die Verwendung von Displays mit eingebetteten Linux Systemen je nach Anforderung einfach oder über Umwege realisierbar ist.



1. Einleitung

1.3. Aufbau der Arbeit

Im ersten Teil der Arbeit werden theoretische Grundlagen gebildet, die für das Verständnis nötig sind. Hier werden Standards wie z.B. HDMI bzw. DVI, LVDS und RGB behandelt. Es wird ein Überblick über ausgewählte embedded Linux Boards gegeben und diese Klassifiziert mit welchen Displayschnittstellen diese ausgestattet sind bzw.. ausgestattet werden können. Der Zweite Teil behandelt das embedded Linux Board 'Gnublin', welches von Haus aus keine Displayschnittstelle vorgesehen hat. Hier werden zwei Varianten zur Ansteuerung von Displays erarbeitet. Die Ansteuerung wird hierbei vom Prozessor erledigt, da das 'Gnublin' keine dedizierten Grafikcontroller besitzt. Im dritten Teil wird für leistungsstärkere embedded Linux-Systeme mit HDMI-Schnittstelle eine Hardware entwickelt, RGB- oder LVDS-Panels anzuschließen. Um die Displays über die entwickelte Hardware anzusteuern, wird der dedizierte Grafikcontroller der Boards verwendet.

1.4. Typographische Konventionen

1.5. Verwendete Programme

Um Schaltpläne und Layouts zu erstellen, wurde das Programm Eagle von Cadsoft¹ verwendet. Im Rahmen von Teil B dieser Arbeit ist eine Bauteilbibliothek entstanden, um alle benötigten Bauteile im Schaltplan und Layout verwenden zu können. Diese Bibliothek befindet sich im Anhang auf der CD. Um 3D Bilder von Platinenlayouts zu erzeugen, wurde das Eagle Plugin Eagle3D². Für elektrische Simulationen wurde das Programm LTSpice von Linear Technology³ verwendet. Die für den Teil B durchgeführte Simulation befindet sich im Anhang auf der CD. Zur Entwicklung der Programme für die Plattformen PC, ARM und AVR wurde Eclipse⁴ verwendet. Die verwendeten Compiler sind allesamt Plattformabhaengige gcc-Versionen⁵. Tabelle 1.1 zeigt eine Übersicht der verwendeten Compiler für diese Arbeit.

Plattform	Compiler	Version
Linux 3.10.11-smp i686	gcc	4.8.1
Atmel ATMega88p	avr-gcc	4.3.3
ARM9 NXP LPC313x	arm-linux-gnueabi-gcc	4.6.4

Tabelle 1.1.: Verwendete Compiler

¹<http://www.cadsoft.com/>

²<http://sourceforge.net/projects/eagle3d.berlios/>

³<http://www.linear.com/designtools/software/>

⁴<https://www.eclipse.org/>

⁵<https://gcc.gnu.org/>



-

2. *Theoretische Grundlagen*

2. Theoretische Grundlagen

In diesem Kapitel werden Theoretische Grundlagen geschaffen, die zum weiteren Verständnis der Arbeit benötigt werden. Zuerst werden ausgewählte Video-Schnittstellen erläutert und verglichen und bewertet welchen praktischen Nutzen diese für handelsübliche embedded Linuxsysteme bietet. Im Weiteren werden zwei Linux Boards verglichen und bewertet sowie deren praktische Einsatzgebiete beispielhaft dargelegt.

2.1. Video-Schnittstellen

Unter Video-Schnittstellen kann man die Schnittstellen verstehen, die direkt zur Anzeige von Bilddaten dienen und physikalisch mit einer Anzeigeeinheit verbunden sind. Hier können sowohl Hardware- als auch Softwarekomponenten enthalten sein.

2.1.1. VGA

Unter VGA versteht man Video Graphics Array und wurde 1987 von IBM entwickelt. Der Stecker hat 15 Pins und liefert neben analogen Farbinformationen Horizontale und Vertikale Synchronisationssignale. Aufgrund der limitierten Spezifikationen ist die Schnittstelle eher antik und selbst Intel als Chipsethersteller will ab 2015 auf die Schnittstelle verzichten und digitalen Schnittstellen den Vorzug lassen ([Knuppfer \[2010\]](#)). Zwar ist die VGA-Schnittstelle noch nicht komplett obsolet, so wird sie den digitalen Schnittstellen trotzdem weichen müssen. Der Trend bei embedded Linuxsystemen ist zumindest der, dass handelsübliche Systeme direkt mit HDMI oder anderen digitalen Schnittstellen entwickelt werden. Die Funktionsweise der VGA-Schnittstelle ist in Abbildung 2.1 zu sehen. Es werden fünf analoge Leitungen benötigt: R, G, B, HSYNC⁶ und VSYNC⁷. Die ersten drei stellen die Farbwerte Rot, Grün und Blau dar. Je nach Intensität der Farbkanäle lassen sich aus einer Mischung jede Farbe darstellen. Zur Steuerung der Intensität können Pegel zwischen 0V (absolut dunkel) und +0.7V (absolut hell) pro Farbkanal angenommen werden. Die Signale HSYNC und VSYNC werden zur Steuerung der Zeilen und Spalten verwendet.

⁶HSYNC: Horizontale Synchronisation

⁷VSYNC: Vertikale Synchronisation



2. Theoretische Grundlagen

Das Signal HSYNC zeigt an, wann eine Zeile vollständig ist. Während der HSYNC-Periode werden für jeden Pixel der Zeile zeitlich exakte Pulse auf den Farbleitungen angelegt. Sind alle Zeilen eines Bildes komplett, wird das VSYNC-Signal angestoßen, welches ein neues Bild von vorne beginnt ([Valcarce \[2011\]](#)).




Abbildung 2.1.: VGA-Timing, Quelle: [Valcarce \[2011\]](#)

2.1.2. DVI

Hinter DVI steht der Begriff Digital Visual Interface und stellt ein digitale Schnittstelle zur Grafikanzeige dar. Der DVI Standard wurde 1999 von der DDWG⁸ verabschiedet, da der Wunsch nach Leistungsstärkeren Schnittstellen vorhanden war. QXGA-Auflösungen⁹ sind auf analogem Wege nicht mehr befriedigend erzielbar. Die DVI Schnittstelle beinhaltet neben den Digitalen Signalen zusätzlich analoge VGA Signale, was den Betrieb älterer Monitore und Displays zulässt. Zur digitalen Datenübertragung wird der TMDS¹⁰ Standard verwendet, welcher die 24 Bit Farbinformationen¹¹ mittels eines Serializers in serielle Daten umwandelt. Je nach benötigter Bandbreite können drei oder sechs Aderpaare für Pixeldaten verwendet werden. Dies wird Single-Link bzw. Double-Link genannt und es lassen sich dabei max. 3.72 GBit/s¹² bzw. 7.44 GBit/s¹³ übertragen. Um die Paare zuordnen zu können, wird ein weiteres Paar zur Synchronisation verwendet. Um die Übertragung

⁸Digital Display Working Group

⁹QXGA: 2048x1536

¹⁰Transition Minimized Differential Signaling - Differentielle Datenübertragung

¹¹24 Bit: je 8 Bit für Rot, Grün und Blau

¹²max. UXGA: 1600x1200@60Hz

¹³max. WUXGA: 1920x1200@60Hz



2. Theoretische Grundlagen

noch effizienter zu gestalten, gibt es die Möglichkeit bei High- sowie Low-Pegel des Taktsignals Daten zu übertragen¹⁴ ([Leunig \[2002\]](#)).

2.1.3. HDMI

Gegeneber der DVI-Schnittstelle bietet die HDMI Schnittstelle dieselben Eigenschaften bezüglich der Videoübertragung verwendet zur ebenfalls TMDS. Hinzu kommt allerdings, dass sowohl Audio als auch Verschlüsselung unterstützt werden. Der Formfaktor der Stecker sind für den Hausgebrauch verkleinert worden. HDMI wurde als normierte Universallösung entwickelt und hat sich als solche etabliert ([Extron \[2014\]](#)). Nahezu jedes neu entwickelte Gerät mit Anzeigemöglichkeit, bietet eine HDMI-Schnittstelle - ebenso embedded Linux Boards wie z.B. bekannte Linux Boards wie Raspberry Pi oder Beagle Bone Black.

2.1.4. RGB

Der RGB-Bus, verwendet für kleine TFT-Panels bis ca. 7“, funktioniert prinzipiell analog zur VGA-Schnittstelle, mit dem Unterschied, dass die Datenleitungen komplett digital sind. So werden die Signale für Rot, Grün und Blau nicht mehr analog im Bereich von 0V bis +0.7V dargestellt, sondern durch einen üblicherweise acht Bit breiten Bus pro Farbkanal. Die Auflösung pro Farbkanal ist mit 255 Intensitätsstufen gerechnet ausreichend um ein gesamtes Farbspektrum von 16.777.216¹⁵ Farben zu erhalten. Dieser Farbmodus wird auch RGB888 genannt, da acht Bit für jede Far-




Abbildung 2.2.: RGB-Timing, Quelle: [Texas Instruments \[2011\]](#)

be zur Kodierung, insgesamt also 24 Bit, zur Verfügung stehen. Neben dem 24 Bit Modus ist RGB565 noch weit verbreitet, der je fünf Bit für Rot und Blau und sechs Bit für Grün verwendet. Hier ergibt sich ein Farbspektrum von 65.536¹⁶ Farben. Da digital übertragen wird, ist eine Takteleitung notwendig um die Synchronizität zu ermöglichen. Aufgrund der Verbreitung und Mächtigkeit der Schnittstelle besitzen

¹⁴Double Data Rate

¹⁵16.777.216 Farben = 2^{24}

¹⁶65.536 = 2^{16}



2. Theoretische Grundlagen

einige Prozessor, wie z.B. der Linuxfähige OMAP3530 von Texas Instruments, eine RGB-Schnittstelle. Abbildung 2.2 zeigt exemplarisch ein Timing-Diagramm der RGB-Schnittstelle des Bausteins TFP-401A von Texas Instruments.

2.1.5. LVDS

Um lange Strecken und große Bildformate übertragen zu können ist der parallele Datentransfer ungeeignet, da bei schnellem Takt z.B. das Übersprechen zu groß wird und das Signal schneller gestört wird. Deshalb ist die Praktik beliebt, große Datenmengen über eine differentielle Verbindung wie z.B. LVDS¹⁷ zu übertragen. Die physikalische Funktionsweise der LVDS Leitung liegt darin, dass zweimal das selbe Signal übertragen wird - mit positiver Spannung und mit negativer Spannung. Wirkt nun von außen eine Störung auf die LVDS Leitung, werden beide Leitungen - positive wie auch die negative - gleichermaßen gestört. Durch das Zusammenführen beider Signale am Ende, kompensieren sich diese Störungen im Idealfall zu Null. Wie auch LVDS arbeitet das zuvor genannte TMDS ähnlich, da es sich hierbei auch um eine differentielle Übertragungsart handelt. Der Unterschied liegt in der Verwendung. TMDS wird oft eingesetzt, sobald das Signal das Gerät verlässt - z.B. Desktop-Bildschirm mit Anschlusskabel. Befindet sich das Anzeigegerät allerdings im selben Gehäuse, so wird oft LVDS eingesetzt. Neben Bilddaten ist es natürlich auch möglich andere Nutzdaten wie z.B. Sensordaten zu übertragen. Aufgrund der hohen Geschwindigkeit und geringen Fehlerrate werden differentiellen Übertragungen werden gerne für Displays angewendet.

2.1.6. 8080-Interface

Das 8080-Interface ist eine antike Schnittstelle ursprünglich von Intel 8080 Prozessor. Sie wird bis heute verwendet, um Speicher, kleine TFT-Displays oder andere Bausteine mit einem Mikrocontroller zu betreiben. Eckdaten des 8080-Interface sind sowohl der Datenbus selbst als auch der Adressbus mit z.B. acht, 16 oder 32 Bit, je eine eine Leitung für Read-Enable, Write-Enable und Chip-Select. Durch die Verwendung der Chip-Select Leitungen ist es möglich mehrere Teilnehmer am selben Bus zu betreiben. Alle Teilnehmer, deren Chip-Leitung nicht aktiv ist, verhalten sich für andere Busteilnehmer unsichtbar. Erst mit Zuweisung der Chip-Selects werden diese sichtbar und übernehmen den Bus. Ein Hostsystem steuert als sog. Master die am Bus hängenden Slaves. Moechte das Hostsystem von einem Slave Daten lesen, wird ein Lesezyklus initiiert, der die Chip-Select Leitung aktiviert, die gewünschte

¹⁷LVDS: Low Voltage Differential Signaling



2. Theoretische Grundlagen

Adresse an den Bus anlegt, die Read-Enable Leitung aktiviert und nach einer festgelegten Zeit diese wieder deaktiviert. Der Slave legt die gewünschten Daten auf den Datenbus und der Host kann diese Daten korrekt lesen. Analog dazu funktioniert der Schreibzyklus ähnlich. Abbildung 2.3 zeigt das Timing Diagramm eines Schreib- und Lesezyklus des Displaycontrollers SSD1289. Das Signal D/C wird verwendet um zu unterscheiden, ob ein Daten oder ein Kommando auf dem Bus anliegen. CS stellt das Chip-Select dar. WR und RD beziehen sich auf Write- bzw. Read-Enable. D0-D17 sind 18 Datenbits des Bus ([Solomon Systech Limited \[2007\]](#)).




Abbildung 2.3.: 8080-Timing des SSD1289, Quelle: [Solomon Systech Limited \[2007\]](#)

Viele Mikrocontroller besitzen bereits ein 8080-Interface dediziert in Hardware - allerdings nicht alle. Als Ersatz kann das Protokoll mit GPIO¹⁸ in Software implementiert werden. Dies ist allerdings wesentlich langsamer als eine Lösung, die bereits in Hardware läuft, da GPIO-Pins nicht dafür geschaffen sind, sich mit schneller Frequenz schalten zu lassen.

¹⁸GPIO: General Purpose In/Output



2. Theoretische Grundlagen

2.1.7. Bewertung der Video-Schnittstellen

Nachdem nun die wichtigsten Schnittstellen dargestellt wurden, werden diese im Folgenden mit dem Fokus auf die Masterarbeit hinsichtlich der Relevanz bewertet. Da die VGA-Schnittstelle antik und obsolet ist, spielt sie heutzutage nur noch eine geringe Rolle. Insbesondere im Bereich der embedded Systeme wird sie kaum verwendet. Für die Masterarbeit ist die VGA-Schnittstelle uninteressant, da diese von keiner, in der Masterarbeit behandelten, Hardware verwendet wird. Jedoch wurde diese eingangs behandelt, da diese den Übergang zum digitalen RGB-Bus schafft. Die DVI- und HDMI-Schnittstellen, welche für den Bereich der Videoanzeige praktisch identisch sind, nehmen jedoch einen hohen Stellenwert in der Masterarbeit ein. Im zweiten Teil der Arbeit wird eine Hardware entwickelt, welche als Eingangssignale die TMDS der DVI-/HDMI-Schnittstelle nutzt. Ebenso spielen die RGB-Schnittstelle und LVDS eine große Rolle, da an diesen Schnittstellen der entwickelten Hardware TFT-Panels angeschlossen werden.

Neben den reinen Video-Schnittstellen weist das beschriebene 8080-Interface, das ursprünglich nicht zur Bildübertragung gedacht war, ein hohes Potential auf und besitzt für den ersten Teil der Masterarbeit hohen Stellenwert. Gerade im embedded Bereich besitzt diese Schnittstelle nach wie vor einen hohen Stellenwert, da vor allem kleine Displays damit hinreichend schnell und effizient betrieben werden können. Tabelle 2.1 zeigt nochmals eine kurze Übersicht der Relevanz der einzelnen Schnittstellen für die Masterarbeit.

große Rolle: umschreiben

Schnittstelle	Relevanz für Masterarbeit	Verwendung in der Masterarbeit
VGA	keine	-
DVI	mittel	Teil B
HDMI	hoch	Teil B
RGB	hoch	Teil B
LVDS	hoch	Teil B
8080-Interface	hoch	Teil A

Tabelle 2.1.: Relevanz der Display-Schnittstellen für die Masterarbeit

2.2. Betrachtete Embedded Linux Boards

In diesem Abschnitt werden die verwendeten Linux-Boards dargestellt, verglichen und hinsichtlich der Verwendbarkeit in der Masterarbeit bewertet. Da sich die Masterarbeit in zwei Teile gliedert, wird für beide Anwendungsfälle ein typisches Linux-Board hergehoben, welches den Anforderungen gerecht werden muss, eine billige und effiziente Anzeige zu gestatten.



-

2. Theoretische Grundlagen

2.2.1. Raspberry Pi

Am wohl bekanntesten und mit einer riesigen Community hinter dem Projekt ist der Raspberry Pi von der Raspberry Pi Foundation ¹⁹. Um die wichtigsten Eckdaten des Einplatinenrechners im Checkkartenformat zu nennen, besitzt er in der Ausfuehrung Model B einen ARM11-Core (Broadcom BCM2835), 512 Megabyte SDRAM, eine Broadcom VideoCore IV GPU sowie diverse Schnittstellen wie HDMI, USB 2.0, UART²⁰, SPI²¹, I2C²² sowie GPIO-Pins²³.

Der erschwingliche Preis macht den Raspberry Pi attraktiv und zieht die Community an, da man für rund 40 Euro einen kompletten Rechner bekommt.

Lehrstuhl	Professor
BWL	Maier
MB	Müller
Jura	Schmidt

2.2.2. Gnublin Extended

2.2.3. Bewertung der Linux-Boards

8080-
Interface
in SRAM
erwäh-
nen!

¹⁹ <http://www.raspberrypi.org>

²⁰ UART: Universal Asynchronous Receiver Transmitter - RS2323

²¹ SPI: Serial Peripheral Interface - 4 Draht Bus

²² I2C: Inter Integrated Circuit - 2 Draht Bus

²³ GPIO: General Purpose Input Output



3. Teil A

Im Folgenden Kapitel wird Teil A dieser Arbeit behandelt. Es wird die Ansteuerung von TFT Displays über den 8080-Bus auf Basis des GnuBlin Linuxboards realisiert. Hierzu wurden verschiedene große LCD Displays mit unterschiedlichen Controllern unter Verwendung des 8080-Interface und untersucht.

3.1. Untersuchte Displays mit 8080-Interface

Dieser Abschnitt behandelt die untersuchten Displays. Es wurden drei Displays aus China untersucht. Der Fokus bei der Bestellung lag vor allem darauf, dass die Pinbelegung der jeweiligen Displays übereinstimmen. So ist die Entwicklung von nur einer Adapterplatine zwischen GnuBlin und Display nötig. Alle verwendeten Displays werden im 16 Bit Farbmodus betrieben. Die hieraus resultierende Farbtiefe beträgt 65.535 Farben.

Alle verwendeten Displays arbeiten dahingehend gleich, dass sie Kommandos und Daten auf dem Datenbus anliegen, diese jedoch durch eine gesonderte Leitung unterscheiden werden. Soll dem Display also etwas mitgeteilt werden, so muss zuerst ein entsprechendes Kommando und im Anschluss die Nutzdaten gesendet werden. Um Pixeldaten an das Display zu senden, hat sich die Vorgehensweise etabliert, eine Rechteckige Region im RAM des Displays zu reservieren, das durch die 4 Eckpunkte des Rechtecks definiert sind. Werden im Anschluss Pixeldaten gesendet, inkrementiert der Controller die Adresse automatisch und springt bei einem Zeilenumbruch automatisch an die richtige Stelle im RAM. Der maximale Speicher im Controller beschränkt die maximale Auflösung der ansteuerbaren TFT-Panel. Trotz der Tatsache, dass sich die Displays auf elektrischer Seite nicht unterscheiden, so müssen diese allerdings alle speziell softwareseitig behandelt werden.

bild von
Ramfens-
ter hinzu-
fuegen

3.1.1. 4.3“/5“ mit SSD1963

Die Wahl des Controllers SSD1963 von Solomon Systech liegt nahe, da dieser bereits mit einem 4.3“ Panel in einer vorausgehende Arbeit verwendet wird. Dort ist das Display mittels GPIO-Pins am Raspberry Pi angeschlossen. Die Software bezüglich der reinen Displayansteuerung ist somit bereits vorhanden (siehe [Schlegel](#)



3. Teil A

[2013a]). Aufgrund eines Problems, das in Abschnitt ?? näher beschrieben ist, wird für diese Arbeit zusätzlich ein anderes Display mit 5“ Panel aber selbem Controller untersucht. Abbildung 3.1 zeigt das Pinout der verwendeten Displays. Die Displays




Abbildung 3.1.: 8080-Display Pinout, Quelle: [Coldtears Electronics](#)

besitzen bei 4.3“ eine Auflösung von 480x272 beziehungsweise bei 5“ 800x480 Pixeln. Neben den für die Initialisierung nötigen Kommandos besitzt der Controller folgende wichtigen Kommandos. Diese sind in Tabelle 3.1 beschrieben. Die zur Initialisierung notwendigen Kommandos werden hier nicht erläutert, da diese aus dem Datenblatt entnehmbar sind.

Kommando	Hex-Code	Kommentar
Set Column Address	0x2A	Eckpunkte des RAM-Fensters in X-Richtung
Set Page Address	0x2B	Eckpunkte des RAM-Fensters in Y-Richtung
Write Memory Start	0x2C	Alle Folgenden Pixeldaten werden im RAM-Fenster platziert

Tabelle 3.1.: Relevante Kommandos des SSD1963, [Solomon Systech Limited \[2008\]](#)



3. Teil A

3.1.2. 3.2“ mit SSD1289

Das 3.2“ Display von Sainsmart wird mit einen SSD1289 von Solomon Systech betrieben. Dieses Display hat eine Auflösung von 320x240 Farbpunkten. Das Pinout ist dasselbe, das in Abbildung 3.1 MPMCStatic zu sehen ist. Analog zu Tabelle 3.1 besitzt der SSD1289 seine eigenen wichtigen Kommandos. Diese sind in Tabelle 3.2 erläutert. Die zur Initialisierung notwendigen Kommandos werden hier nicht erläutert, da diese aus dem Datenblatt entnehmbar sind.

Kommando	Hex-Code	Kommentar
Horizontal RAM address position	0x44	Eckpunkte des RAM-Fensters in X-Richtung
Vertical RAM address start position	0x45	Startpunkt des RAM-Fensters in Y-Richtung
Horizontal RAM address stop position	0x46	Endpunkt des RAM-Fensters in Y-Richtung
Set GDDRAM X address counter	0x4E	Zeiger im RAM-Fenster in X-Richtung
Set GDDRAM Y address counter	0x4F	Zeiger im RAM-Fenster in Y-Richtung
RAM Write Register	0x22	Alle Folgenden Pixeldaten werden im RAM-Fenster platziert

Tabelle 3.2.: Relevante Kommandos des SSD1289, [Solomon Systech Limited \[2007\]](#)

3.1.3. 5“ mit CPLD

Als drittes Display mit 8080-Interface kommt eine 5“ Display mit einer Auflösung von 800x480 Bildpunkten zum Einsatz, dass keinen univerell einsetzbaren Controller für variable Displaypanels im klassischen Sinn besitzt, sondern ein CPLD²⁴ als Controller mit zugeschnittenen Timings für das verwendete TFT-Panel. Der Vorteil eines solchen Displays ist, dass keine Initialisierungsroutine benötigt wird, um die Timings für das Panel einzustellen. Ein Reset setzt das Display betriebsbereit. Nachteilig stellt sich der Umstand ein, dass nur TFT-Panels exakter Größe und mit exakten Timings verwendet werden können. Für diese Arbeit ist allerdings die Verwendung von anderen Panels belanglos. Auch hier ist das Pinout des Displays analog zu dem Gezeigten in Abbildung 3.1.

Wichtige Kommandos zum Betrieb des Displays sind in Tabelle 3.3 einsehbar. Dieses Display trägt die Bezeichnung MD050SD.

²⁴CPLD: Complex Programmable Logic Device



-
3. Teil A

Kommando	Hex-Code	Kommentar
Beginning Row Address	0x02	Startpunkt des RAM-Fensters in X-Richtung
Ending Row Address	0x06	Endpunkt des RAM-Fensters in X-Richtung
Beginning Column Address	0x03	Startpunkt des RAM-Fensters in Y-Richtung
Ending Column Address	0x07	Endpunkt des RAM-Fensters in Y-Richtung
Writing Page Register	0x05	Alle Folgenden Pixeldaten werden im RAM-Fenster platziert

Tabelle 3.3.: Relevante Kommandos des MD050SD, [ITEAD Studios \[2013\]](#)

3.2. 8080-Interface mittels SRAM-Interface

Wie bereits in Abschnitt [2.2.2](#) erwähnt, besitzt der Prozessor des Gnublin bereits ein externes 8080-Interface, auf welches zugegriffen wird. Im Folgenden wird auf das Konzept, die Idee und die Realisierung auf Hardware- und Softwareseite eingegangen.



3. Teil A

3.2.1. Konzept

Im Gnublin stellt ein NXP LPC313x die zentrale Recheneinheit dar. Dieser besitzt ein sogenanntes EBI²⁵, worüber externe Bausteine wie Speicher, Ethernetcontroller oder ähnliche Bausteine angesprochen werden können.




Abbildung 3.2.: NXP LPC313x EBI, Quelle: [NXP Semiconductors \[2010\]](#)

In Abbildung 3.2 ist ein Blockschaltbild des EBI zu sehen, bei welchem neben CGU²⁶ und SYSCREG²⁷, MPMC²⁸ sowie das NAND Flash an den Eingängen des EBI angeschlossen sind. Abgesehen von NAND Flash sind die Eingänge zum EBI für diese Arbeit relevant und grün markiert. An den Ausgängen des EBI sind Adress- und Datenbus zum Anschluss an externe Bausteine herausgeführt. Damit verschiedenartigen Bausteine an denselben Adress- und Datenpins angeschlossen werden kann, ist eine Priorisierung notwendig. Die Höchste Priorität besitzt der MPMC, gefolgt vom NAND Flash. Die Grundidee ist, das Display über den MPMC anzuschließen, da er so konfiguriert werden kann, dass er sich 8080-konform verhält. Die für diese Arbeit

²⁵EBI: External Bus Interface

²⁶CGU: Clock Generation Unit, Takterzeugung

²⁷SYSCREG: System Control Register, Steuerregister

²⁸MPMC: Multiport Memory Controller



-
3. Teil A

interessanten Leitungen am Ausgang des EBI sind mit rot markiert. Hier wird der Datenbus selbst, sowie die oberen 13 Bit des Adressbus gezeigt.

3.2.2. MPMC - Multiport Memory Controller des NXP LPC313x

Der MPMC stellt die Möglichkeit zur Verfügung Bausteine wie dynamisches und statisches RAM anzubinden. Die Refresh-Zyklen werden bei Verwendung von dynamischen RAMs automatisch vollzogen. Das SDRAM-Interface bietet von Haus aus die Möglichkeit Displays mit 8080-Interface zu betreiben. Dies schließt allerdings die Verwendung von dynamischen RAMs aus. Soll ein Betriebssystem wie Linux auf dem System betrieben werden, ist allerdings die Verwendung von dynamischem RAM unerlässlich. Im Folgenden wird die Schnittstelle für das statische RAM SRAM-Interface benannt. Es besteht die Möglichkeit das Interface des statischen RAM zu verwenden, um ein Display zu betreiben, da es sich so konfigurieren lässt, dass es sich wie ein 8080-Interface verhält. Damit sich die verschiedenen Slaves an Adress- und Datenbus nicht überschneiden, regelt das EBI den Zugriff auf die Busse über Chip-Select Leitungen. Am Gnublin ist eine dieser Chip-Select-Leitungen für das SRAM-Interface nach außen gelegt. Die restlichen Anschlüsse wie Write-Enable, Read-Enable, Reset sind ebenfalls herausgeführt [NXP Semiconductors \[2010\]](#). Ein Blockschaltbild des MPMC ist in Abbildung 3.3 zu sehen.



3. Teil A




Abbildung 3.3.: NXP LPC313x MPMC, [NXP Semiconductors \[2010\]](#)



-
3. Teil A

Die Register des MPMC werden so konfiguriert, dass die Schnittstelle kompatibel zum Display und dessen Timings wird. Entsprechend dem verwendeten Chip-Select-Signal werden die Register

- MPMCStaticConfig0
- MPMCStaticWaitWen0
- MPMCStaticWaitOen0
- MPMCStaticRd0
- MPMCStaticPage0
- MPMCStaticWr0
- MPMCStaticWaitTurn0

konfiguriert. Die Basisadresse des MPMC ist 0x1700 8000. Wie die Register zu beschreiben sind, geht aus [NXP Semiconductors \[2010\]](#) auf Seite 56 hervor und ist in Tabelle 3.4 gezeigt. Die Timings wurden so gewählt, dass die Timinganforderungen der Displaycontroller eingehalten werden.



3. Teil A

Register	Offset	Wert	Beschreibung
MPMCStaticConfig0	0x200	0x81	<ul style="list-style-type: none"> • 16 Bit Modus • Aktiviert die Nutzung von EBI_nWE • CS low aktiv • keine ExtendedWait-Zyklen • Schreibpuffer deaktiviert • Geschütztes Schreiben deaktiviert • Page Mode deaktiviert
MPMCStaticWaitWen0	0x204	13	$13 + 1 = 14$ Wartezyklen ab Chip-Select bis Write-Enable
MPMCStaticWaitOen0	0x208	0	$0 + 1 = 1$ Wartezyklus ab Chip-Select bis Output-Enable
MPMCStaticRd0	0x20C	0	$0 + 1 = 1$ Wartezyklus ab Chip-Select bis Read-Enable
MPMCStaticPage0	0x210	0	$0 + 1 = 1$ Wartezyklus für sequential Page Mode Access
MPMCStaticWr0	0x214	15	$15 + 2 = 17$ Wartezyklen bis Write-Access
MPMCStaticWaitTurn0	0x218	0	$0 + 1 = 1$ Turnaround Cycles

Tabelle 3.4.: MPMC Register, [NXP Semiconductors \[2010\]](#)

Neben den MPMC-Registern muss das Register SYSCREG_AHB_MPMC_MISC konfiguriert werden. Wird Bit 7 des Registers auf der Adresse 0x1300 2864 mit dem Wert 0 eingestellt, so verändert sich das Adressierungsverhalten dahingehend, dass sich die Adressleitungen des EBI EBI_A[15:0] auf den für den Prozessor sichtbaren AHB²⁹ Adressbus AHB_A[16:1] verschiebt (siehe [NXP Semiconductors \[2010\]](#), S. 485f). Der Prozessor selbst, kann nun also 17 Bit adressieren, jedoch nur im Sprung von zwei Adressen, da das ursprüngliche LSB weggefallen ist.

²⁹AHB: Advanced Microcontroller Bus Architecture



-
3. Teil A

3.2.3. Hardwareverbindung zwischen SRAM-Interface und Display

In diesem Abschnitt wird die Verbindung zwischen dem Prozessor und dem Display behandelt. Eingangs wurde bereits erwähnt, dass beim Kauf der Displays Augenmerk auf Pinkompatibilität gelegt wurde. Das schlägt sich beim Entwurf der Adapterplatine positiv zu Buche, da nun lediglich ein Adapter benötigt wird.

Bereits dargestellt zeigt Abbildung 3.1 auf Seite 11 das Pinout der verwendeten Displays. Der Anschluss an den Prozessor stellt sich wie in Tabelle 3.5 dar. Anhand der gewonnenen Erkenntnisse aus Abschnitt 3.2.1 und Abschnitt 3.2.2 sowie des Schaltplans des verwendeten Gnublin Extended (siehe [Benedikt Sauter \[2013\]](#)) kann eine Zuordnung getroffen werden. Nicht verbundene Pins sind mit 'nc'³⁰ vermerkt.

Nr.	Pin Display	Pin Gnublin	Nr.	Pin Display	Pin Gnublin
1	GND	GND	21	DB0	LPC_DB0
2	+3V3	+3V3	22	DB1	LPC_DB1
3	nc	nc	23	DB2	LPC_DB2
4	RS	LPC_A15	24	DB3	LPC_DB3
5	WR	LPC_WE	25	DB4	LPC_DB4
6	RD	LPC_DQM0	26	DB5	LPC_DB5
7	DB8	LPC_DB8	27	DB6	LPC_DB6
8	DB9	LPC_DB9	28	DB7	LPC_DB7
9	DB10	LPC_DB10	29	nc	nc
10	DB11	LPC_DB11	30	nc	nc
11	DB12	LPC_DB12	31	nc	nc
12	DB13	LPC_DB13	32	nc	nc
13	DB14	LPC_DB14	33	nc	nc
14	DB15	LPC_DB15	34	nc	nc
15	CS	STCS0	35	nc	nc
16	nc	nc	36	nc	nc
17	RESET	GPIO19	37	nc	nc
18	nc	nc	38	nc	nc
19	LED-A	GPIO20	39	nc	nc
20	nc	nc	40	nc	nc

Tabelle 3.5.: Displayverbindung mit dem Gnublin, [Coldtears Electronics, Benedikt Sauter \[2013\]](#)

Das Daten-Interface des Displays ist mit den Pins DB[0:15] mit dem Datenbus verbunden. Die Signale Read-Enable RD und Write-Enable WR liegen auf den Pins LPC_DQM0 und LPC_WE. Als Chip-Select wird das Signal STCS0 verwendet. Diese Pins sind aus dem EBI herausgeführt (siehe Abbildung 3.2) und werden, sofern es das System von der Auslastung am Bus ermöglicht, für das Display zur Verfügung gestellt.

³⁰nc: not connected



-
3. Teil A

Das RS Signal am Display, welches zwischen Kommando und Daten unterscheidet, liegt auf dem Adresssignal A15. Die folgenden Angaben gehen von einer Registerkonfiguration nach Abschnitt 3.2.2 aus. Werden Daten gesendet, so ist der Pin logisch 1, was einem Wert auf dem Adressbus von 0x10000³¹ entspricht. Bei Kommandos ist der Pin logisch 0 mit einem Adresswert von 0x00000³². Die unteren 16 Bits des Adressraums lassen sich also willkürlich verändern, da nur das MSB³³ vom Display verwendet wird.

Als RS-Pin ist die Adressleitung A15 (logisch verschoben auf A16) gewählt, da so möglicherweise DMA-Transfers³⁴ von bis zu 65.536 Bytes³⁵ möglich sind. Der DMA-Transfer könnte die Adressleitungen bei Daten von 0x10000 bis 0x1FFFF³⁶ bzw. bei Kommandos von 0x0000 bis 0x0FFFF³⁷ inkrementieren ohne die Gültigkeit der Wahl zwischen Kommando und Daten des Displays zu beeinträchtigen.

Das Display lässt sich Zusammenfassend also über zwei Pseudoregister für Kommando und Daten auf den Adressoffsets 0x000000 und 0x10000 mit der Basisadresse 0x200000000 ansprechen. Dies ist in Tabelle 3.6 nochmals übersichtlich dargestellt.

Register	Adresse	Typ
SRAM0_DISP_CTRL	0x20000000	Kommandos
SRAM0_DISP_DATA	0x20010000	Daten

Tabelle 3.6.: Adressen für SRAM-Zugriff, [NXP Semiconductors \[2010\]](#)

Die Untersuchung inwieweit DMA-Transfer praktisch mit der verwendeten Hardware möglich ist, ist allerdings nicht Bestandteil dieser Arbeit.

³¹0x10000 = 0b0001 0000 0000 0000 0000

³²0x00000 = 0b0000 0000 0000 0000 0000

³³MSB: Most Significant Bit, das höchstwertige Bit

³⁴DMA: Direct Memory Access, Speichertransfer effizient und schnell direkt in Hardware

³⁵65.536 = 2¹⁶

³⁶0x1FFFF = 0b0001 1111 1111 1111 1111

³⁷0x0FFFF = 0b0000 1111 1111 1111 1111



3. Teil A

3.2.4. Adapterplatine zwischen Gnublin Extended und Display

Der Adapter wird als Platine realisiert, die auf den Gnublin Extended aufgesteckt wird. Das Display wiederum wird mit der Adapterplatine steckbar verbunden. Der Schaltplan ist in Abbildung 3.4 gezeigt und stellt entsprechend Tabelle 3.5 die Verbindungen her.

Der grün markierte Bereich stellt die Verbindung zum Display dar, rot zum Gnublin Extended und im blauen Rechteck sind weitere kleine Bauteile untergebracht. Hier sind Pullup-Widerstände mit $10\text{ k}\Omega$ an den Leitungen STCS0, Reset und LED-A um definierte Pegel vorzugeben sowie einen Blockkondensator mit 100 nF , der für eine bessere Spannungsversorgung des Displays sorgt.






Abbildung 3.4.: Schaltplan Adapterplatine



3. Teil A



(a) Adapterplatine Top Layer



(b) Adapterplatine Bottom Layer

Abbildung 3.5.: Adapterplatine zwischen Gnublin Extended und Display

Abbildung 3.5 (a) und (b) zeigt je ein gerendertes 3D Bild der Ober- und Unterseite der Adapterplatine. Auf der Oberseite wird das Display auf der linken Seite mit der 40 poligen Stifteleiste angeschlossen. Mit der Unterseite wird die Platine auf das Gnublin Extended mit je zwei 50 poligen Buchsenleisten aufgesteckt.

Die Schaltplan und das Layout befinden sich in der CD im Anhang dieser Arbeit.



-
3. Teil A

3.2.5. Software

Im Folgenden Abschnitt wird die Software behandelt, die nötig ist, um das Display zu betreiben. Die Softwareentwicklung ist in drei Teile auf gegliedert:

- Modifikationen im Bootloader APEX
- Framebuffer-Treiber im Linux-Kernel
- Userspace-Treiber basierend auf einem Treibers auf für den Raspberry Pi (siehe Schlegel [2013a] und Schlegel [2013b]) bei dem mittels GPIO-Pins ein 8080-Display zu betreiben

3.2.5.1. Anpassung des APEX-Bootloaders zur Verwendung des Displays

Der APEX-Bootloader³⁸ wurde ursprünglich für Prozessoren de Sharp LH Familie entwickelt, wurde allerdings auf eine Vielzahl von weiteren ARM basierten Prozessoren portiert, so auch für die verwendete NXP LPC313x CPU³⁹. Die Aufgabe des Bootloaders ist es, grundlegende prozessorinterne Hardwareeinheiten wie z.B. CGU oder SD-RAM zu initialisieren um für den Linux-Kernel die notwendige Umgebung zu schaffen. Im Anschluss wird der Linux-Kernel geladen und gestartet. Es werden außerdem dem Linux-Kernel Bootparameter übergeben, die zum Start benötigt werden. Am Anfang des Bootloader-Codes werden die verwendeten MPMC-Register konfiguriert. Wie in Abschnitt 3.2.2 muss das SYSCREG-Register SYSCREG_AHB_MPMC_MISC nicht explizit beschrieben werden, da es im Resetzustand bereits richtig konfiguriert ist. Listing 3.1 zeigt die entsprechende Initialisierung der MPMC-Register für das MD050SD. Die Adressen von z.B. MPMC_STCONFIG0 sind in der lpc313x.h definiert. Die Modifikationen im Bootloader finden in der Datei initialize.c statt.

```

1 #elif defined(CONFIG_MACH_EPLPC3131_V1)
2 #if defined(CONFIG_DISP_SSD1963)
3 // ...
4 #elif defined(CONFIG_DISP_MD050SD)
5 /* LCD display, 16 bit */
6 MPMC_STCONFIG0 = 0x81;
7 MPMC_STWTWENO = 13;
8 MPMC_STWTOENO = 0;
9 MPMC_STWTRDO = 0;
10 MPMC_STWTPGO = 0;
11 MPMC_STWTWRO = 15;
12 MPMC_STWTTURNO = 0;
13 #elif defined(CONFIG_DISP_SSD1289)
14 // ...
15 #elif defined(CONFIG_DISP_NONE)
```

³⁸<https://gitorious.org/apex/>

³⁹CPU: Central Processing Unit, Prozessor



3. Teil A

```
16 // ...
17 #endif
18 #endif
```

Listing 3.1: Bootloader: MPMC-Konfiguration

3.2.5.1.1. Boot-Logo im APEX-Bootloader Um dem Display beim Systemstart einen initialisierten Zustand zu geben und dem Benutzer bereits während dem Laden des Linux-Kernels ein Bild anzuzeigen, ist ein Bootlogo konfigurierbar. Hierfür bedarf es eines rudimentären Displaytreibers im Bootloader. Im Folgenden wird die Darstellung des Boot-Logos unter Verwendung des MD050SD dargestellt. Listing 3.2 zeigt den ersten Teil des Treibers, bei dem grundlegende Datentypen sowie Sendefunktionen für Daten und Kommandos gelistet sind.

```
1 #if defined(CONFIG_DISP_MD050SD) || defined(CONFIG_DISP_SSD1963) ||
     defined(CONFIG_DISP_SSD1289)
2 #define DISP_PHYS          (EXT_SRAM0_PHYS)
3 #define DISP_PHYS_CTRL      (DISP_PHYS + 0)
4 #define DISP_PHYS_DATA      (DISP_PHYS + 0x10000)
5
6 unsigned int width;
7 unsigned int height;
8 int pixel;
9
10 struct display {
11     volatile u16* ctrl;
12     volatile u16* data;
13 };
14
15 static struct display display;
16
17 static void display_send_cmd(u16 cmd)
18 {
19     *display.ctrl = 0x0OFF & cmd;
20 }
21
22 static void display_send_data(u16 data)
23 {
24     *display.data = data;
25 }
26
27#endif
```

Listing 3.2: Bootloader: Grundlegende Datentypen und Funktionen

Die Struktur `struct display` ab Zeile 10 von Listing 3.2 enthält zwei Zeiger `u16*` `ctrl` und `u16* data` auf die jeweiligen Adressen aus Tabelle 3.6 für Kommandos und Daten. In den Zeilen 17 und 22 sind die zwei Sendefunktionen `display_send_cmd(u16 cmd)` und `display_send_data(u16 cmd)` definiert. Hiermit werden die Kommandos und Daten an das Display gesendet. Wird auf eine der beiden Adressen



3. Teil A

ein Wert geschrieben, kümmert sich das MPMC und das EBI automatisch um die restlichen Signale wie WR, RD und CS.

```

1  #if defined(CONFIG_DISP_MD050SD) || defined(CONFIG_DISP_SSD1963) ||
2      defined(CONFIG_DISP_SSD1289)
3      display.ctrl = &__REG16 (DISP_PHYS_CTRL);
4      display.data = &__REG16 (DISP_PHYS_DATA);
5      #if defined(CONFIG_DISP_MD050SD)
6          GPIO_OUT_LOW(IOCONF_GPIO, _BIT(14)); //GPIO20 is LED_ENABLE
7
8          GPIO_OUT_LOW(IOCONF_GPIO, _BIT(13)); //GPIO19 is nRESET
9          udelay(20000);
10         GPIO_OUT_HIGH(IOCONF_GPIO, _BIT(13)); //GPIO19 is nRESET
11         udelay(20000);
12
13     /* Set Window from 0,0 to 479, 799 */
14     display_send_cmd(0x0002);
15     display_send_data(0);
16     display_send_cmd(0x0003);
17     display_send_data(0);
18
19     display_send_cmd(0x0006);
20     display_send_data(480 - 1);
21     display_send_cmd(0x0007);
22     display_send_data(800 - 1);
23
24     /* Clear the display with color black */
25     display_send_cmd(0x000F);
26
27     for(pixel = 0; pixel < 800 * 480; pixel++)
28     {
29         display_send_data(0x0000);
30     }
31
32     GPIO_OUT_HIGH(IOCONF_GPIO, _BIT(14)); //GPIO20 is LED_ENABLE
33
34     #if defined(CONFIG_LOGO_TUX)
35         width = boot_logo_tux[0];
36         height = boot_logo_tux[1];
37
38         display_send_cmd(0x0002);
39         display_send_data(480/2 - (height - 1)/2);
40         display_send_cmd(0x0003);
41         display_send_data(800/2 - (width - 1)/2);
42         display_send_cmd(0x0006);
43         display_send_data(480/2 + (height - 1)/2 + 1);
44         display_send_cmd(0x0007);
45         display_send_data(800/2 + (width - 1)/2 + 1);
46         display_send_cmd(0x000F);
47
48         for(pixel = 2; pixel < width * height + 2; pixel++)
49         {
50             display_send_data(boot_logo_tux[pixel]);
51         }
52     #endif
53     #endif
54     #endif

```



-
3. Teil A

Listing 3.3: Bootloader: Display-Initialisierung und Bootlogo

Der Eigentliche Treiber und der Code für das Anzeigen des Bootlogos ist in Listing 3.3 zu sehen. In Zeile 2 und 3 werden den Adresszeigern die physikalischen Adressen zum Schreiben von Kommandos und Daten zugewiesen. Von Zeile 5 bis 10 wird die Hintergrundbeleuchtung explizit abgeschaltet und ein Reset auf das Display gegeben. Da das MD050SD einen CPLD-Controller besitzt, welcher eine auf genau dieses TFT-Panel zugeschnittene Programmierung enthält, fällt eine Initialisierungsroutine weg. Dies wäre bei Controllern wie dem SSD1963 nicht der Fall, da diese mit einer Vielzahl von Panels arbeiten können und demzufolge eine spezielle Initialisierung brauchen. Das MD050SD ist nach dem Reset also initialisiert und erwartet Kommandos. Von Zeile 13 bis 24 in Listing 3.3 wird ein Bereich im Display-RAM der vollen Bildschirmgröße reserviert und die Bereitschaft zum Datenempfang gestartet (siehe Tabelle 3.3). Alle Daten die im Anschluss gesendet werden, werden automatisch an die richtige Stelle im Display geschrieben. In einer Schleife werden ab Zeile 26 alle reservierten Pixel von zuvor mit der Farbe Schwarz beschrieben, um das automatisch angezeigte Testbild des Displays beim Start zu überschreiben. Im Anschluss wird die Hintergrundbeleuchtung wieder eingeschaltet. Ist über den Codeswitch CONFIG_LOGO_TUX das Bootlogo aktiviert, so wird dies ab Zeile 34 angezeigt. Die Größe des Logos wird in den Zeilen 34 und 35 ausgelesen und in den Folgenden angezeigt. Die Pixeldaten des Logos sind im Array u16 boot_logo_tux[] in den Dateien boot_logo_tux.c und boot_logo_tux.h hinterlegt.

3.2.5.1.2. Konfiguration des APEX-Bootloaders Der APEX-Bootloader besitzt zur Konfiguration dasselbe System wie der Linux-Kernel. Dieses System heißt KConfig und wird durch den Befehl `make menuconfig` aufgerufen, welches ein Konfigurationsmenü im aufrufenden Terminal erscheinen lässt. Hier sind neben Grundlegenden Konfiguration zum Beispiel für die Prozessorarchitektur oder Taktraten auch der Displaytreiber und das Bootlogo eingepflegt. Abbildung 3.6 zeigt exemplarisch den Unterpunkt `Platform Setup` bei dem das Display MD050SD und das Bootlogo ausgewählt sind.



3. Teil A




Abbildung 3.6.: APEX-Bootloader KConfig

Bevor der Bootloader konfiguriert werden kann, muss der Vanilla-Quellcode⁴⁰ noch gepatcht werden. Listing 3.4 zeigt die einzelnen Schritte, um den Bootloader herunterzuladen und zu Patchen. Der Patch enthält alle nötigen Dinge zum Betrieb des MD050SD-Display und des Boot-Logos.

```

1 $ wget https://github.com/embeddedprojects/gnublin-distribution/raw/
      master/lpc3131/bootloader/apex/1.6.8/apex-1.6.8.tar.gz
2 $ tar xvfz apex-1.6.8.tar.gz
3 $ wget https://github.com/siredmar/master/raw/master/Teil_A/software/
      bootloader/apex_display.patch
4 $ cd apex-1.6.8
5 $ patch -p1 < ../apex_display.patch

```

Listing 3.4: Bootloader: Bootloader herunterladen und patchen

Im Folgenden wird die Konfiguration des Bootloaders und die damit möglichen Einstellungsmöglichkeiten beschrieben. Im Konfigurationsmenü sind nach dem patchen im Untermenü **Platform Setup** die Optionen **Display Controller** und **Bootup Logo** verfügbar. Hier wird die Auswahl bezüglich Displaycontrollers und Logo getroffen. Wird ein Displaycontroller anders als MD050SD gewählt, so werden nur entsprechende Timings der MPMC-Register gesetzt und kein Boot-Logo angezeigt. Um den Kernel mit spezifischen Parametern starten zu können, werden für den Betrieb der unterschiedlichen Treiber (Framebuffer, User-Space) andere Bootparameter benötigt. So ist der originalen Parameterliste `console=ttyS0,115200n8 root=/dev/mmcblk0p3 rw rootfstype=ext4 rootwait` im Untermenü **Environment** für den Betrieb mit dem Framebuffer-Treiber ein `fbcon=rotate:0 fbcon=font:VGA8x16` hinzuzufügen um dem Kernel beim Start Informationen über den Kernel-Treiber

⁴⁰Vanilla-Quellcode: unmodifizierter, originaler Quellcode



3. Teil A

`fbcon` mitzuteilen. Wird der User-Space-Treiber verwendet, so übernimmt das Kernel-Modul `vfb`⁴¹ die Aufgabe des Framebuffers. Die Parameterliste ist mit `console=tty0 video=vfb: vfb_enable=1` zu ergänzen (siehe [Antonino Daplas \[2005\]](#)).

Der Bootloader wird per `make apex.bin` kompiliert und mit `dd if=src/arch-arm/rom/apex.bin of=/dev/sdXY`⁴² auf die SD-Karte des Gnublin geschrieben (siehe [Gnublin-Wiki \[2013a\]](#)).

3.2.5.2. Entwicklung eines Linux-Framebuffer-Treibers

Für den Betrieb des Gnublin Extended wird die offizielle Version des Kernels aus dem Git-Repository von Embedded Projects für die Architektur NXP LPC313x in der Kernelversion 2.6.33 verwendet (siehe [Gnublin-Wiki \[2013c\]](#)). Um mit den Displays zusammenzuarbeiten, muss dieser mit dem entwickelten Treiber gepatcht werden. Listing 3.5 zeigt die einzelnen Schritte, die dafür notwendig sind.

```

1 $ git clone https://github.com/embeddedprojects/gnublin-lpc3131
   -2.6.33.git
2 $ cd gnublin-lpc3131-2.6.33
3 $ wget https://github.com/siredmar/master/raw/master/Teil_A/software/
   linux/display_drivers.patch
4 $ cd linux-2.6.33-lpc313x
5 $ make gnublin_defconfig
6 $ patch -p1 < ../display_drivers.patch

```

Listing 3.5: Framebuffer: Kernel herunterladen und patchen

Wie der Cross-Compiler für die Verwendung der LPC3131x-Architektur installiert wird ist [Gnublin-Wiki \[2013b\]](#) zu entnehmen.

In diesem Abschnitt wird die Entwicklung des Framebuffer-Treibers beschrieben. Der Framebuffer-System bietet eine Abstraktionsebene für die Grafikhardware. Es enthält einen Bildspeicher der Grafikhardware und bietet Applikationen Zugriff auf diesen, ohne jedoch Informationen über die letztendlich verwendete Hardware selbst auf Low-Level-Ebene haben zu müssen. Ein Framebuffer-Device erzeugt die Node /`dev/fbX` mit der fortlaufenden Nummer X, beginnend bei Null, für jede Instanz eines Framebuffers. Jede grafische Anwendung in einem Linux-System benötigt eine Funktionalität, die den aktuellen Bildschirminhalt speichert und Applikationen zugriff darauf gewährt. Dabei ist es im wesentlichen unwichtig, ob die Anzeige selbst durch Hardware beschleunigt oder sogar nur rein virtuell realisiert wird, da die Applikation auf die Schnittstelle in `/dev/fbX` zugreift (siehe [Geert Utterhoeven \[2001\]](#)). Programme wie zum Beispiel der X11-Server, Video-Player, QT⁴³, SDL⁴⁴ usw. können

⁴¹vfb: Virtual Frame Buffer

⁴²/dev/sdXY: bezieht sich auf die Bootpartition auf der korrekten SD-Karte, z.B. /dev/sdb2

⁴³QT: C++-Klassenbibliothek zur 2D-Darstellung, <http://qt-project.org/>

⁴⁴SDL: Simple Direct Media Layer, Grafikbibliothek zur 2D-Darstellung, <http://www.libsdl.org>



3. Teil A

dieses System nutzen. Gerade für leistungsschwächere Systeme bietet es dahingehend dieselben Möglichkeiten Programme Anzuzeigen, wie für High-End-Systeme. Einzig die Art und Weise des Befüllens und Auslesens des Framebuffers unterscheidet die Leistungsfähigkeit einzelner Systeme. So können Systeme mit zusätzlichen Grafikeinheiten die speziell zum Berechnen von 3D-Daten mit zum Beispiel der 3D-Grafikbibliothek OpenGL⁴⁵ den Framebuffer mit “hochwertigeren“ Inhalten füllen, als ein System, das diese Möglichkeit nicht besitzt. Die Abstraktionsebene für die Applikation bleiben aber dieselben.

Mit der Entwicklung eines Framebuffer-Treibers, sind alle Vorteile erschlossen, welche das Framebuffer-System bietet. Diese sind eine standardisierte Schnittstelle für Applikationen, sowie die Gewissheit, dass, sofern es die Rechenleistung zulässt, prinzipiell alle bereits existenten Programme und Inhalte angezeigt werden können. In den folgenden Abschnitten, wird die Entwicklung des Framebuffer-Treibers für die drei verwendeten Displays dargelegt, mit Fokus auf das MD050SD.

3.2.5.2.1. Framebuffer-Treiber für MD050SD In diesem Abschnitt wird die Funktionsweise des Framebuffer-Treibers für das MD050SD beschrieben. Auf ein Listing des kompletten Treibers wird an dieser Stelle bewusst verzichtet, da sonst der Treiber durch seine Komplexität und die ins System verflochtene Struktur schwer zu durchdringen wäre. Stattdessen werden einzelne Teilespektive, die zum Verständnis nötig sind, einzeln behandelt. Als Basis wurde ein bereits existierender Treiber verwendet (siehe Schlegel [2013c]).

Der Treiber arbeitet konform mit dem “Platform Device“- und “Platform Driver“-System im Linux-Kernel (siehe David Brownell [2006]). Mit dem Platform-Device-System wird ein Pseudo-Bus erzeugt, mit dem sich verschiedene Platform-Driver verbinden können. So können beispielsweise mehrere voneinander unabhängige Instanzen eines Treibers oder vieler verschiedener Treiber im System verfügbar sein. Beinhaltet ein System ein Platform-Device, so muss es dem Linux-Kernel bekannt gemacht werden. Hierzu wird die Struktur `struct platform_device` verwendet, die in Listing 3.6 gezeigt ist.

```

1 struct platform_device {
2     const char *name;
3     u32 id;
4     struct device dev;
5     u32 num_resources;
6     struct resource *resource;
7 };

```

Listing 3.6: Framebuffer: struct platform_device

⁴⁵OpenGL: 3D Grafikbibliothek



3. Teil A

In der Struktur in Listing 3.6 sind Datentypen enthalten, die einen eindeutigen Namen des Devices `const char *name`, sowie eine ID `u32 id` bestimmen, einen Parameter zur Struktur `struct device`, sowie einen Zeiger zur Struktur `struct resource`, die letztendlich die Hardware-Ressourcen darstellen. Für den Platform-Driver ist die Struktur `struct platform_driver` in Listing 3.7 gegeben, die Funktionszeiger für den Betrieb des Treibers und eine Struktur `struct device_driver` enthält, welche zur Zuordnung mit dem entsprechenden Platform-Device dient.

```

1  struct platform_driver {
2      int (*probe)(struct platform_device *);
3      int (*remove)(struct platform_device *);
4      void (*shutdown)(struct platform_device *);
5      int (*suspend)(struct platform_device *, pm_message_t state);
6      int (*suspend_late)(struct platform_device *, pm_message_t state);
7      int (*resume_early)(struct platform_device *);
8      int (*resume)(struct platform_device *);
9      struct device_driver driver;
10 };

```

Listing 3.7: Framebuffer: struct platform_driver

Wie ein Platform-Device definiert wird, ist Listing 3.8 zu entnehmen. Die Modifikationen sind im Quellcode der Start-Datei der Architektur `linux-2.6.33-lpc313x /arch/arm/mach-lpc313x/ea313x.c` eingepflegt. In den Zeilen 2 bis 13 wird die Ressource `struct resource md050sd_resource[]` definiert, die zwei Einträge enthält. Hier werden die physikalischen Adressen für Kommandos und Daten für das Display auf SRAM-Interface eingestellt, die der Platform-Driver verwenden wird. Die Struktur `struct platform_device md050sd_device` wird ab Zeile 15 definiert, und enthält einen eindeutigen Namen "m050sd". Dieser Name wird im Folgenden vom Platform-Driver ebenfalls verwendet, um eine Zuordnung zwischen Device und Driver zu ermöglichen. In Zeile 22 ist die Funktion definiert, die letztendlich dem Linux-Kernel die Struktur `struct platform_device md050sd_device` übergibt, und das Platform-Device im System registriert.

```

1  #if defined (CONFIG_FB_MD050SD)
2  static struct resource md050sd_resource[] = {
3      [0] = {
4          .start = EXT_SRAM0_PHYS + 0x00000 + 0x0000,
5          .end   = EXT_SRAM0_PHYS + 0x00000 + 0xffff,
6          .flags = IORESOURCE_MEM,
7      },
8      [1] = {
9          .start = EXT_SRAM0_PHYS + 0x10000 + 0x0000,
10         .end   = EXT_SRAM0_PHYS + 0x10000 + 0xffff,
11         .flags = IORESOURCE_MEM,
12     },
13 };
14
15 static struct platform_device md050sd_device = {
16     .name           = "md050sd",

```



3. Teil A

```

17     .id          = 0,
18     .num_resources = ARRAY_SIZE(md050sd_resource),
19     .resource      = md050sd_resource,
20 };
21
22 static void __init ea_add_device_md050sd(void)
23 {
24     // ...
25     platform_device_register(&md050sd_device);
26     // ...
27 }
28 #else
29 static void __init ea_add_device_md050sd(void) {}
30 #endif /* CONFIG_FB_MD050SD */

```

Listing 3.8: Framebuffer: Plattform Device definieren

Der Aufruf, der die Registrierung anstößt ist in Listing 3.9 zu sehen. In der Funktion `void __init ea313x_init(void)` werden alle Hardwareeinheiten, die vom Bootloader noch nicht konfiguriert wurden initialisiert und die verwendeten Devices im System registriert. Ohne eine vorhergehende Registrierung ist ein Verwenden eines Treibers nicht möglich.

```

1 static void __init ea313x_init(void)
2 {
3     lpc313x_init();
4     platform_add_devices(devices, ARRAY_SIZE(devices));
5     // ...
6     ea_add_device_ssd1963();
7     ea_add_device_ssd1289();
8     ea_add_device_md050sd();
9     // ...
10 }

```

Listing 3.9: Framebuffer: Platform Devices im System registrieren

In der Datei `linux-2.6.33-lpc313x/drivers/video/md050sd.c` befindet sich der Displaytreiber selbst. Analog zu Listing 3.7 wird in Listing 3.10 die Struktur instanziert und die nötigen Funktionszeiger und der Name des Treibers eingesetzt. Hier wird derselbe Name genutzt, der bereits für das Platform-Device verwendet wurde. Nachdem der Treiber initialisiert wurde, wird dieser mit dem Pseudo-Bus verbunden. Der Linux-Kernel ist nun in der Lage dem Treiber die vorher definierten Ressourcen zu übergeben.

```

1 static struct platform_driver md050sd_driver = {
2     .probe = md050sd_probe,
3     .remove = md050sd_remove,
4     .driver = {
5         .name = "md050sd",
6     },
7 };

```



-
3. Teil A

Listing 3.10: Framebuffer: Platform Driver

Wird der Treiber geladen, ob als Modul oder fest in den Kernel kompiliert, wird die Funktion aufgerufen, die im Makro `module_init()` definiert ist. So wird die Funktion `static int __init md050sd_init(struct platform_deice *dev)` aufgerufen, die den Platform-Driver mit der zuvor definierten Struktur `md050sd_driver` aus Listing 3.10 im Linux-Kernel mittels `platform_driver_register(&md050sd_driver)` registriert. Die Funktion `md050sd_probe()` ist in Listing 3.11 zu sehen. Nach der Registrierung wird der Treiber geladen. Hier wird die Probe-Funktion `md050sd_probe()` aufgerufen, die zuerst den benötigten Speicher für den Treiber selbst alloziert, die Zeiger für Kommandos und Daten aus der IO-Ressource des `platform_device` holt, den Speicher für den Framebuffer alloziert und diesen mit entsprechenden Werten füllt. Im Anschluss wird das Display mit `md050sd_setup(item)` initialisiert und mit `md050sd_update_all(item)` ein initiales Update des Bildschirms vollzogen, dass das aktuelle Bild auf dem Display löscht. Zur besseren Lesbarkeit, wurde die komplette Fehlerbehandlung aus dem Listing entfernt.

line break
fixen!

```

1 static int __init md050sd_probe(struct platform_device *dev)
2 {
3     int ret = 0;
4     struct md050sd *item;
5     struct resource *ctrl_res;
6     struct resource *data_res;
7     unsigned int ctrl_res_size;
8     unsigned int data_res_size;
9     struct resource *ctrl_req;
10    struct resource *data_req;
11    struct fb_info *info;
12 // ... Allocate memory for driver
13    item = kzalloc(sizeof(struct md050sd), GFP_KERNEL);
14    item->dev = &dev->dev;
15    dev_set_drvdata(&dev->dev, item);
16    item->backlight = 1;
17 // ... Get ctrl addresses from platform_device IORESOURCE
18    ctrl_res = platform_get_resource(dev, IORESOURCE_MEM, 0);
19    ctrl_res_size = ctrl_res->end - ctrl_res->start + 1;
20    ctrl_req = request_mem_region(ctrl_res->start, ctrl_res_size,
21        dev->name);
22    item->ctrl_io = ioremap(ctrl_res->start, ctrl_res_size);
23 // ... Get data addresses from platform_device IORESOURCE
24    data_res = platform_get_resource(dev, IORESOURCE_MEM, 1);
25    data_res_size = data_res->end - data_res->start + 1;
26    data_req = request_mem_region(data_res->start,
27        data_res_size, dev->name);
28    item->data_io = ioremap(data_res->start, data_res_size);
29 // ... Allocate Framebuffer Memory and fill it with logic
30    info = framebuffer_alloc(sizeof(struct md050sd), &dev->dev);
31 // ... Set framebuffer specific stuff
32    info->pseudo_palette = &item->pseudo_palette;
```



3. Teil A

```

33     item->info = info;
34     info->par = item;
35     info->dev = &dev->dev;
36     info->fbops = &md050sd_fbops;
37     info->flags = FBINFO_FLAG_DEFAULT | FBINFO_VIRTFB;
38     info->fix = md050sd_fix;
39     info->var = md050sd_var;
40     ret = md050sd_video_alloc(item);
41     info->screen_base = (char __iomem *) item->info->fix.smem_start;
42     ret = md050sd_pages_alloc(item);
43     // ... Set Deferred IO settings to framebuffer
44     info->fbdefio = &md050sd_defio;
45     fb_deferred_io_init(info);
46     ret = register_framebuffer(info);
47     // ... display initialization and initial screen update
48     md050sd_setup(item);
49     md050sd_update_all(item);
50     // ...
51     return ret;
52 }
```

Listing 3.11: Framebuffer: Probe-Funktion

Die Einstellungen für Auflösung, Farbtiefe sowie diverser anderer Dinge sind in Listing 3.12 zu sehen.

In der Struktur `struct fb_ops md050sd_fbops` werden für die Schnittstelle des Framebuffers entsprechende Funktionszeiger gesetzt, da es im Treibermodell vorgesehen ist, eigene ggf. durch Hardware unterstützte oder anderweitig optimierte Funktionen verwenden zu können. Diverse Framebuffer-spezifische Einstellungen werden in den Strukturen `struct fb_fix_screeninfo` und `struct fb_var_screeninfo`. Hier kann die Auflösung und das Pixelformat eingestellt werden.

In der Struktur `struct fb_deferred_io md050sd_defio` wird das Deferred IO konfiguriert. Dieser Zeitversetzte IO-Zugriff ermöglicht es dem Treiber den tatsächlichen Zugriff auf die Hardware über die Funktion `md050sd_update()`. Diese wird konfigurierbar alle HZ/20 Sekunden aufgerufen, was einer gewünschten Framerate von 20 FPS⁴⁶ entspricht.

```

1 static struct fb_ops md050sd_fbops = {
2     .owner        = THIS_MODULE,
3     .fb_read      = fb_sys_read,
4     .fb_write     = md050sd_write,
5     .fb_fillrect  = md050sd_fillrect,
6     .fb_copyarea  = md050sd_copyarea,
7     .fb_imageblit = md050sd_imageblit,
8     .fb_setcolreg = md050sd_setcolreg,
9     .fb_blank     = md050sd_blank,
10    };
11
```

⁴⁶FPS: Frames per Second, Bildwiederholrate



3. Teil A

```

12 static struct fb_fix_screeninfo md050sd_fix __initdata = {
13     .id             = "MD050SD",
14     .type           = FB_TYPE_PACKED_PIXELS,
15     .visual         = FB_VISUAL_TRUECOLOR,
16     .accel          = FB_ACCEL_NONE,
17     .line_length    = 800 * 2,
18 };
19
20 static struct fb_var_screeninfo md050sd_var __initdata = {
21     .xres          = 800,
22     .yres          = 480,
23     .xres_virtual  = 800,
24     .yres_virtual  = 480,
25     .width          = 800,
26     .height         = 480,
27     .bits_per_pixel = 16,
28     .red            = {11, 5, 0},
29     .green           = {5, 6, 0},
30     .blue            = {0, 5, 0},
31     .activate       = FB_ACTIVATE_NOW,
32     .vmode          = FB_VMODE_NONINTERLACED,
33 };
34
35 static struct fb_deferred_io md050sd_defio = {
36     .delay          = HZ / 20,
37     .deferred_io    = &md050sd_update,
38 };

```

Listing 3.12: Framebuffer: Einstellungen

In Listing 3.13 ist die Initialisierung des Displays, welche mit `md050sd_setup(item)` in der Probe-Funktion in Listing 3.11 aufgerufen wird, zu sehen. Prinzipiell ist der Code analog zum bereits behandelten im APEX-Bootloader in Listing 3.3, bei dem das Display in den Reset Zustand gebracht wird und im Anschluss das Display mit der Farbe Schwarz beschrieben wird.

```

1 static void __init md050sd_setup(struct md050sd *item)
2 {
3     int x;
4     gpio_direction_output(LED_BACKLIGHT_PIN, 0);
5     gpio_direction_output(LED_RESET_PIN, 0);
6     msleep(200);
7     gpio_direction_output(LED_RESET_PIN, 1);
8     msleep(200);
9
10    md050sd_setWindow(item, 0, 0, MD050SD_WIDTH-1, MD050SD_HEIGHT-1);
11    for (x = 0; x < MD050SD_WIDTH * MD050SD_HEIGHT; x++)
12        md050sd_send_data(item, 0x0000);
13
14    gpio_direction_output(LED_BACKLIGHT_PIN, 1);
15    msleep(10);
16 }

```

Listing 3.13: Framebuffer: Setup Funktion



3. Teil A

An dieser Stelle ist der Treiber initialisiert und bereit seine eigentliche Aufgabe zu übernehmen. Es steht ein Framebuffer-Device als `/dev/fbX` zur Verfügung und Programme sind in der Lage auf dieses zu zuzugreifen. Die Pixeldaten sind im entwickelten Treiber in sogenannte Pages unterteilt. Eine Page ist definiert durch eine festgelegte Anzahl an Zeilen der Breite 800 Pixel. So sind zum Beispiel bei einer Auflösung von 800x480 Bildpunkten und 20 Zeilen pro Page 24 Pages nötig, um das gesamte Bild zu abzulegen. Die Vorgehensweise mit Pages ist dahingehend sinnvoll, da das Bild in Teilbereiche aufgeteilt wird, welche unabhängig voneinander überprüft und neu gezeichnet werden können. Am Beispiel des Kernel-Treibers `fbcon`, welcher es ermöglicht ein Terminal auf dem Framebufferdevice anzuzeigen (siehe Abschnitt 3.2.5.1.2), wird die Funktionsweise des Bildupdates klar. Der Treiber `fbcon` beschreibt beispielsweise den Inhalt des angezeigten Terminals in der ersten Zeile in den Framebuffer. Die entsprechenden Pages werden vom Treiber in der Funktion `md050sd_touch()` als “must_update” markiert und im nächsten Update-Zyklus mittels der Funktion `md050sd_update()` auf Änderungen überprüft. Sind Änderungen vorhanden, werden diese neu auf das Display mittels der Funktion `md050sd_copy` gezeichnet und das “must_update”-Flag wird wieder gelöscht. Diese Funktion ist in Listing 3.14 zu sehen.

```

1 static void md050sd_touch(struct fb_info *info, int x, int y, int w,
2                           int h)
3 {
4     struct fb_deferred_io *fbdefio = info->fbdefio;
5     struct md050sd *item = (struct md050sd *) info->par;
6     int i, ystart, yend;
7     if (fbdefio) {
8         //Touch the pages the y-range hits, so the deferred io will
9         //update them.
10        for (i = 0; i < item->pages_count; i++) {
11            ystart = item->pages[i].y;
12            yend   = item->pages[i].y +
13                  (item->pages[i].len / info->fix.line_length) + 1;
14            if (!((y + h) < ystart || y > yend)) {
15                item->pages[i].must_update = 1;
16            }
17        }
18        //Schedule the deferred IO to kick in after a delay.
19        schedule_delayed_work(&info->deferred_work,
20                             fbdefio->delay);
21    }
22 }
```

Listing 3.14: Framebuffer: Touch Funktion

Tritt der geplante Deferred-IO-Handler ein, werden in der Funktion `md050sd_update()` alle Pages durchlaufen und diejenigen mit dem “must_update”-Flag werden mit der Funktion `md050sd_copy` auf Änderungen überprüft. Listing 3.15 zeigt die Update-Funktion.



3. Teil A

```

1 static void md050sd_update(struct fb_info *info,
2                             struct list_head *pagelist)
3 {
4     struct md050sd *item = (struct md050sd *) info->par;
5     struct page *page;
6     int i;
7
8     //We can be called because of pagefaults (mmap'ed framebuffer,
9      pages
10    //returned in *pagelist) or because of kernel activity
11    //(pages[i].must_update!=0). Add the former to the list of the
12      latter.
13    list_for_each_entry(page, pagelist, lru) {
14        item->pages[page->index].must_update = 1;
15    }
16    //Copy changed pages.
17    for (i = 0; i < item->pages_count; i++) {
18        if (item->pages[i].must_update) {
19            item->pages[i].must_update = 0;
20            md050sd_copy(item, i);
21        }
22    }

```

Listing 3.15: Framebuffer: Update Funktion

In der Copy-Funktion wird die aktuelle, mit dem Parameter `unsigned int index` gekennzeichnete, Page auf Änderungen unüberprüft. Diese Funktion ist in Listing 3.16 zu sehen. Über den Codeswitch `USE_MEMCPY` lässt sich während dem Kompilieren zwischen zwei Modi wählen:

- Zum Kopieren wird `memcpy` verwendet
- Zum Kopieren wird eine optimierte Senderoutine verwendet

Bei der Variante mit `memcpy` wird die komplette Page an das Display gesendet. Dies ist auch der Fall, wenn sich nur ein einziges Pixel in der Page geändert hat. Da `memcpy` generell effizienter und schneller arbeitet als eine For-Schleife zum Daten kopieren, ist diese Methode implementiert (vgl. [David Robert Nadeau \[2012\]](#)). Bei einer Anwendung, bei der sich permanent sehr viele Pixel verändern, zum Beispiel bei Videos, ist diese Methode günstiger, da sich der Adressierungsaufwand für ein RAM-Fenster auf ein Minimum reduziert.

Neben der `memcpy`-Methode wird auch eine optimierte Senderoutine unterstützt. Das bedeutet, dass eine Schleife die Page Pixel für Pixel durchläuft und mit den Pixelwerten der Page vor dem aktuellen Durchlauf vergleicht. Erkennt die Routine eine Abweichung, werden die nachfolgenden Pixel der Anzahl `PIXELGROUPLEN` auf Verdacht an das Display gesendet. Verändern sich bei einer Anwendung nicht permanent alle Pixel, zum Beispiel in einem Terminal, so ist diese Variante günstiger,



3. Teil A

da nicht auf Verdacht alle Pixel der Page gesendet werden. Da sich oft nicht nur ein, aber auch nicht ständig alle Pixel verändern, stellt diese Methode einen guten Mittelweg zwischen Adressierungsaufwand und überflüssigem Datentransfer dar (siehe Schlegel [2013a]). Diese Methode findet im User-Space-Treiber ebenfalls Verwendung und wird in Abschnitt 3.2.5.3 näher erläutert.

```

1 void md050sd_copy(struct md050sd *item, unsigned int index)
2 {
3     #define PIXELGROUPLEN 40
4     unsigned short x;
5     unsigned short y;
6     unsigned short y_local;
7
8     unsigned short *buffer;
9     unsigned short *oldbuffer;
10    unsigned int len;
11    unsigned short j;
12    unsigned short tmpy;
13    unsigned short xend;
14    x = item->pages[index].x;
15    y = item->pages[index].y;
16    buffer = item->pages[index].buffer;
17    oldbuffer = item->pages[index].oldbuffer;
18    len = item->pages[index].len;
19    #if USE_MEMCPY == 0
20        tmpy = 0;
21        xend = 0;
22        for (y_local = y; y_local < y + MD050SD_LINES_PER_PAGE; y_local++)
23            {
24                for (x = 0; x < MD050SD_WIDTH; x++) {
25                    if (buffer[x + tmpy * MD050SD_WIDTH] != oldbuffer[x + tmpy *
26                                            MD050SD_WIDTH]) {
27                        if ((x + PIXELGROUPLEN) > MD050SD_WIDTH) {
28                            xend = MD050SD_WIDTH - 1;
29                        } else
30                            xend = x + PIXELGROUPLEN;
31                        md050sd_setWindow(item, x, y_local, xend, y_local);
32                        for (j = x; j <= xend; j++) {
33                            md050sd_send_data(item, buffer[j + tmpy *
34                                            MD050SD_WIDTH]);
35                            oldbuffer[j + tmpy * MD050SD_WIDTH] = buffer[j + tmpy *
36                                            MD050SD_WIDTH];
37                        }
38                    }
39                }
40            #else
41                md050sd_setWindow(item, x, MD050SD_WIDTH, y, y +
42                                  MD050SD_LINES_PER_PAGE);
43                memcpy(item->data_io, buffer, len * 2);
44            #endif
45        }
46    }
47 }
```

Listing 3.16: Framebuffer: Copy Funktion



3. Teil A

In Listing 3.17 sind die Low-Level-Funktionen zur Kommunikation mit dem Display gezeigt. So stehen je eine Funktion zum Senden von Daten und Kommandos zur Verfügung sowie eine um ein RAM-Fenster zu reservieren.

Wird die memcpy-Variante verwendet, so können die Daten direkt auf den Datenbus des Displays geschrieben werden. Einzig zuvor muss das Fenster reserviert werden. Wenn allerdings die optimierte Sendroutine verwendet, muss jede schreibende Kommunikation zum Display mit den Funktionen `md050sd_send_cmd()` und `md050sd_send_data()` erfolgen.

```

1  inline void md050sd_send_cmd(struct md050sd *item, unsigned short cmd
2      )
3  {
4      writew(cmd & 0xFF, item->ctrl_io );
5
6
7  inline void md050sd_send_data(struct md050sd *item, unsigned short
8      data)
9  {
10     writew(data, item->data_io );
11 }
12
13 void md050sd_setWindow(struct md050sd *item, unsigned short xs,
14     unsigned short ys,
15     unsigned short xe, unsigned short ye)
16 {
17     md050sd_send_cmd(item, MD050SD_SET_LINE_ADDRESS_START);
18     md050sd_send_data(item, ys);
19     md050sd_send_cmd(item, MD050SD_SET_COLUMN_ADDRESS_START);
20     md050sd_send_data(item, xs);
21
22     md050sd_send_cmd(item, MD050SD_SET_LINE_ADDRESS_END);
23     md050sd_send_data(item, ye);
24     md050sd_send_cmd(item, MD050SD_SET_COLUMN_ADDRESS_END);
25     md050sd_send_data(item, xe);
26
27     md050sd_send_cmd(item, MD050SD_WRITE_MEMORY_START);
28 }
```

Listing 3.17: Framebuffer: Display-Funktionen



-
3. Teil A

3.2.5.2.2. Anpassungen für SSD1963/SSD1289 Controller Um den Treiber auf den SSD1963 oder den SSD1289 zu portieren, sind nicht viele Änderungen notwendig. Auf Low-Level-Ebene muss in der Setup-Funktion die Initialisierung des Displaycontrollers hinzugefügt werden und die setWindow-Funktion auf die jeweiligen Kommandos angepasst werden.

Die Strukturen `fb_fix_screeninfo` und `fb_var_screeninfo` müssen auf die jeweilige Displayauflösung angepasst werden. Die beiden Framebuffer-Treiber für die Controller SSD1963 und SSD1289 finden sich in den Dateien `linux-2.6.33-1pc313x/drivers/video/ssd1963.c` und `linux-2.6.33-1pc313x/drivers/video/ssd1289.c`.

3.2.5.2.3. Kernel für Framebuffer konfigurieren

Kernel
für Fra-
mebuffer
konfigurie-
ren!



-
3. Teil A

3.2.5.3. Entwicklung eines User-Space-Treibers

Anders als beim Framebuffer-Treiber, welcher direkt im Linux-Kernel arbeitet, besteht noch die Möglichkeit eines im User-Space laufenden Treibers. Dieser verhält sich wie ein normaler Prozess, der vom Benutzer aufgerufen wird und greift durch Memory-Mapping direkt auf die Register des Prozessors und damit auf das Display zu. In diesem Abschnitt wird die Entwicklung des User-Space-Treibers behandelt. Dieser ist für den Betrieb mit einem virtuellen Framebuffer ausgelegt, welcher durch Kernel-Modul `vfb` realisiert wird. Der `vfb`-Treiber erzeugt ein Framebuffer-Device als `/dev/fbX` zur Verfügung und verhält sich wie ein echter Framebuffer, da dieselben Schnittstellen zur existieren. Programme können auf das Device schreiben und von ihm lesen. Alternativ besteht die Möglichkeit den Treiber über den virtuellen X-Server `Xvfb`⁴⁷ arbeiten zu lassen. Das Programm `Xvfb` emuliert einen X-Server und erzeugt eine Datei, auf die Programme Lese- und Schreibzugriff erhalten. Der entwickelte Treiber benötigt einzig und alleine eine Bildquelle im Format des Framebuffers mit der korrekten Auflösung und Pixelformat.

Für den Low-Level-Zugriff auf die Hardware-Register, sind zwei Module `dio` und `tft` vorhanden. Über die Funktion `void dio_writeChannel(dio_channelType dio_pin_ui8, dio_pinLevelType dio_output_ui8)` lassen sich GPIO-Pins auf High- beziehungsweise Low-Pegel zu schalten. Der Treiber wird benötigt um die Pins für Reset und Hintergrundbeleuchtung schalten zu können. So wird zum Beispiel mit der Anweisung `dio_writeChannel(DIO_CHANNEL_19, DIO_HIGH)` Pin 19 auf Logisch-High geschaltet. Im DIO-Treiber sind noch weitere Schnittstellen implementiert, wie zum Beispiel `dio_pinLevelType dio_readChannel(dio_channelType dio_pin_ui8)` um Pins einzulesen, doch diese finden im User-Space-Treiber keine Verwendung. Um den Zugriff auf die Hardware-Register zu gewähren, werden die Register mithilfe der C-Funktion `mmap()` in den Speicher des User-Space gemappt. Der Treiber hat besitzt infolge dessen direkten Hardwarezugriff. Das `tft`-Modul erhält ebenfalls Zugriff auf die benötigten Adressen für Kommando und Daten auf dem SRAM-Interface (siehe Tabelle 3.6) über einen gemappten Speicherzugriff über `mmap()`. In Listing 3.18 ist die Funktion `Std_ReturnType tft_openSRAMOMemory()` gezeigt, welche die Zeiger `*sram0_ctrl` und `*sram0_data` für den Zugriff auf das Display initialisiert. Die Funktion wird im Treiber in dessen Initialisierungsroutine aufgerufen und beendet sich mit einem Fehlercode, beim eventuell fehlgeschlagenen Versuch den Speicher zu mappen.

```

1 #define SRAM0_BASE      (0x20000000U)
2 #define SRAM0_CTRL      (0x00000U)
3 #define SRAM0_DATA      (0x10000U)
4 // ...

```

⁴⁷Xvfb: virtual framebuffer X server, <http://unixhelp.ed.ac.uk/CGI/man-cgi?Xvfb>



3. Teil A

```

5  static int mem_fd;
6  void *sram0_ctrl_map;
7  void *sram0_data_map;
8  volatile unsigned short *sram0_ctrl;
9  volatile unsigned short *sram0_data;
10
11 static Std_ReturnType tft_openSRAMOMemory()
12 {
13     Std_ReturnType returnValue = E_NOT_OK;
14     /* open /dev/mem */
15     if ((mem_fd = open("/dev/mem", O_RDWR|O_SYNC) ) < 0) {
16         printf("can't open /dev/mem \n");
17         exit(-1);
18     }
19     /* mmap SRAMO Control */
20     sram0_ctrl_map = mmap(
21         NULL,                                // Any address in our space will
22         do
23             getpagesize(),                  // Map length
24             PROT_READ|PROT_WRITE,          // Enable reading & writting to
25             mapped memory
26             MAP_SHARED,                  // Shared with other processes
27             mem_fd,                      // File to map
28             SRAMO_BASE + SRAMO_CTRL      // Offset to SRAMO_CTRL
29             peripheral
30     );
31     if (sram0_ctrl_map == MAP_FAILED) {
32         printf("mmap error %d\n", (int)sram0_ctrl_map);
33         exit(-1);
34     }
35     sram0_ctrl = (volatile unsigned short *)sram0_ctrl_map;
36
37     /* mmap SRAMO Data */
38     sram0_data_map = mmap(
39         NULL,                                // Any address in our space will
40         do
41             getpagesize(),                  // Map length
42             PROT_READ|PROT_WRITE,          // Enable reading & writting to
43             mapped memory
44             MAP_SHARED,                  // Shared with other processes
45             mem_fd,                      // File to map
46             SRAMO_BASE + SRAMO_DATA      // Offset to SRAMO_DATA
47             peripheral
48     );
49     if (sram0_data_map == MAP_FAILED) {
50         printf("mmap error %d\n", (int)sram0_data_map);
51         exit(-1);
52     }
53     sram0_data = (volatile unsigned short *)sram0_data_map;
54
55     // ...
56     close(mem_fd); //No need to keep mem_fd open after mmap
57
58     returnValue = E_OK;
59     return returnValue;
60 }

```



-
3. Teil A

Listing 3.18: User-Space: memmap-Zugriff

In Listing 3.20 ist die Initialisierungsroutine des Displays gezeigt. Wird ein SSD1963 oder SSD1289 verwendet, so sind die Kommandos zur Initialisierung nach dem Reset des Displays einzufügen. Zum Beispiel könnten an dieser Stelle Kommandos, wie in Listing 3.19 beispielhaft gezeigt wird, stehen.

```

1 // ...
2 tft_sendCommand(SSD1963_SET_PLL_MN); // PLL config
3 tft_sendData(0x1D);
4 tft_sendData(0x02);
5 tft_sendData(0x04);
6 tft_waitXms(100);
7
8 tft_sendCommand(SSD1963_SET_PLL); // PLL config - continued
9 tft_sendData(0x01);
10 tft_waitXms(1000);
11
12 tft_sendCommand(SSD1963_SET_PLL); // PLL config - continued
13 tft_sendData(0x0003);
14 // ...

```

Listing 3.19: User-Space: Init-Funktionen

Die Funktion `tft_openSRAMOMemory()` stellt dem Treiber die nötigen Funktionen zur Kommunikation mit dem Display zur Verfügung.

```

1 #define tft_selectReset() dio_writeChannel(TFT_RESET_PIN_UI8,
2                                            STD_HIGH)
2 #define tft_deSelectReset() dio_writeChannel(TFT_RESET_PIN_UI8,
3                                            STD_LOW)
3 // ...
4 void tft_init(void)
5 {
6     tft_openSRAMOMemory();
7     // ...
8     tft_deSelectReset();
9     tft_waitXms(200); /* Wait 200ms */
10    tft_selectReset(); /* Reset Display done */
11    tft_waitXms(200);
12    /* initialization stuff for SSD1963 or SSD1289 below this line */
13    // ...
14 }

```

Listing 3.20: User-Space: Init-Funktionen

Neben den Routinen zur Initialisierung wird, wie bereits in Listing 3.2 auf Seite 24 und Listing 3.17 auf Seite 38 behandelt wurde, je eine Funktion für Daten und Kommandos, sowie eine zum Reservieren des RAM-Fensters im Display. Diese sind in Listing 3.21 zu sehen.



-

3. Teil A

```
1 void tft_sendData(uint16 data_ui16)
2 {
3     *(sram0_data) = data_ui16;
4 }
5
6 void tft_sendCommand(uint16 data_ui16)
7 {
8     *(sram0_ctrl) = (data_ui16 & 0xFF);
9 }
10
11 void tft_drawStart()
12 {
13     tft_sendCommand(MD050SD_WRITE_MEMORY_START);
14 }
15
16 void tft_setWindow(uint16 xs, uint16 ys, uint16 xe, uint16 ye)
17 {
18     tft_sendCommand(MD050SD_SET_LINE_ADDRESS_START);
19     tft_sendData(ys);
20     tft_sendCommand(MD050SD_SET_COLUMN_ADDRESS_START);
21     tft_sendData(xs);
22     tft_sendCommand(MD050SD_SET_LINE_ADDRESS_END);
23     tft_sendData(ye);
24     tft_sendCommand(MD050SD_SET_COLUMN_ADDRESS_END);
25     tft_sendData(xe);
26 }
```

Listing 3.21: User-Space: Display-Sende-Funktionen



3. Teil A

Die eigentliche Logik des Treibers stellt die Main-Routine des Programms dar. In Listing 3.22 ist der Teil zu sehen, indem die Low-Level-Treiber `dio` und `tft` initialisiert werden und die Speicher für das aktuelle und letzte Bild angelegt werden. Als Parameter erwartet das Programm den Pfad zum verwendeten Framebuffer-Device. Im Treiber findet keine Überprüfung auf das korrekte Format des Framebuffer-Device statt. Hier ist zuvor mit dem Programm `fbset`⁴⁸ die korrekte Auflösung und Farbtiefe einzustellen. Als Bildquelle kann eingangs das erzeugte Device `/dev/fb0` von `vfb`, der virtuelle X-Server `xvfb` oder ein echtes, durch einen Grafiktreiber erzeugtes, Framebuffer-Device.

```

1  sint32 main (sint32 * argc, uint8 * argv[])
2  {
3      int y, x, j, i, xend;
4      dio_init ();
5      tft_init ();
6      tft_clearScreen (BLACK);
7      FILE *fb = fopen (argv[1], "rb");
8      // the current display content
9      uint16 buf_display[TFT_HEIGHT_UI16][TFT_WIDTH_UI16];
10     // the source framebuffer content
11     uint16 buf_source[TFT_HEIGHT_UI16][TFT_WIDTH_UI16];
12
13     for (i = 0; i < TFT_HEIGHT_UI16; i++)
14     {
15         for (j = 0; j < TFT_WIDTH_UI16; j++)
16         {
17             buf_display[i][j] = 0;
18         }
19     }
20     // ... while(TRUE)-loop ...
21 }
```

Listing 3.22: User-Space: Main-Funktion Init

Die eigentliche Funktion des Displaytreibers findet in der `while`-Schleife statt. Mit einer definierten Gruppen-Pixel-Länge `PIXELGROUPLEN` von 40 Bildpunkten, werden nach einer Pixeländerung die nachfolgenden 39 ebenfalls gezeichnet. Die Schleife läuft im Rythmus von 30 Millisekunden ab (Zeile 37), was bei einer beliebig kurzen Durchlaufzeit der Schleife auf eine Bildwiederholungsrate von 33 Bildern pro Sekunde hinauslaufen würde. Da die Durchlaufzeit der Schleife in der Praxis allerdings nicht gegen Null geht, reduziert sich die Bildwiederholungsrate entsprechend. Pro Schleifendurchlauf wird der aktuelle Framebuffer ausgelesen (Zeile 10) und jedes Pixel an der entsprechenden XY-Koordinate mit dem gespeicherten Framebuffer der letzten Iteration verglichen (Zeile 13). Ist eine Änderung eines Pixels aufgetreten, wird ein entsprechendes RAM-Fenster reserviert. Dieses reicht in er aktuellen Zeile vom geänderten Bildpunkt bis zur Anzahl von `PIXELGROUPLEN` weiteren Bildpunkt-

⁴⁸ `fbset`: Programm um Parameter des Framebuffers zu ändern, <http://linux.die.net/man/8/fbset>



3. Teil A

ten. Können aufgrund des Zeilenendes nicht die volle Anzahl an Pixeln reserviert werden, so wird bis zum Zeilenende auf das Display geschrieben.

```

1 #define PIXELGROUPLEN 40
2     while (TRUE)          // run forever...
3     {
4         fseek (fb, 0, SEEK_SET);    // rewind source framebuffer
5         for (y = 0; y < TFT_HEIGHT_UI16; y++)
6         {
7             uint32 changed = 0;    // how many pixels have changed since
                                last refresh
8             uint32 drawed = 0;    // how many pixel actualy where
                                transmitted since last refresh
9             xend = 0;
10            fread (buf_source[y], TFT_WIDTH_UI16 * 2, 1, fb); // read
                                complete source framebuffer
11            for (x = 0; x < TFT_WIDTH_UI16; x++)
12            {
13                if (buf_source[y][x] != buf_display[y][x])
14                {
15                    changed++;
16                    if ((x + PIXELGROUPLEN) > TFT_WIDTH_UI16)
17                    {
18                        xend = TFT_WIDTH_UI16 - 1;
19                    }
20                    else
21                    {
22                        xend = x + PIXELGROUPLEN;
23                    }
24                    tft_setWindow (x, y, xend, y);
25                    tft_drawStart ();
26
27                    for (j = x; j <= xend; j++)
28                    {
29                        tft_sendData (buf_source[y][j]);
30                        buf_display[y][j] = buf_source[y][j];
31                        drawn++;
32                    }
33                    x = xend;
34                }
35            }
36        }
37        usleep (30000L);      // sleep for 30ms
38    }
39    fclose (fb);


```

Listing 3.23: User-Space: Main-Funktion Schleife




3. Teil A


Der Sachverhalt der optimierten Senderoutine wird in den folgenden Bildern klar, bei der eine Pixel-Gruppen-Länge von zehn Bildpunkten angenommen wird.



(a) Optimierte-Sende-Routine: Originalbild



(b) Optimierte-Sende-Routine: Modifizierte Pixel



(c) Optimierte-Sende-Routine: Beschreibung

Abbildung 3.7.: User-Space: Optimierte Senderoutine

In Abbildung 3.7a ist ein Testbild abgebildet, bei dem sich einige Pixel verändern. Die Veränderungen sind in Abbildung 3.7b zu sehen und sind mit grüner Farbe markiert. Die Routine erkennt eine Veränderung und sendet die jeweils zehn Folgenden Pixel an das Display. Diese Pixel sind in Abbildung 3.7c gelb markiert. Betrachtet man das beispielsweise das MD050SD oder den SSD1963 Controller, so benötigen diese um ein RAM-Fenster zu reservieren fünf Schreibzyklen. Hierbei werden die vier Eckpunkte, sowie das Kommando gesendet, welches die Berichtschaft für Pixeldaten einleitet. Alle danach gesendeten Schreibvorgänge sind für Bilddaten vorgesehen, bei dem jedes Pixel einen Zyklus benötigt. Werden die veränderten, grünen Pixel in Abbildung 3.7b gezählt, so erhält man 24 Bildpunkte.



3. Teil A

Im Fall der Adressierung jedes einzelnen Pixels, wären so $24 * 5 + 24 = 144$ ⁴⁹ Schreibzyklen nötig.

Würden auf Verdacht alle Pixel geschrieben, so wären bei einem Bildausschnitt von 24×10 Pixeln, der alle geänderten Pixel beinhaltet, $5 + 24 * 10 = 245$ ⁵⁰ Schreibzyklen notwendig.

Unter Verwendung der optimierten Senderoutine, bei der Gruppenweise Pixel auf Verdacht geschrieben werden, werden hierfür nur $5 * 5 + 5 * 10 = 75$ ⁵¹ Zyklen aufgebracht werden (siehe [Schlegel 2013a]).

Deshalb stellt diese Methode einen guten Mittelweg zwischen Adressierungsaufwand und unnötig gesendeten Pixeln dar.

3.3. Known Bugs

Im Laufe der Entwicklung gab es Erschwernisse, welche die Entwicklung verzögerten. Als Einschränkung bezüglich des MD050SD, stellt sich die begrenzte Geschwindigkeit von 50 MHz dar. Mit einer maximalen Busgeschwindigkeit von 90 MHz, könnte das Display wesentlich schneller betrieben werden, was die Framerate fast verdoppeln würde. Zusätzlich erscheinen auf dem Display zufällig Artefakte in Form von einzelnen Pixeln, was die Vermutung zulässt, dass die Leitungen von der Adapterplatine oder des MD050SD selbst anfällig für Störungen von außen sein können.

Bezüglich dem SSD1289 stellte sich heraus, dass die Verwendung der angebotenen Kommandos aus Tabelle 3.2 nicht für die Adressierung eines RAM-Fensters über mehrere Zeilen zuverlässig funktioniert. Unabhängig vom gesendeten Kommando treten hier zufällige Resets des Displaycontrollers auf, welche das Display nach kurzer Zeit komplett weiß erscheinen lässt. Als Lösung stellte sich die Reservierung einzelner Zeilen dar, die in der Summe das komplette RAM-Fenster abdecken. Nachteilig stellt sich hierbei der erhöhte Adressierungsaufwand dar, da jede Zeile erneut adressiert werden muss.

Der Betrieb mit dem SSD1963 stellt sich problematischer dar, als anfangs angenommen. Die Ursache des Problems ist noch ungeklärt, was den Betrieb mit dem SSD1963 derzeit unmöglich macht. Das Problem stellt sich so dar, dass sich trotz scheinbar korrektem Datenverkehr auf dem 8080-Bus der Displaycontroller nicht initialisieren lässt. Als erster Schritt steht immer die PLL⁵². Mithilfe der PLL wird

⁴⁹ 24 Datenzyklen, 24 Adressierungen mit je 5 Schreibzyklen = 144 Zyklen

⁵⁰ 24 * 10 Datenzyklen, 1 Adressierung mit 5 Schreibzyklen = 245 Zyklen

⁵¹ 5 * 10 Datenzyklen, 5 Adressierungen mit je 5 Schreibzyklen = 75 Zyklen

⁵² PLL: Phase Locked Loop, Phasenregelschleife zur Erzeugung von hohen Taktraten



-

3. Teil A

der erforderliche Displaytakt von z. B. 90 MHz erzeugt und der Controller mit dieser Frequenz betrieben. Ein solche schnellere Zugriff auf den SSD1963 ist erst nach der Initialisierung der PLL möglich. Bevor dies der Fall ist, kann mit maximal 5 M Words/s⁵³ geschriebenen bzw. gelesen werden (siehe [Solomon Systech Limited \[2008\]](#), S. 72). Der Fehler stellt sich so dar, dass sich die PLL nicht initialisieren lässt. Um den Fehler zu finden, wurden diverse Überlegungen vorangestellt. Angedachte potentielle Fehlerquellen sind


- zu flache Flanken der Signale
- 8080-Bus Protokoll nicht eingehalten
- 8080-Bus Timing nicht im Rahmen der Spezifikationen
- 8080-Bus Datenverkehr fehlerhaft
- Leitungsführung auf dem Display selbst schlecht

Die Flanken der Signale haben sich nach Messungen mit dem Oszilloskop als nicht zu flach herausgestellt und können als Fehlerquelle ausgeschlossen werden. Die Einhaltung des 8080-Bus Protokolls, samt der Einhaltung der Timings wurden ebenfalls überprüft. Hierzu ist dasselbe Display mit einer funktionierenden Displayansteuerung über die GPIO-Pins aufgebaut worden und jedes Kommando der Initialisierung des SSD1963 mit dem Logic-Analyzer aufgenommen worden. Derselbe Displaytreiber, mit dem Unterschied der Ansteuerung über das SRAM-Interface, wurde ebenfalls aufgezeichnet und mit den Daten der vorhergehenden Messung verglichen. Diese Methode schließt einen Fehlerhaften Datenverkehr aus und lässt zusätzlich die Rahmenbedingungen für das 8080-Interface selbst und dessen Timing überprüfen. Für die Aufzeichnung, wurde der User-Space-Treiber dahingehend modifiziert, dass er vor dem Senden die Bestätigung des Anwenders abfragt. Die Abbildungen [3.8a](#) und [3.8b](#) zeigen einen exemplarischen Datentransfer für die beiden Ansteuerungsmethoden. Zu erkennen ist, dass dasselbe Wort an den Datenpins D[7:0] anliegt, und die Steuersignale CS, WR, RD und A15 entsprechend innerhalb der markierten Zonen entsprechend dem 8080-Interface geschaltet werden.


⁵³5M Word/s: $5 * 10^6$ Datenwörter pro Sekunde



3. Teil A



(a) SSD1963 mit GPIO



(b) SSD1963 mit SRAM-Interface

Abbildung 3.8.: SSD1963: Vergleich GPIO- und SRAM-Ansteuerung



3. Teil A

Das geforderte Timing ist in Abbildung 3.9 zu sehen und beinhaltet die minimal notwendigen Zeiten zwischen den einzelnen Signalen. Diese Mindestzeiten wurden




Abbildung 3.9.: 8080-Timingbedingung für SSD1963

innerhalb der Oszilloskopbilder eingehalten und verifiziert, sodass ein Fehler mit dem Protokoll des 8080-Interface ausgeschlossen werden kann. Bezuglich der uninitialisierten PLL des Displays und der verringerten Schreibrate ist in Abbildung 3.8b eine Chip-Select-Laenge von 406 Nanosekunden erkennbar, was einer Schreibgeschwindigkeit von 2.46 MHz entspricht. Dies ist weit unter den geforderten 5 MHz im uninitialisierten Zustand. Ein zu schnelles Schreiben ist in diesem Fall ebenfalls ausgeschlossen. Nachdem verifiziert wurde, dass aus der Adapterplatine vom GnuBlin Extended die richtigen Signale geliefert werden, bleibt als Ursache nur noch das Display selbst. Da die Leitungsführung des ursprünglich verwendeten 4.3“ Displays nicht optimal ist, bei dem die 8080-Leitungen quer über die Platine geführt und im Anschluss von den RGB-Signalen im 90 Grad Winkel gekreuzt werden, wurde der Fehler im schlechten Platinendesign des Displays gesucht. Aufgrund dessen fand das 5“ Display mit demselben Controller Verwendung, das eine optimierte Leitungsführung besitzt. Jedoch waren die aufgeführten Lösungsansätze nicht zielführend, weswegen das Display nicht mit dem GnuBlin Extended unter Verwendung des SRAM-Interface einsetzbar ist.



4. Teil B

Im Folgenden wird Teil B dieser Arbeit behandelt. Bei embedded-Linux Systemen mit höherer Leistung und vor allem einer dedizierten Grafikkarte, die es sogar ermöglicht 3D Beschleunigung in Hardware oder Full-HD Anzeige mittels HDMI-Monitoren, ist die Frage nicht, ob ein Display angeschlossen werden kann, sondern eher welches. Die HDMI-Schnittstelle bietet bereits die Möglichkeit eine Vielzahl von Anzeigegeräten anzuschließen. Befindet man sich allerdings im embedded Bereich, so sind die Anforderungen an die Kompaktheit der Baugröße, oft von sehr großer Bedeutung. Zu diesem Zweck wurde in Teil B dieser Arbeit eine Möglichkeit entwickelt, die den Anschluss von ausgewählten Displays mit einem Formfaktor von 7“ bei der Auflösung von 800x480 mit RGB- sowie LVDS-Schnittstelle auf kompaktem Raum mit dem HDMI-Anschluss des embedded-Boards verbinden lässt. Betrachtet man die entwickelte Hardware näher, wird klar, dass diese mit jeder erdenklichen HDMI-Quelle verwendbar ist und im weitesten Sinne einen kompakten HDMI-Monitor darstellt. In den nachfolgenden Kapiteln werden die Konzeption sowie die entwickelte Hard- und Software behandelt. Im Anschluss folgt ein Kapitel, welches die bekannten Fehler im Projekt aufzeigt.



4. Teil B

4.1. Konzept

Um die Entwicklung zielführend zu gestalten ist neben der Bauteilrecherche eine grobe Hardwarearchitektur zu erstellen, welche sich im Laufe immer mehr verfeinert. Die letztendliche Architektur wird als Ausgangspunkt für weitere Entwicklungen genommen. Treten Probleme während der Entwicklung auf, wie z. B. Bauteile können nicht geliefert/sind zu teuer oder gewünschte Bauform so nicht verfügbar, sind Alternativen zu finden, mit dem Ziel das Konzept bestenfalls nur minimal ändern zu müssen. Um solchen Problem aus dem Weg zu gehen, ist eine vollständiges Konzept sowie eine Bauteildatenbank inklusive Lieferdaten der Bauteile im Vorfeld zu erstellen. Das Projekt orientiert sich bezüglich der Konversion von HDMI nach RGB und LVDS an der Application Note SLLA325A von Texas Instruments (siehe [Texas Instruments \[2011\]](#)).




Abbildung 4.1.: Teil B: Hardware-Architektur

Abbildung 4.1 zeigt die komplette Architektur des Projekts mit allen, für das Projekt notwendigen Eckpunkten und Verbindungen. So sind Schnittstellen nach Assen mit Rot markiert und die interne Logik mit Gelb. Als Signalquelle wird das HDMI-Signal eingespeist und in die HDMI-RGB-Bridge geleitet. Der Baustein TFP401A konvertiert



-
4. Teil B

die eingehenden HDMI-Signale auf den RGB-Bus. Hier kann direkt über einen FPC-Stecker⁵⁴ ein RGB-Display angeschlossen werden. Die Leitungen werden weitergeleitet zu einer RGB-LVDS-Bridge. Diese wandelt die RGB-Signale in LVDS-Signale entsprechend der benötigten Schaltung des verwendeten Displays um. Verbindet man die Platine mit einer HDMI-Quelle, so tauschen diese Informationen aus und der Monitor sendet seine Leistungsfähigkeit bzgl. Auflösung, Timings, etc. an die Quelle. Diese Daten werden als EDID-Daten⁵⁵ bezeichnet (siehe). Gespeichert werden die EDID-Daten üblicherweise in einem EEPROM⁵⁶, auf welches mit dem I2C-Bus zugegriffen werden kann. Um dieses EEPROM mit dem korrekten Inhalt beschreiben zu können, ist eine Baugruppe, in Abbildung 4.1 mit EDID-Information markiert, realisiert, welche über die USB-Schnittstelle nutzbar ist. Der USB-Seriell-Konverter FT232RL kommuniziert mit einem 8 Bit Atmel ATMega88 Prozessor, welcher das I2C-EEPROM direkt beschreiben kann. Zur Kommunikation mit dem Prozessor und entsprechend dem EEPROM ist eine PC Software vorhanden, welche im Rahmen des Projekts entwickelt wurde (siehe).

gute
EDID
quelle su-
chen!

Referenz
auf PC
Software

⁵⁴FPC: Fine Pitch Connector

⁵⁵EDID: Extended Display Identification Data

⁵⁶EEPROM: Electrically Eraseable Programmable Read-Only Memory



4. Teil B

4.2. Hardwareentwicklung

In diesem Kapitel wird auf die entwickelte Hardware eingegangen und detailliert dargestellt. Die Abbildungen 4.2a und 4.2b zeigen die Ober- bzw. Unterseite der 4-Lagigen Platine. In den Bildern sind farblich die einzelnen Bereiche der Platine markiert.

Bereich auf Platine	Farbe
HDMI Eingang	Blau
RGB Bridge	Gelb
LVDS Bridge	Magenta
EDID-Daten	Orange
Spannungsversorgung	Grün

Tabelle 4.1.: Teil B: Farblich gekennzeichnete Bereiche auf der Platine




Abbildung 4.2.: HDMI RGB/LVDS Board

In den folgenden Abschnitten wird auf die Teilbereiche der Platine im Einzelnen eingegangen.

4.2.1. HDMI-Eingang

Der HDMI-Eingang wird durch eine HDMI-Buchse der Firma FCI realisiert und wird mittels Impedanzkontrollierten Leitungen an die RGB-Bridge weitergegeben. Diese Leitungen sind mit einer differentielle Impedanz von 100Ω spezifiziert. Zu beachten ist, dass alle Leitungspaares dieselbe Länge aufweisen, da sonst Laufzeitunterschiede und Fehlabtastung innerhalb der verschiedenen Signalpaare auftreten und zu Fehlern führen können. Die Impedanz der differentieller Leitungen lässt sich nach den Gleichungen

$$Z_0 = \frac{88.75}{\sqrt{\epsilon_r + 1.47}} \cdot \ln \left(\frac{5.97 \cdot h}{0.8 \cdot W + t} \right) \quad (4.1)$$



4. Teil B

und

$$Z_{Diff} = 2 \cdot Z_0 \cdot \left(1 - 0.48 \cdot e^{-0.96 \frac{s}{h}}\right) \quad (4.2)$$

mit den Parametern entsprechend Tabelle 4.2 (siehe [Texas-Instruments \[2007\]](#)). Hier erhält man eine Impedanz Z_0 von 77Ω und eine differentielle Impedanz von 106Ω . Aufgrund der kurzen Leitungslängen von maximal 11mm, spielt diese minimale Fehlanpassung keine große Rolle und kann vernachlässigt werden. Die Terminierung findet im Baustein statt und bedarf keiner externen Widerstände an den Enden der Leitungen.

Parameter	Bezeichnung	Wert
Dielektrikum	ϵ_r	4.2
Breite der Leitungen	W	0.28 mm
Abstand des Paars zueinander	s	0.17 mm
Dicke des Dielektrikums	h	0.35 mm
Dicke der Leiterbahn	t	35 μ m

Tabelle 4.2.: Teil B: Parameter bezüglich Impedanz der HDMI-Leitungen

Abbildung 4.3 zeigt den Schaltplan und das Layout des HDMI-Steckers. In Abbildung 4.3b sind die TDMS-Leitungspaare zu sehen, bei der der gleichmäßige Abstand zwischen den Leitungen einzelner Paare, sowie die gleiche Länge der Paare selbst eingehalten wird.




Abbildung 4.3.: Teil B: HDMI Leitungen



4. Teil B

Neben den eigentlichen Video-Signalen befinden sich noch die I^2C -Signale⁵⁷ SCL⁵⁸ und SDA⁵⁹ des EDID-EEPROMs sowie eine Hot-Plug-Detection auf der HDMI-Buchse.

4.2.2. RGB-Bridge

Die Eingänge der RGB-Bridge werden vom HDMI-Stecker gespeist. Die TMDS-Signale werden so aufbereitet, dass an den Ausgängen eine RGB-Schnittstelle zum Anschluss eines RGB-Panels bereitgestellt sind.




Abbildung 4.4.: RGB Bridge: Schaltplan

Abbildung 4.4 zeigt den Schaltplan der RGB-Bridge mit dem Stecker für das RGB-

⁵⁷ I^2C : serieller Zweidraht-Bus

⁵⁸ SCL: Takteleitung des I^2C -Bus

⁵⁹ SDA: Datenleitung des I^2C -Bus



4. Teil B

Display. Als Baustein ist ein TFP401A von Texas Instruments im Einsatz. Neben den vier TMDS-Signalpaaren werden eingangsseitig noch die Signale `HDMI_PIXS` und `HDMI_OCK_INV` eingespeist. Diese sind zur Konfiguration der RGB-Ausgangssignale vorhanden.

Ausgangsseitig sind die drei Farbkanäle für Rot, Grün und Blau (`RGB_EVEN_R[7:0]`, `RGB_EVEN_G[7:0]` und `RGB_EVEN_B[7:0]`) sowie die Steuersignale `RGB_ODCK`, `RGB_DE`, `RGB_HSYNC` und `RGB_VSYNC` verbunden. Fließen Ströme mit hoher Frequenz, entstehen aufgrund des Induktionsgesetzes Störeffekte auf den Leitungen, die wiederum andere Signale beeinflussen können. Die induzierte Störspannung lässt sich mit der Gleichung

$$u \approx L \cdot \frac{di}{dt} \quad (4.3)$$

berechnen. Steigt die Schaltfrequenz, und damit die Frequenz der Stromänderung $\frac{di}{dt}$, wird die abgestrahlte Störung ebenfalls stärker. Um diesem Effekt entgegenzuwirken, sind Serienwiderstände im Signalweg eingebaut, die mit der natürlichen Kapazität der Leitung den Tiefpasscharakter der Leitung besser ausprägt. Die Kapazität einer Mikrostreifenleitung lässt sich mit

$$C_{Leiterbahn} = \epsilon_0 \cdot \epsilon_r \cdot \frac{(a + b) \cdot l}{d} \quad (4.4)$$

mit $\epsilon_0 = 8.86 \cdot 10^{-12} \frac{Am}{Vs}$, $\epsilon_r = 4.2$, der Leiterbahnbreite $a = 0.15\text{mm}$, der Leiterbahndicke $b = 35 \mu\text{m}$, dem Abstand zur nächsten Fläche $d = 0.35 \text{ mm}$ und der durchschnittlichen Leiterbahnlänge $l = 50 \text{ mm}$ berechnen (siehe [Gensicke \[2014\]](#)). Die durchschnittliche Kapazität der RGB-Leitungen beträgt somit rund 1 pF. In Verbindung mit dem verwendeten 22Ω Widerstand bildet dieser in Verbindung mit der Leitung einen Tiefpass. Der quantitative Verlauf des Tiefpass deutet sich in Abbildung 4.5 an, wobei Grün die originale und Blau die gefilterte Kurve darstellt. Zu erkennen ist, dass die Steilheit der fallenden und steigenden Flanke abnimmt, was zu einer verlangsamten Stromänderung $\frac{di}{dt}$ führt.



4. Teil B




Abbildung 4.5.: RGB Bridge: Messergebnis des Leitungstiefpass

Das Layout der RGB-Signale, gezeigt in Abbildung 4.6, ist unkritischer als das der HDMI-Signale, da beim verwendeten Display ein maximaler Pixeltakt von 33 MHz auftritt (siehe [LG-Display \[2012\]](#), S.14). Aufgrund der noch relativ langsamen Taktung, haben eventuell auftretende Laufzeitunterschiede zwischen den Signalen einen vernachlässigbaren Effekt. Die Serienwiderstände sind als Widerstands-Array mit je vier realisiert.




Abbildung 4.6.: RGB Bridge: Layout, gedreht um 90°


4.2.3. LVDS-Bridge

Die LVDS-Bridge teilt die am Eingang liegenden parallelen RGB-Signale in Pakete zu je acht Bit auf und überträgt diese seriell über die verfügbaren LVDS-Kanäle. Die



4. Teil B

Beschaltung der LVDS-Bridge ist daher auf das verwendete Display LB070WV8-SL01 zugeschnitten und analog den Abbildungen 4.7a und 4.7b zu verbinden.



(a) Paketformat LVDS-Bridge, Texas-Instruments [2011]

(b) Paketformat LVDS-Display, LG-Display
[2012]

Abbildung 4.7.: Teil B: LVDS Paketformate

So liegt zum Beispiel das RGB Bit G4 auf dem Dateneingang D13 der LVDS-Bridge. Der Schaltplan in Abbildung 4.8 zeigt die Beschaltung der LVDS-Bridge und des Steckverbinders für das Display.




Abbildung 4.8.: LVDS Bridge: Schaltplan

Wie auch bei den HDMI-Leitungen muss beim Layouten ein besonderes Augenmerk geworfen werden. Da hier ebenfalls eine Impedanz von 100Ω gefordert werden, sind dieselben Parameter bzgl. Leitungsbreite und Abstand wie in Abschnitt 4.2.1



4. Teil B

verwendet, bei der sich eine differentielle Impedanz von 106Ω errechnet. Die Terminierung findet am Ende der LVDS-Leitungen im Display statt und bedarf keiner zusätzlichen Bauteile auf der Platine. Wie zuvor ist die Länge der Leitungspaare zueinander enorm wichtig. Die Längen der Leitungspaare sind im Bereich zwischen 13.825 mm und 14.010 mm, was einer maximalen Abweichung von 1.34 % entspricht. Durch die gut angepasste differentielle Impedanz und gleichlangen Leitungen, ist die LVDS-Strecke hinreichend gut dimensioniert. Abbildung 4.9 zeigt das Layout der LVDS-Bridge. Um die RGB-Signale vom Top-Layer auf den Bottom-Layer zu bekommen, werden diese mit Vias⁶⁰ durchkontaktiert. Um große Wege für Rückströme zu verhindern, ist zwischen den Durchkontaktierungen ausreichend Platz, sodass die Vias vollständig von einer Ground-Fläche umschlossen werden.




Abbildung 4.9.: LVDS Bridge: Layout

⁶⁰Via: Durchkontaktierung um Leitung von einer Lage zu einer anderen zu verbinden



4.2.4. EDID-Daten

4.2.5. Spannungsversorgung

4.3. Software

4.3.1. EDID-Daten auf embedded Seite

4.3.1.1. Konzept

4.3.1.2. Low-Level-Treiber

4.3.1.2.1. UART-Treiber

4.3.1.2.2. I2C-Treiber



-
4. Teil B

4.3.1.3. Programmablauf

4.3.2. EDID-Daten auf PC Seite

4.3.2.1. Konzept

4.3.2.2. GTK GUI mit Glade

4.3.2.3. Programmablauf

4.4. Known Bugs

4.4.1. Hardware

4.4.1.1. HDMI-Stecker gekreuzt, CON2

4.4.1.2. LVDS-Steckerfootprint gespiegelt, CON6

4.4.1.3. +12V PWM Hintergrundbeleuchtung

4.4.1.4. +5V Kreis / Widerstand R13

4.4.1.5. USB D+/D- vertauscht R22, R23

4.4.2. Software

4.4.2.1. EDID Programmer



-
5. Zusammenfassung

5. Zusammenfassung



Literaturverzeichnis

Literaturverzeichnis

Antonino Daplas 2005

ANTONINO DAPLAS, Linux-Kernel: *The Framebuffer Console.* <https://github.com/torvalds/linux/blob/master/Documentation/fb/fbcon.txt>. Version: 2005, Abruf: 04.08.2014 **3.2.5.1.2**

Benedikt Sauter 2013

BENEDIKT SAUTER, Embedded-Projects: *LPC3130/31 User Manual.* https://github.com/siredmar/master/raw/master/Recherche/Gnublin/datasheets/GNUBLIN_EXTENDED_V1_7.pdf. Version: 2013, Abruf: 28.07.2014 (document), **3.2.3, 3.5**

Brandt 2013

BRANDT, Mathtias: *Fast 80 Prozent Marktanteil für Android.* <http://de.statista.com/themen/581/smartphones/infografik/1326/smartphone-absatz-weltweit>. Version: 2013, Abruf: 20.05.2014 **1.1**

Coldtears Electronics

COLDEARS ELECTRONICS, CE: *Schaltplan Gnublin Extended V1.7.* https://github.com/siredmar/master/raw/master/Recherche/Displays/8080/5Inch_SSD1963/schematic.pdf, Abruf: 29.07.2014 (document), **3.1, 3.5**

David Brownell 2006

DAVID BROWNELL, Linux-Kernel: *Platform Devices and Drivers.* <https://github.com/torvalds/linux/blob/master/Documentation/driver-model/platform.txt>. Version: 2006, Abruf: 05.08.2014 **3.2.5.2.1**

David Robert Nadeau 2012

DAVID ROBERT NADEAU, Ph.D.: *C/C++ tip: How to copy memory quickly.* http://nadeausoftware.com/articles/2012/05/c_c_tip_how_copy_memory_quickly. Version: 2012, Abruf: 05.08.2014 **3.2.5.2.1**

Extron 2014

EXTRON: *DVI and HDMI: The Short and the Long of It.* http://www.extron.com/company/article.aspx?id=dvihdmi_ts. Version: 2014, Abruf: 20.05.2014 **2.1.3**



Literaturverzeichnis

Geert Uytterhoeven 2001

GEERT UYTTERHOEVEN, Linux-Kernel: *The Frame Buffer Device.*
<https://github.com/torvalds/linux/blob/master/Documentation/fb/framebuffer.txt>. Version: 2001, Abruf: 04.08.2014 **3.2.5.2**

Gensicke 2014

GENSICKE, F.Jürgen: *Berechnung der Kapazität von Leiterbahnen.* http://www.elektronikentwickler-aachen.de/allgemeines/kapazitaet_leiterbahnen.htm. Version: 2014, Abruf: 20.08.2014 **4.2.2**

Gnublin-Wiki 2013a

GNUBLIN-WIKI, Embedded P.: *Bootloader uebersetzen und installieren.* http://wiki.gnublin.org/index.php/Bootloader_übersetzen_und_installieren. Version: 2013, Abruf: 04.08.2014 **3.2.5.1.2**

Gnublin-Wiki 2013b

GNUBLIN-WIKI, Embedded P.: *C/C++ Entwicklungsumgebung installieren.* http://wiki.gnublin.org/index.php/C/C+_Entwicklungsumgebung_installieren. Version: 2013, Abruf: 06.08.2014 **3.2.5.2**

Gnublin-Wiki 2013c

GNUBLIN-WIKI, Embedded P.: *Kernel kompilieren + Module installieren.* http://wiki.gnublin.org/index.php/Kernel_kompilieren+_Module_installieren. Version: 2013, Abruf: 06.08.2014 **3.2.5.2**

ITEAD Studios 2013

ITEAD STUDIOS, ITEAD: *MD070SD Datasheet.* https://github.com/siredmar/master/raw/master/Recherche/Displays/8080/5Inch_MD050SD/DS_IM130820001.pdf. Version: 2013, Abruf: 22.05.2014 (**document**), **3.3**

Knuppfer 2010

KNUPPFER, Nick: *Leading PC Companies Move to All Digital Display Technology, Phasing out Analog.* http://newsroom.intel.com/community/intel_newsroom/blog/2010/12/08/leading-pc-companies-move-to-all-digital-display-technology-phasing-out-analog?cid=rss-258152-c1-262653. Version: 2010, Abruf: 20.05.2014 **2.1.1**

Leunig 2002

LEUNIG, Peter H.: *Der DVI-Standard - ein Überblick.* http://www.leunig.de/_pro/downloads/DVI_WhitePaper.pdf. Version: 2002, Abruf: 20.05.2014 **2.1.2**



Literaturverzeichnis

LG-Display 2012

LG-DISPLAY: *TFT-Display Datenblatt LB070WV8-SL01.* http://www.hy-line.de/fileadmin/hy-line/computer/csv/datasheets/FinalCASLB070WV8-SL01_20121122.pdf. Version: 2012, Abruf: 20.08.2014
4.2.2, 4.7b

NXP Semiconductors 2010

NXP SEMICONDUCTORS, NXP: *LPC3130/31 User Manual.* <https://github.com/siredmar/master/raw/master/Recherche/Gnublin/datasheets/user.manual.lpc3130.lpc3131.pdf>. Version: 2010, Abruf: 28.07.2014 (document), 3.2, 3.2.2, 3.3, 3.2.2, 3.4, 3.2.2, 3.6

Schlegel 2013a

SCHLEGEL, Armin: *Ansteuerung eines TFT-Displays mit dem Raspberry Pi über die GPIO-Pins.* https://github.com/siredmar/siredmar_projects/raw/master/embedded/RPi/RPI_SSD1963/doc/RPI_SSD1963_24_11_2013.pdf. Version: 2013, Abruf: 28.07.2014 3.1.1, 3.2.5, 3.2.5.2.1, 3.2.5.3

Schlegel 2013b

SCHLEGEL, Armin: *Ansteuerung eines TFT-Displays mit dem Raspberry Pi über die GPIO-Pins - Quellcode.* https://github.com/siredmar/siredmar_projects/tree/master/embedded/RPi/RPI_SSD1963/sw. Version: 2013, Abruf: 28.07.2014 3.2.5

Schlegel 2013c

SCHLEGEL, Armin: *SSD1963 Framebuffer.* https://github.com/siredmar/siredmar_projects/raw/master/embedded/RPi/RPI_SSD1963/sw/ssd1963_framebuffer/ssd1963.c. Version: 2013, Abruf: 05.08.2014 3.2.5.2.1

Solomon Systech Limited 2007

SOLOMON SYSTECH LIMITED, SSD: *SSD1289 Datasheet.* <http://www.kosmodrom.com.ua/el/STM32-TFT/SSD1289.pdf>. Version: 2007, Abruf: 22.05.2014 (document), 2.1.6, 2.3, 3.2

Solomon Systech Limited 2008

SOLOMON SYSTECH LIMITED, SSD: *SSD1963 Datasheet.* https://github.com/siredmar/master/raw/master/Recherche/Displays/8080/5Inch_SSD1963/SSD1963datasheet.pdf. Version: 2008, Abruf: 22.05.2014 (document), 3.1, 3.3

Texas-Instruments 2007

TEXAS-INSTRUMENTS, TI: *HDMI Design Guide.* http://e2e.ti.com/cfs-file.ashx/__key/telligent-evolution-components-attachments/00-



Literaturverzeichnis

[138-01-00-00-10-65-80/Texas-Instruments-HDMI-Design-Guide.pdf](http://www.ti.com/litv/slds160a).

Version: 2007, Abruf: 19.08.2014 [4.2.1](#)

Texas Instruments 2011

TEXAS INSTRUMENTS, TI: *TI PanelBus™ DIGITAL RECEIVER - TFP401A-EP.* www.ti.com/litv/slds160a. Version: 2011a, Abruf: 22.05.2014 ([document](#)), [2.2](#), [4.1](#)

Texas-Instruments 2011

TEXAS-INSTRUMENTS, TI: *FLATLINK™TRANSMITTER SN75LVDS83B.* <http://www.ti.com/lit/ds/symlink/sn75lvds83b.pdf>. Version: 2011b, Abruf: 20.08.2014 [4.7a](#)

Valcarce 2011

VALCARCE, Javier: *VGA Video Signal Format and Timing Specifications.* http://www.javiervalcarce.eu/wiki/VGA_Video_Signal_Format_and_Timing_Specifications. Version: 2011, Abruf: 22.05.2014 ([document](#)), [2.1.1](#), [2.1](#)



Eidesstattliche Erklärung

Eidesstattliche Erklärung

Ich, Armin Schlegel, Matrikel-Nr. 2020863, versichere hiermit, dass ich meine Masterarbeit mit dem Thema

Entwicklung und Optimierung von Display-Schnittstellen fuer embedded Linux Boards -

selbständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt habe, wobei ich alle wörtlichen und sinngemäßen Zitate als solche gekennzeichnet habe. Die Arbeit wurde bisher keiner anderen Prüfungsbehörde vorgelegt und auch nicht veröffentlicht.

Mir ist bekannt, dass ich meine Masterarbeit zusammen mit dieser Erklärung fristgemäß nach Vergabe des Themas in dreifacher Ausfertigung und gebunden im Prüfungsamt der Ohm-Hochschule abzugeben oder spätestens mit dem Poststempel des Tages, an dem die Frist abläuft, zu senden habe.

Nuernberg, den 20. August 2014

ARMIN SCHLEGEL



-
A. Anhang

A. Anhang

Toolchain fuer NXP LPC313x