





Règle (E): Un superscalaire e'deux pipeline possède un buffer d'instructions

de 4 places.

Les places vides du buffer d'instructions sont remplies avec des Nopt.

A Bien faire la différences avec l'instruction Nop appartenant
au programme.

Règle (3): Dans le cycle IFC, les instructions sont extraites de la memoire
deux par deux pour un superscalaire ai deux pipelines.

L'adresse de ce couple dait être alignée en mémoire (ici multiple de 8).

Gu enregistre les instructions dans le buffer chaque fois qu'au mains deux places sont disponibles ou vont être disponible à la fin de ce cycle.

Si le processeur tente de line une adresse non aligné (ce cas peut se prodire après un branchement), la mémoire aligne l'adresse en ignorant les 3 bits de poids faibles.

Elle envoie au processeur un couple d'instructions lu a l'adresse alignée et le processeur ne conserve que la seconde instruction - C'est à dire que seule cette seconde instruction est enregistré dans le buffer o

Règle (2): Dans le cycle MEM, on ne peut effectuer qu'un seul accès memoire au maximum (hoad ou Store).

Si deux accès mémoire sont présent dons le cycle MEM alors, la l'ene instruction (dans l'ordre du programme) est executé et la seconde est bloguée (stall).

Règle (3) à Dans le cycle WBK, ou peut souveganden deux résultats

a'chaque cycles, sourf si les deux instructions ecrivent dans le même
régistre.

Dans ce cas, la lère instruction est exécutée et la 2nd est bloquée.



