总　复　习

SEU. CSE. RGL

考试题型(闭卷)

1、选择题（2分×12=24分）

例—下列总线仲裁方式中，会发生断链现象的是(　)方式

A.链式查询　　B.计数器定时查询　　C.独立请求

2、判断题（1分×15=15分）

例—同样长度的补码比原码多表示一个数。(　)

3、计算题（7分×3=21分）

例—若X＝-1011，Y＝+1101的机器数为8位，求$[X]_{原}$、$[X]_{移}$、$[X+Y]_{补}$。

4、简答题（5分×3=15分）

例—简述冯·诺依曼计算机中存储程序工作方式的基本思想

5、应用题（13分＋12分=25分）

例1—用1K×4位SRAM芯片构成2K×8位存储模块，画出存储模块内部的芯片连接图，及连接CPU时其CS#的逻辑表达式　←第3章课件P42

例2—P182例5.2，写出R1←(R2)+M[(R3)]执行阶段的μOPCmd序列

※课程考核的相关问题：

考核目标—基本概念、基本原理

考核方法—概念理解、原理解释、量化分析、简单设计

（闭卷考试时，场景会给出的[不需要背]）


考核范围—课件未讲的不考，标×的不考

重 要 性：层次有 [ ]、[ ]、紫色文字、黑色文字

掌握程度：级别有☆、◇、△

※复习建议：

思路—优先建立整机概念，基于需求理解部件组成



方法—教材、课件同步看(互补)，通过做题巩固、查漏，注意知识点融合

第1章 计算机系统概述

主要内容：计算机硬件组成(含模型)，工作过程，性能指标


一、计算机硬件组成

1. 冯·诺依曼计算机

☆建立整机概念(软硬件模型)

硬件结构(含存储器结构)， 软件组成(含指令组成、执行顺序[~指令类型])，


工作方式(预先存放到MEM中、自动/逐条取指令并执行)



2. 硬件的结构与组成

☆理解硬件结构、掌握基本概念

基本结构(2点改进)， 部件组成(功能/组成)， 部件互连(连接/传输)



※知识点融合：　　(复习时应能回答)

①为什么存储器≥主存+辅存？主存-辅存间关系及其原因？

(提高性能、降低成本)　(层次结构，局部性)

②硬件结构以存储器为中心的目标？基本实现技术？

(运算与I/O并行)　(缓冲技术＋DMA技术)

③运算器的功能取决于什么？为什么要设置GPRs？

(指令系统的运算需求)　(避免频繁访问MEM)

④主存容量能否改变？对主存引脚、CPU地址引脚有什么要求？

(能)　(增加片选引脚)　(=最大容量地址位数)

⑤控制器由哪些基本部件组成？设置原因各是什么？

(PC/IR/ID/时序信号/控制信号)　(循环/多步骤/二进制/时间控制/操作控制)

⑥部件为什么采用总线方式互连？为什么要设置I/O接口？

(提高应用可扩展性)　(I/O操作标准化、提高部件通用性)

⑦总线上的部件如何标识？相对于CPU，部件操作有哪些类型？

(按地址)　(4种，部件通过地址再识别[Cmd/Data/State])

⑧MEM与外设如何区分？对总线信号的要求？

(统一编址、独立编址)　(2种OP信号、4种OP信号)

⑨总线操作有哪些基本步骤？为什么？

(仲裁/地址/数据/结束)　(多主设备/按地址标识/传送/资源共用)

⑩程序MEM与主存的关系？程序执行时如何访问主存？

(编址单位相同，地址空间不同)　(按程序地址访问=地址变换+按主存地址访问)

二、计算机的层次结构　　△了解组成的任务

层次结构，软件与硬件(性能/成本)，结构与组成(设计与逻辑实现)


三、计算机的工作过程

用什么地址表示？

1. 计算机的工作方式　　☆理解工作方式的实现方案

程序执行顺序的表示(指令地址序列)，下条指令地址的形成(2种)，

程序的执行机制(循环的指令执行过程、循环处理与执行过程重叠)




2. 程序执行的实现

执行的准备(装入/置PC)，

执行的实现(3段式操作)

(需求：按逻辑地址访问主存)



四、计算机的性能指标

1. 硬件的技术指标　　☆掌握概念、关联知识点

机器字长、CPU主频、存储容量(CPU可寻址空间、主存地址位数)

2. 系统的性能指标　　☆熟练运用

响应时间 $T_{响应} = T_{CPU} + T_{等待}$，　$T_{CPU} = I_N \times CPI \times T_C$

吞 吐 率 $T_P = \sum I_{N(任务i)} \div T_{CPU(所有任务)}$

〖例〗PPT1.P34例2

※知识点融合：机器字长与哪些部件有关？

CPU主频、CPI与指令周期组成的关联？

(ALU/GPRs等)　(T_C=max{$T_{基本\mu OP}$}，CPI=步数$_{\mu OP序列}$[同步]=$T_{\mu OP序列}/T_C$[联合])

*总体要求：①理解硬件组成(结构、部件、互连)

②理解工作过程(执行机制、准备及操作过程)

③理解性能组成(关联软硬件)

第2章 数据的表示与运算

主要内容：数据编码，数据表示，定点运算组织，运算器组成

一、数据的编码

1. 数制转换 ☆熟练运用

2. 机器数编码 ☆熟练运用

原码、补码、移码的定义、特性、相互转换

3. 十进制数编码 △了解8421码

4. 字符及字符串编码 △了解编码类型

5. 校验码 ×不考

二、数据的表示

1. 数据的表示方法

△理解相互关系

表示方法(进制/格式/编码)，　　数据的表示(表示方法+数据长度)

表示与运算关系(结构-组成)，数据的运算需求(运算规则+溢出处理)

2. 整数的表示

☆深入理解、熟练运用

定点表示法，整数的表示，整数的类型转换(位扩展/截断)

(有几种长度、有符号数默认用补码表示)　　└→逻辑实现

3. 实数的表示

☆深入理解、熟练运用

浮点表示法，浮点数的规格化，实数的表示(IEEE 754标准)

4. 非数值数据的表示

◇掌握运算实现方法

逻辑数的表示方法，运算规则、实现方法

字符的表示方法，运算规则、实现方法　←设置ZF/CF等的原因

(扩展至有符号数的关系运算)

三、定点数的运算

1. 加减运算　　☆熟练运用、掌握实现方法

补码/无符号加减的运算规则、逻辑实现、溢出判断

（原码运算不考）　　2-58　　└→CF/OF的形成

〖例〗PPT2.P62例4　　2-60

2. 移位运算　　◇熟练运用

逻辑移位/算术移位的运算规则、溢出判断　（仅方法）

3. 乘法运算　　△理解方法、不考计算(易错)

机器乘法实现思路(◇)，

无符号/原码乘法的运算规则、溢出判断　（不考逻辑实现/控制流程）

四、浮点数的运算　　△理解方法、不考计算

浮点加减运算的运算步骤

五、运算器的组成

1. 功能与组成　　◇基于指令系统理解需求

功能(ISA指令操作)、部件组成(运算/存放)、部件互连(引脚/结构)

2. 部件设计　　△理解方法、简单设计

功能组织(汇总需求/分类合并)、具体设计

3. 部件互连　　◇理解原理、关联数据通路

总线结构、专用结构的互连需求、应用

*总体要求：

①掌握数据的编码方法(数值数据、逻辑数及字符)

②理解数据如何表示(表示方法、数据类型表示)

③掌握数据如何运算(运算规则、溢出判断、逻辑实现)

④了解运算器如何组织(部件组成、互连方法、操作控制)


第3章 存储系统

主要内容：层次结构，RAM基础，主存设计，Cache原理，虚存概念

一、存储系统概述

◇理解原理

技术指标，访问局部性，层次结构组织、工作过程(层次+变换+访问)



二、RAM基础

1. SRAM

☆掌握原理、熟练运用

3-14

存储元组成与操作，芯片的组成、引脚组织、读写时序

2. DRAM

◇理解原理

存储元组成与操作，芯片的引脚组织、组成、读写时序、刷新

3. ROM

×不考

三、主存

1. 主存的组成　　△理解概念

组成(ROM+RAM)、参数来源　　(主存单元长度＝min{数据表示长度})

2. 主存的逻辑设计　　☆综合应用

基于RAM芯片的容量扩展(位/字/字位)

3. 主存与CPU的连接　　☆综合应用

CPU的MEM接口，主存信号线与CPU引脚的连接

〖例〗PPT3.P40例(主存设计与连接)

3-40

※知识点融合：主存如何与总线连接？

4. 提高访存速度的技术　　◇掌握概念、理解原理[分析性能]

增强型MEM(SDRAM、DDR SDRAM)的工作原理，突发传送模式；

多体交叉MEM(交叉/并行访问方式)的结构、工作原理

(双端口MEM不考)

四、Cache

1. Cache的基本原理　　☆深入理解　　3-58

性能，存储空间管理(交换单位/交换管理/硬件组织)，工作流程

2. Cache的地址映射方式　　☆掌握原理、可分析性能

直接、全相联、组相联的映射规则、标记选定、地址变换

〖例〗PPT3.P64~P71例1~例4，自行比较、汇总　　3-71

3. Cache的替换算法　　△理解原理

RAND、FIFO、LRU算法的思想、实现方法、硬件需求

4. Cache的写策略　　△理解原理

全写法、写回法的思想、性能、工作流程、硬件需求

五、虚拟存储器　　△了解概念

存储管理概念，VM的组成、工作过程，地址变换步骤

*总体要求：①可设计主存、将主存连接到CPU或总线

②掌握Cache的组成与工作原理　　(缓冲机制的原理)

第4章 指令系统

主要内容：指令功能、指令格式，OPD存放方式，寻址方式

一、指令系统组成

☆掌握信息约定方法

4-17

指令功能—数据操作(OP/存结果)、指令地址计算(2类)

指令格式—组成(2段)→需约定信息(OP/格式、源&目OPD/指令地址)，

性能(2点)→信息的表示方法(显式/隐式)，

编码(2类)→OP编码、地址编码，指令字长

二、OPD的存放方式

◇理解概念

存放部件	存放方法		数据地址	长度表示
REG	REG全部、REG低端/部分REG		REG编号	OP码指明
MEM	端序(大/小)	对齐(是/否)	最小单元地址	
指令REG	端序(同MEM)	对齐(否)		

2-55

三、寻址方式

1. 指令寻址方式　　☆掌握概念、理解原理

寻址类型(顺序/跳跃)，寻址方式(隐含/直接/相对等)，

寻址方式的识别(译码时)

2. 数据寻址方式　　☆掌握概念、理解原理

地址码组成(方式位+地址参数)，寻址方式的识别(译码时)，

寻址方式(立即/REG/直接/REG间接/基址/变址/隐含)的地址形成方法

〖例〗PPT4.P30例2，P34例3(理解指令系统组成)

4-34

四、指令系统发展　　△了解概念

*总体要求：①理解指令中信息的约定方法(信息→格式及编码)

②理解数据在部件中的存放方法(方法→数据地址)

③理解寻址方式的地址形成方法(地址码←地址)

(说明：指令系统不需要背，考试时会给出)


第5章 中央处理器

主要内容：CPU组成与工作流程，数据通路组织，控制单元组成，异常及中断处理，指令流水线概念

一、CPU组成与工作流程 ☆深入理解

（需求：按存储程序工作方式执行程序[指令∈指令系统]）

功能、组成，工作流程，工作原理(CU控制/DP实现)，



指令的执行过程(步骤及操作) ←指令周期额组织

二、数据通路的组织

1. 数据通路的组成　　☆深入理解、熟练运用

通路组成(部件+互连)　　←电路的组成要求

部件组成(取指+执行[～ISA])，部件互连(结构需求/指令需求)

μOP及其控制(组成要求、μOPCmd)

指令执行过程的组织(功能需求+通路→μOPCmd序列)　　←电路的控制要求

〖例〗教材P180例5.1及例5.2，注意各种寻址方式的实现

2. 数据通路的设计　　△理解概念、了解设计流程

单/多周期DP特征，DP设计方法，单/多周期DP的设计(×)

三、控制器的组成

1. 控制器的基本结构　　◇理解原理

5-64

（需求：实现CPU工作流程的状态转换图[指令周期+中断响应周期]）

组成(3个部件)，工作原理(循环有序产生μOPCmd)，类型(2种)

2. 时序信号的形成　　◇理解原理

时序系统组织(信号个数/功能/定时、序列组成)，

5-58

时序电路组成(定时逻辑＋定序逻辑)，定时方式(3种、基于μOP)

[CLK→CP→节拍及工作脉冲序列]

3. μOP控制信号的形成　　△了解功能

引脚信号(4种)、内部逻辑(状态转换图的状态实现)

5-63

4. 硬布线控制器的设计　　△了解设计流程(视作例题)

5. 微程序控制器的设计　　△了解原理

5-76

μOPCmd的产生方法，CU组成、工作原理　(共理解3张图)

四、异常及中断的处理

1. 基本概念　　◇掌握概念

异常及中断的分类、处理时机、返回方式

2. 处理过程　　◇理解原理

处理过程(3段)，响应的任务(3点→5点)及实现方法

3. 中断机构的组成　　△了解基本结构及功能实现

5-86

五、指令流水线技术　　×不考　(掌握概念、理解原理)

工作原理、组成要求、性能、分类　(不考冒险处理)

*总体要求：①理解CPU的组成、工作流程及工作原理(基于CPU功能)

②能够组织指令的执行过程(基于DP及ISA)

③理解CU的组成(基于状态转换图)及工作原理

④理解异常/中断的概念及响应过程

⑤了解指令流水线的工作原理及组成要求

第6章 总线及互连

1. 基本概念 ☆掌握概念

分类、特性(4点)、性能指标，操作过程(连接/步骤)

6-49

2. 总线仲裁 ◇理解原理 (第1步的组织)

集中式仲裁(3种)的仲裁线连接、仲裁时机、仲裁方法、特点

3. 总线传输与定时 △理解 (后3步的组织)

总线事务的类型、传输过程(传输协议组成)，

总线定时方式(3种)的定时原理、联络方式、特点

4. 总线结构 △了解

总线标准(×)，总线结构，总线接口单元的类型、功能

*总体要求：掌握基本概念，理解总线操作的组织方法

第7章 输入输出系统

主要内容：I/O系统组成，磁盘组成，I/O接口，传送控制方式组织

一、I/O系统组成

1. I/O系统组成

△了解软/硬件关系

I/O的性能(I/O所占CPU时间)，硬件组成，软件组成

2. 外设与主机的联系

☆理解I/O的硬件组织

7-10

连接方式(I/O过程、I/O指令功能)，编址方式(总线需求、特点)，

目标设备识别(判断方法)，联络方式(3种[基于数据传送方式])

3. I/O的传送控制方式

☆理解I/O的软件组织

4种方式的I/O功能、传送控制原理、I/O所占CPU时间

(查询方式有独占查询、定时查询2种类型)

7-12

〖例〗PPT7的P36例、P61例

7-36 7-61

二、外部设备　　×不考　（了解磁盘组成、可分析性能）

输入/设备的组成、工作原理(×)，

磁盘的结构、工作原理、性能指标

三、I/O接口　　△了解概念

功能、I/O端口类型，组成、工作原理，访问方法

四、I/O控制方式

1. 程序直接控制I/O方式　　◇理解控制流程→硬件组织

程序查询方式—I/O控制流程，I/O接口组织(端口/支持操作)

直接传送方式—I/O控制流程，I/O接口组织(端口/支持操作)

2. 程序中断I/O方式　　◇理解中断过程→软/硬件组织

I/O控制流程，中断的类型(请求/响应/处理过程)，

I/O接口组织，中断源识别(连接/判优)，中断控制器(×)，

中断系统举例(理解软/硬件协同)，多重中断及中断屏蔽(×)

3. DMA I/O方式

△了解DMA的传送过程

I/O功能(→对CPU的要求)， I/O控制流程，

传送方式([总线使用权的请求方式]3种)，

DMA接口基本结构→传送过程， I/O接口组织(×)

(中断接口+DMA传送控制)　　(3段式)


*总体要求： 掌握I/O过程的软硬件协同，

(连接/IO过程的操作/指令格式/总线操作实现)

理解各I/O方式的接口组成(功能、I/O端口类型)

※图解计算机组成

***硬件组成：** 5大部件+总线互连，存储器=主存+辅存




***软件组成：**

指令序列(指令∈ISA)

程序空间→存储器空间


(地址从0开始、指令长度可变)



***工作方式：** (存储程序方式)

程序存放— 预先装入主存(装入地址可变)

程序执行— ①




②访存时先进行地址变换(逻辑地址→物理地址)

总体需求：实现工作方式+ISA

*运算器的组成：　　（任务：实现运算、暂存结果）

部件— 运算部件(ALU/FPU等)+存放部件(GPRs/PSR等)

互连— 总线结构、专用结构(即专用结构)　　←相关于CPU的数据通路



运算部件的组织—　（基于ISA）

数据表示：进制/格式/编码/长度，定点数、浮点数、逻辑数等

运算方法：定点(算术/移位)、逻辑、关系、浮点运算等

部件组织：尽量复用器件(如算逻运算)，并行的运算→不同部件

存放部件的组织—（基于ISA）

*存储系统的组成： （任务：存储信息、按地址访问）

内部结构— 

主存的组成— （基于ISA/用户等） 存储单元→机器字长


组成： ROM+SRAM/DRAM，用芯片进行扩展(字/位/字位)

优化： SDRAM、多体交叉MEM(交叉访问/并行访问)、缓冲机制

连接(RAM控制器组织)： 数据线(=CPU/总线)、地址线、控制线

Cache的组成— （基于性能/成本）

原理： 存储空间管理(基于块)、工作流程(地址变换/访问/写回)

组成： 行数组+访问控制 行组成： 

技术： 映射方式、替换算法、写策略，对应的硬件需求

虚拟存储器的组成— （基于ISA）

原理： 程序装入方法(主存+辅存)、工作过程(地址变换/访问主存)

组成： MMU+软件(处理缺失)

技术： 存储管理方式(管理表/变换实现)、地址变换优化(TLB)


*指令系统的组成：

组成—机器指令的集合，指令功能通过指令格式来表示(约定)

实质—软件-硬件间的约定，如运算器/主存/寄存器组等的功能

指令功能—数据操作(OP+存结果)、指令地址计算

指令格式与指令功能—　(约定方法)



注：指令所含信息—操作类型(功能+OPD类型)、源/目的OPD、下条指令地址

隐含表示条件—当前指令中，信息的取值只有一种

操作码编码—定长/扩展编码，无二义性(标识不同指令、指明隐含信息)

OPD的存放—寄存器/存储器/指令字中的存放方式、地址表示

寻址方式—　指令寻址/数据寻址，立即/REG/直接/REG间接/相对/…

*CPU的组成：　　（任务：按存储程序工作方式执行程序）

功能(需求)— 操作类3.5个(计算机模型/ISA/中断处理)，控制类2.5个

基本组成(电路组成)— 运算器/BIU/MMU/指令 部件/CU/中断机构

工作流程(电路控制)— 循环地 执行指令＋检测并响应中断

表示：循环的操作序列(～指令类型/中断类型)

数据通路的组成—

部件：　取指(PC/IR等)＋执行(ALU/GPRs等)

互连：　连线结构(总线/专用)，端口连接(各操作序列的数据路径)

指令执行过程(控制需求)：　各操作序列的组成与控制

控制器的组成—


基本结构：　CU(ID/时序电路/控制信号形成电路)，其余∈DP

时序信号形成电路：　时序系统的组织(信号序列)、实现(定序+定时)

μOP控制信号形成电路：　需求(基于时序系统的状态转换图)，实现

中断机构的组成— 事件组织(含处理需求)，处理过程，硬件组成

※计算机组成总图


ISA约定：
数据表示
OPD存放方式
寻址方式
指令功能
指令格式
硬件相关性：
运算方法
REG/MEM(含总线逻辑转换端序)组织
运算部件组织
运算部件/PSR/数据通路组织
ID组织/地址参数获取
RD←(RD) oper1 (RS)
RD←(RD) oper2 A等
op1 RD RS
op2 RD RS A
软件(按逻辑地址访存)
仲裁器
CPU
(单/多)
(DP总/专)
(CU硬/微)
GPRs
ALU
PSR
通路结构
PC
IR
时序信号形成电路
ID
μOP控制信号形成电路
中断机构
NMI
INTR
INTA
异常
≥1
MAR
MMU
MDR
总线逻辑
主存
(可配置)
(同步/异步)
(单体/交叉)
w位
0
2n-1
d
c
连接电路
主存组织：
①d与2n的关系
②c与w的关系
主存连接：
①a与d的关系
②b与c的关系
总线互连：
①多个主设备的管理
②总线事务的步骤/定时
a
b
ABus
CBus
DBus
CPU组织：
①工作流程与ISA、DP/CU的关系
②DP部件/互连与ISA的关系
③指令周期与DP的关系
④CU与DP、性能指标的关系
⑤事件响应与软/硬件的关系
设备选择
控制逻辑
端口选择
I/O端口
(p个)
信号转换逻辑
...
I/O接口
外设
w位
x
y
①无
②Req/Ack
③CLK
外设
(无条件/条件、字符/块、串行/并行)
I/O组织：
①外设与接口的联络
②I/O方式与p的关系
③x与2n及总线事务的关系