第六章　总　线

SEU.CSE.RGL

※主要内容

(1)总线概述



分类，特性(4点)，性能指标，总线操作过程

(2)总线的仲裁



集中式(3种)的基本思想、信号线连接、仲裁实现，分布式(×)

(3)总线的传输与定时



总线事务类型(功能)，传输过程(协议)&定时方式，总线标准(×)

(4)总线的结构与互连 (△)



总线结构(单/多/南北桥)，总线互连(总线接口电路)


※总体要求：理解总线操作的组织方法(过程/仲裁/传输&定时)

§6.1 总线概述

※主要内容：总线的分类&组成、特性、性能指标、操作过程

*总线：指连接多个设备、用于信息传输的一组公共信号线

└←发起传输的称为主设备，响应传输的称为从设备



思考①：不同从设备如何标识？

传输特征—同时仅1个设备发送 ←可多个从设备接收


*总线事务：指总线上设备间的一次信息传输过程 ←仅1个主设备参与

思考②：总线事务(如读/写)的过程包含哪些交互？

思考③：有多个主设备时，总线使用权如何管理？ 请求-分配方式

*总线周期：指一次总线操作(分配使用权＋信息传输)所需的时间

又称总线仲裁→┘ └←即1个总线事务



思考④：总线事务的最后一个动作是什么？ 主/从设备放弃所控信号线(←高阻态)

1、总线的分类&组成

数据总线宽度—＝同时传送的二进制位数
地址总线宽度—＝$\log_2$(可寻址的地址个数)

***按信号线功能分类：**

数据总线(DBus)—承载传送的数据，双向传输线(读/写)

地址总线(ABus)—指明从设备(主存/外设)地址，单向传输线(主设备控制)

控制总线(CBus)—控制传输的过程，单向传输线(控制线＋状态线)


└←表明何时/如何使用DBus及Abus

***按所连部件分类&组成：** 如MEM读/写，就绪，时钟，总线请求、总线允许

片内总线—连接芯片内部各元件，由数据总线组成(各元件均有控制线)


系统总线—连接计算机内主要部件，由ABus＋DBus＋CBus组成

通信总线—连接外设或其它系统，由数据线＋控制线(可缺省)组成



***其他分类：** 同步/异步、并行/串行等

2、总线的特性



*物理特性：指信号线的连接特性，如数量、类型、线距等

*功能特性：指各信号线的功能，如地址线、数据线、时钟线等


*电气特性：指信号线上信号的传递方向、电平有效范围

状态约定—ABus&CBus单向、DBus双向，CBus有正/负逻辑


电平表示—单端(如≥3.15V,≤1.35)、差分(如≥+200mV,≤-200mV)

*时间特性：指传输过程中各信号线的使用时序

(逻辑特性)



总线读事务



总线写事务

3、总线的性能指标

*总线宽度：指数据总线的位数，常用bit表示

*总线工作频率：指总线的最大数据传输次数/秒，

＝总线时钟频率×传输次数/时钟周期

└←CLK的↑及↓均传输时为2


*总线带宽：指总线的最大数据传输率，＝总线宽度×总线工作频率

└←不考虑非数据传输的交互时间(如地址传送等)

例1—某32位同步总线的时钟频率为100MHz，总线事务需要4个时钟周期，总线事务中仅用1个时钟周期可传输2个数据，则该总线的工作频率＝200MHz，数据传输率＝32b×(100MHz/4)＝800Mbps，带宽＝32b×200MHz＝6.4Gbps。

*总线传输方式：常规传输、突发传输　←指每个总线事务

4、总线操作过程 （每个阶段都是一次交互）



①总线仲裁阶段：（又称请求-分配阶段）

各个主设备—有操作需求时，发出总线请求信号BRi

总线仲裁器—总线空闲时，确定下个总线传输周期的使用权归属；

发出所选主设备的总线允许信号BGj

获得者表示主权、撤销请求


②寻址阶段：

有权主设备—发出目标地址和操作命令

所有从设备—判断是否被选中，被选中时响应总线操作

③数据传送阶段：主/从设备—接收/发送数据，或发送/接收数据(在响应前)

④传送结束阶段：主/从设备—各自释放所控(发送)信号线(→高阻态)



思考①：总线空闲如何表示？为什么闲时仲裁？总线请求何时撤销？

思考②：如何表示读事务的数据传送可以开始？

思考③：传送结束何时开始(表示信号&状态)？

§6.2 总线仲裁

※主要内容：3种集中式的基本思想、仲裁线连接、仲裁时机及方法

*仲裁时机回顾：总线空闲、有请求时　←不能破坏当前总线事务

*仲裁方式：集中式(有统一的仲裁器)，分布式(无统一的仲裁器)

1、链式查询方式 (集中式)


*基本思想：自动轮询各主设备，主设备被询问时可获得使用权

└←类比：话筒交给第一排，未举手时自动向后传…

思考①：谁判断使用权归属？仲裁器需几根BR、BG线？自动轮询如何实现？

各主设备，1根BR、1根BG(无需区分是谁、给谁)， 主设备有BG_{IN}及BG_{OUT}

*仲裁线连接：



BR—Bus Request
BG—Bus Grant
BS—Busy State

*仲裁实现：思考②：仲裁何时开始/结束？ BS=0开始/=1结束，即BG＝~BS•BR

思考③：主设备的获得&传递逻辑？ $BSi = BGi_{IN} \cdot BRi$，$BGi_{OUT} = BGi_{IN} \cdot \sim BRi$


*特点：静态优先级策略，有断链现象　引子：如何避免断链？

2、计数器定时查询方式（集中式）

*基本思想：定时轮询各主设备，被询问时可获得使用权

└←类比：不断地报学号　　└←设备ID＝设备号

*仲裁线连接：



*仲裁实现：开始/结束时机同链式查询(~BS•BR)

思考①：仲裁开始/结束如何表示？　设备号＝有效值/无效值

思考②：定时发设备号的原因？　设备无请求时BS不变，下一个需主动问

*特点：静态/循环优先级策略，无断链现象

3、独立请求方式（集中式）

*基本思想：每个主设备请求线连接到仲裁器，根据连接次序仲裁

*仲裁线连接：n对BR及BG

*仲裁实现：仲裁时机为~BS•ΣBRi，仲裁器按特定算法仲裁(BGj有效)


*特点：动态优先级策略，仲裁时延固定(→可实现隐藏式仲裁)

传输周期结束前仲裁→┴→总线周期=总线传输周期

4、自举式（分布式）

*基本思想：总裁线有N根，用信号线表示不同的优先级；
仲裁时只检侧高优先级仲裁线

*仲裁线连接：各主设备(≤N个)只连接≥自身优先级的仲裁线



思考：图中哪个主设备优先级最高？

*仲裁实现：~BS•BRi＝1时仲裁，BS＝~(∑BR*k*)•BRi　←*k*为所连仲裁线

5、竞争式（分布式）　—如网络仲裁

*基本思想：总裁线有n根，用信号线编码表示不同的优先级；
仲裁时逐位竞争、败者退出

*仲裁线连接：各主设备(≤2^n个)连接所有仲裁线

*仲裁实现：BRi＝1时逐位发送IDj&接收BUSj，BS＝∏(IDj=BUSj)

§6.3 总线传输与定时

※主要内容：总线事务类型，传输过程、定时方式，总线标准(×)

1、总线事务类型 (总线所支持的传输功能)

*总线事务的功能属性：

设备个数、传送功能(读/写/读改写)、数据个数(常规/突发)、寻址范围

└←目标设备为一/多个　　发送1/2次地址(扩展地址空间)→┘

*总线事务类型：

支持多种事务，每种事务对应一种传输功能 ←取决于设计(需求/成本)

PCI总线的事务类型	
	MEM读、MEM写—MEM空间的一个/多个数据 (支持突发传输)
	I/O读、I/O写—I/O空间的一个数据
	配置读、配置写—配置空间的一个数据 (支持即插即用)
	MEM行读、MEM多行读—MEM空间的一个/多个$S_{主存块}$数据 (如Cache调入/DMA传送)
	MEM写并无效—MEM空间的一个$S_{主存块}$数据，并通知其他CPU的Cache作废该块
	中断响应—取I/O接口的中断类型号，地址无效(各I/O接口自行处理)
	特殊周期—向外设通报CPU的工作状态，地址无效(广播模式)
	双地址周期—地址分2次发送，命令分别为双地址、操作类型


2、总线传输&定时

***总线传输过程：** （传输功能的步骤约定）

用传输协议表示，不同事务的交互步骤不同 ←传输功能不同

例：MEM读事务＝送地址/命令＋等待MEM响应＋传送数据＋结束

MEM写事务＝送地址/命令＋传送数据＋等待MEM响应＋结束



***总线定时方式：** （交互步骤的时长约定）


思考：写事务T_3时长由谁决定？

同步方式—设置统一的时钟信号CLK，步骤时长＝k×CLK（k为常量）

同一事务不同步骤的k可不同→

异步方式—设置联络信号（如ACK），步骤时长＝握手时延（可变）

命令线可用作请求线




①请求 ②响应


③撤消请求 ④撤消响应

半同步方式—设置时钟信号&联络信号，步骤时长＝k×CLK（k为变量）

※半同步定时示例：（命令线均用作请求线）




※异步定时的应答方式：（传输速度、可靠性不同）



示例—串行通信每次传输1个帧，均缺省联络信号线(基于效率)；

含1个字符/数据块→┘　　└→用不互锁方式定时→约定波特率

起止式异步串行通信协议　　←帧的同步头&同步尾为起始位&停止位




例1—某32位半同步总线的时钟频率为100MHz；MEM读事务的传输协议包含传送地址/命令、等待响应、传送数据3个阶段，支持突发传输模式(突发长度≤4)，每个时钟周期可传送1个地址/命令或1个数据。⑴若主存由单体SRAM构成，存取周期为36ns，则通过总线从主存读取4B数据需多少时间？⑵若主存由4体交叉SRAM组成，则通过该总线读取32B数据最少要多少时间？

解：⑴主存数据引脚为32 位；总线访问时的T_M=⌈36/T_{CLK}⌉*T_{CLK}=40 ns，

读4B时 $T_{MEMR事务}$={1+⌈36/T_{CLK}⌉+1}*T_{CLK}=60 ns

⑵主存访问≤4 个数据/次；传送间隔=启动间隔=⌈9/T_{CLK}⌉*T_{CLK}=10ns

读16B时 $T_{MEMR事务}$={1+⌈36/T_{CLK}⌉+4*⌈9/T_{CLK}⌉}*T_{CLK}=90 ns



3、总线标准

指设备连接和传输时，应遵守的协议与规范(4种特性)

(1) ISA总线　(Indusry Standard Architecture)

16位半同步总线，96根信号线(16D+24A)，信号电平为5V

*访问空间：MEM地址空间为16M，I/O地址空间为64K；

数据宽度为8/16位(用信号线SHBE指明)　←数据掩码线功能

*总线仲裁：主设备有CPU、DMA设备(≤8个)，

仲裁由CPU实现(信号线为HRQ&HLDA,链式查询)

*总线事务：7种类型(MEM读/写、I/O读/写、中断响应、DMA传送、MEM刷新)，

(功能特性)　仅支持常规传输(1个数据/事务)

*总线定时：半同步方式(用CLK及OWS#联络)，时钟频率为8MHz

(2)PCI总线 (Peripheral Component Interconnect，外围部件互连)


32位半同步总线，100根信号线(A/D复用)，信号电平为5V、3.3V

*访问空间：MEM、I/O地址空间均为4G，(每个)配置空间为64B；
数据宽度为8/16/32位(用数据期的C/BE[3:0]指明)

*总线仲裁：支持多个主设备(不区分是否为CPU)，
仲裁由仲裁器实现(独立请求式)，可隐藏式仲裁

*总线事务：12种类型，支持突发传输(长度由FRAME#及命令控制)

*总线定时：半同步方式(有主/从线)，时钟频率有33.3MHz、66.6MHz




(3) 串行总线

*串行传输优势：速率高(没有线间信号的同步/干扰)，距离长(差分衰减小)

*使用权管理：常为单主设备(无需仲裁)　←多主设备时分布式仲裁

*信号线组织：仅数据线，缺省控制/联络线　←基于效率

传输方式—



单(向)工(作)方式　全双工方式　半双工方式

*总线事务：支持多种类型，每个事务由多个帧的交互完成(串行所致)


传输协议—用帧格式表示，有异步串行、同步串行2种



*总线定时：异步非互锁方式(需约定波特率)

*USB(Universal Serial Bus)总线：点对点的半双工 同步串行总线

信号线—



└←事务的首个帧含地址、其余帧缺省地址

总线事务—有4种(控制/批/中断/等时传输)，每个事务含1～3个帧


总线定时—异步非互锁方式定时(USB2.0-高速480Mbps)

§6.4 总线互连结构

※主要内容：总线结构(△)、总线互连(△)


1、总线结构

*单总线结构：



特点—控制简单，分时传输，时钟频率低(=较慢设备)

*多总线结构：连接有多种，叫法也有多种(如按功能、按总线标准)





总线桥—①为所管辖总线的总线控制器
(仲裁、中转操作)
②为所连接总线的主/从设备
(发起/响应总线操作)

特点—不同总线速度不同

*南北桥结构：(下页)


*南北桥结构：集成技术＋网络技术　←提高带宽+并行传输





*常见的总线命名：　(扫盲)

按应用功能—




按总线标准—PCI、ISA、AGP总线等，　←并行总线

PCI Express、QPI、InfiniBand总线等，　←串行总线

USB、SCSI、IEEE1394、CAN总线等　←通信总线

2、总线互连

*部件连接方法：通过总线接口电路实现　←实现速度/格式/时序/电平转换



*总线接口电路功能：中转对设备的操作　←先收下、再转发

(1)总线侧操作—侦测总线状态，决定是否发起/响应总线操作

(2)信息缓冲—暂存来自总线和设备的信息(命令&数据[Bus],数据&状态)

(3)设备侧控制—侦测&保存设备状态；就绪时转发命令/数据(发/收)

(4)信息格式转换—总线侧/设备侧操作时，信息转换为目标方格式

作业6：P258— 3、4、6、9、10、15