


Дијаграм тока микрооперација


Дијаграм тока управљачких сигнала

Секвенца управљачких сигнала



ADDR



ADDR




step00 => br(if notADDR then step00)




step01 => br(case(immed, memdir, regdir, memind, postincr, pcrelpom) then (immed, step02), (memdir, step03), (regdir, step04), (memind, step06), (postincr, step0D), (pcrelpom, step11))

1




1




! immed !
step02 => ldB, mxB0, br step18

2




2




! memdir !
step03 => ldMAR, mxMAR0, br step12

3



3



! regdir !
step 04 => br (if STORE then step18)

Име, презиме
и број индекса

Иван Цветић 2019/0183

Славица Митровић 2019/0324



Потпис

Назив: Основи рачунарске технике 2



Датум: 27.02.2021.

Задатак 19: Фаза формирања адресе, страна 1/4

Дијаграм тока микрооперација



Дијаграм тока управљачких сигнала



Секвенца управљачких сигнала

step05 => IdB, mxGPRADR0, br step 18

! memind !
step06 => IdMAR, mxMAR0

step07 => IdMDR, rdMEM,
br (if notFCBUS then step07)

step08 => IdDWL, incMAR

step09 => IdMDR, rdMEM,
br (if notFCBUS then step09)

step0A => IdDWH

step0B => IdB, mxB1

step0C => IdMAR, mxMAR0, mxMAR1,
br step12

Име, презиме
и број индекса

Иван Цветић 2019/0183

Славица Митровић 2019/0324

Потпис

Назив: Основи рачунарске технике 2

Датум: 27.02.2021.

Задатак 19: Фаза формирања адресе, страна 2/4

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
<div data-bbox="240 159 301 219">5</div> <div data-bbox="153 253 386 331">MAR<=GPR[IR_{19..16}], B<=GPR[IR_{19..16}]</div> <div data-bbox="153 409 386 483">B <= B + 1</div> <div data-bbox="153 562 386 636">B <= B + 1</div> <div data-bbox="148 714 383 790">GPR[IR_{19..16}] <= B</div> <div data-bbox="231 824 311 884">7</div>	<div data-bbox="782 159 842 219">5</div> <div data-bbox="692 253 925 331">ldMAR, ldB</div> <div data-bbox="695 409 925 483">incB</div> <div data-bbox="695 562 925 636">incB</div> <div data-bbox="692 714 925 790">wrGPR, mxGPRADR0</div> <div data-bbox="769 824 849 884">7</div>	<div data-bbox="1214 241 1445 293">! postincr ! step0D => ldMAR, ldB</div> <div data-bbox="1246 439 1406 461">step0E => incB</div> <div data-bbox="1246 589 1406 611">step0F => incB</div> <div data-bbox="1158 779 1506 831">step10 => wrGPR, mxGPRADR0, br step12</div>
<div data-bbox="240 965 301 1025">6</div> <div data-bbox="153 1059 386 1137">MAR <= PC + IR₁₅IR₁₅...IR_{15.8}</div> <div data-bbox="231 1171 311 1232">7</div>	<div data-bbox="782 965 842 1025">6</div> <div data-bbox="692 1059 925 1137">ldMAR, mxMAR1</div> <div data-bbox="769 1171 849 1232">7</div>	<div data-bbox="1187 1077 1474 1128">! pcrelpom ! step11 => ldMAR, mxMAR1</div>
<div data-bbox="240 1312 301 1373">7</div> <div data-bbox="153 1406 386 1480"></div> <div data-bbox="153 1514 509 1592">STORE → 1 → EX</div> <div data-bbox="153 1671 386 1749">MDR <= MEM[MAR]</div> <div data-bbox="153 1783 429 1861">FCBUS → 0 → MDR <= MEM[MAR]</div> <div data-bbox="153 1939 386 2018">DWL <= MDR, MAR<=MAR+1</div>	<div data-bbox="782 1312 842 1373">7</div> <div data-bbox="692 1406 925 1480"></div> <div data-bbox="692 1514 1042 1592">STORE → 1 → EX</div> <div data-bbox="695 1671 925 1749">ldMDR, rdMEM</div> <div data-bbox="695 1783 971 1861">FCBUS → 0 → ldMDR, rdMEM</div> <div data-bbox="692 1939 925 2018">ldDWL, incMAR</div>	<div data-bbox="1142 1429 1522 1480">! read ! step12 => br (if STORE then step18)</div> <div data-bbox="1187 1753 1485 1805">step13 => ldMDR, rdMEM, br (if notFCBUS then step13)</div> <div data-bbox="1195 1984 1469 2007">step14 => ldDWL, incMAR</div>

