

POLITECHNIKA ŚLĄSKA WYDZIAŁ AUTOMATYKI, ELEKTRONIKI I INFORMATYKI

Praca dyplomowa magisterska

Implementacja SoC na podstawie mikroprocesora RISC-V Ibex

Autor: inż. Dawid Zimończyk

Kierujący pracą: dr hab. inż. Robert Czerwiński, prof. Pol. Śl.

Od autora

Spis treści

1	Wp	wadzenie 8
	1.1	$V\!\mathrm{step}$
	1.2	Cel i zakres pracy
	1.3	Zarys pracy
2	\mathbf{Cze}	teoretyczna 10
	2.1	RISC V
		2.1.1 Instruction set architecture ISA
		2.1.2 Rejestry
		2.1.3 Dostęp do pamięci
		2.1.4 Instrukcje arytmetyczne i logiczne
		2.1.5 Instrukcje skokowe
	2.2	System on Chip
	2.2	v 1
		2.2.1 Architektura Harvardzka
		2.2.2 Peryferia
		2.2.3 Wishbone
	2.3	bex
	2.4	$ \text{Kompilator} \dots \dots \dots \dots \dots \dots \dots \dots \dots $
		2.4.1 Budowanie toolchaina
		2.4.2 Przykładowa kompilacja
	2.5	Veryfikacja
		2.5.1 UVM
		2.5.2 RISCV DV
	2.6	FPGA
	$\frac{2.0}{2.7}$	
	2.1	v 0
		2.7.1 Xilinx Vivado Design Suite
		2.7.2 Aldec Riviera-PRO
3	Imn	ementacja 23
J	3.1	System na czipie
		v -
	3.2	bex
		3.2.1 Ibex wishbone
		3.2.2 Data core i Instr core
		3.2.3 Ibex core
		3.2.4 Komunikacja rdzenia z magistralą Wishbone
	3.3	Wishbone
		3.3.1 Interfejs magistrali Wishbone
		3.3.2 Połączenia magistrali <i>Wishbone</i>
	3.4	RAM
	3.5	GPIO
	3.6	JART
	3.7	2C
	J. 1	33.7.1 master
	2.0	33.7.2 slave
	3.8	SPI
		3.8.1 master
		3.8.2 slave
	3.9	Fimer

4	We	ryfikac	rja :	34
	4.1	RISC	V DV	34
		4.1.1	riscv arithmetic basic test	34
		4.1.2	riscv rand instr test	34
		4.1.3	riscv illegal instr test	34
	4.2	UVM	build phases	34
		4.2.1	UVM build phase	34
		4.2.2	UVM connect phase	34
		4.2.3	1	34
	4.3	UVM	1	34
		4.3.1		34
		4.3.2	1	34
	4.4		1 1	35
		4.4.1	1	35
		4.4.2	1	35
		4.4.3	1 1	35
		4.4.4	UVM final phase	35
5	Ber	ıchmar	rki	36
6	Pod	lsumov	wanie i wnioski	37
	6.1	dalszy	rozwoj	37
7	Bib	liograf	ia :	38

Spis rysunków

1	Schemat blokowy architektury Harvardzkiej
2	Przykład transmisji SPI
3	Ramka UART
4	Wishbone master/slave interfejs ⁹
5	Wishbone shared bus interconnection ⁹
6	Schemat blokowy mikroprocesora
7	Przykładowy graf UVM
8	Komunikacja LSU z pamięcią
9	Porównanie komunikacji Ibex z Wishbone
10	Przebiegi sygnałów podczas symulacji

Spis ważniejszych oznaczeń

SoC - System on Chip

ISA - instruction set architecture

RISC - Reduced Instruction Set Computing

UVM - Universal Verification Methodology

I2C - Inter-Integrated Circuit

SPI - Serial Peripheral Interface

UART - universal asynchronous receiver-transmitter

RAM - random-access memory

PWM - Pulse-Width Modulation

GPIO - general-purpose input/output

FPGA - field-programmable gate array

ISS - instruction set simulator

SV - SystemVerilog

DV - design verification

ISP - In-System Programming

JTAG - Joint Test Action Group

PC - program counter

LSB - least significant bit

MSB - most significant bit

IP - intellectual property

TLM - Transaction Level Modeling

DUT - Device under test

TCL - Tool Command Language

PLL - phase-locked loop

Pmod - Peripheral Module interface

ALU - Arithmetic Logic Unit

1 Wprowadzenie

1.1 Wstęp

Systemy na chipie znane również jako SoC, występują między innymi w naszych telefonach czy samochodach. Również są częścią systemów wbudowanych, te zaś są wykorzystywane w każdej dziedzinie życia, od zegarków elektronicznych po zaawansowane roboty medyczne. Ważne jest więc by układy te były niezawodne i działały w zamierzony sposób. W celu weryfikacji działania układów, są wykorzystywane symulatory języków opisu sprzętu takie jak Riviera-PRO.

SoC powinien składać się z mikroprocesora, mikrokontrolera lub rdzenia DSP. Każdy mikroprocesor posiada 'Model programowy procesora' (ang Instruction Set Architecture, ISA). ISA definiuje jak mikroprocesor powinien działać, jego listę rozkazów, typ danych, tryby adresowania, rejestry dostępne dla programisty, zasady obsługi przerwań i wyjątków. Przykładowe komercyjne ISA: ARM, MIPS, Power ISA. Jest również otwarty model programowy procesora, który jest oparty o zasady RISC, jest nim RISC-V. Otwarta standard ISA oznacza, że dostęp nie jest limitowany prawnie, finansowo lub tajemnica handlową firmy.

Przykładem mikroprocesora wykorzystującego ISA RISC-V jest Ibex. Jest on tworzony przez lowRISC, wywodzącego się z Uniwersytety w Cambridge. Mikroprocesor ten jest 32bit, składa się z 2-stage pipileine i został zaimplementowany na bazie RV32IMC.

1.2 Cel i zakres pracy

Celem pracy jest implementacja SoC na podstawie mikroprocesora Ibex RISC-V. Mikroprocesor należy przystosować do implantacji na płytce FPGA NEXYS4DDR oraz dodać odpowiednie peryferia. Następnie przeprowadzić weryfikację zaimplementowanego systemu na chipie poprzez przeprowadzenie symulacji korzystając z biblioteki UVM 1.2 i testów RISCV complience. Weryfikacji zostanie poddany cały SoC jak i poszczególne peryferia.

Zakres pracy obejmuje:

- Implementacje mikroprocesora IBEX
- Implementacje peryferii:
 - 1. RAM
 - 2. SPI
 - 3. I2C
 - 4. UART
 - 5. GPIO
 - 6. Timer
- Kompilacja toolchaina i przystosowanie go dla SoC
- Przeprowadzenie weryfikacji
- Porównanie wyników dla poszczególnych architektur i pamięci
- Podsumowanie wyników pracy

1.3 Zarys pracy

Praca składa się z 6 rozdziałów. Pierwszy zawiera krótkie omówienie tematu pracy, jej celu i zarys. Drugi rozdział jest poświęcony teorii. Opisuje on zagadnienia związane z ISA RISC-V, SoC, mikroprocesorem Ibex, kompilatorem, weryfikacją, płytce FPGA Nexys4 DDR i programem wykorzystanym do syntezy oraz programem do symulacji. Trzeci rozdział skupia się na implementacji poszczególnych części systemu na chipie, przedstawione zostaną w nim fragmentu opisu sprzętu, schematy blokowe i FSM. Czwarty rozdział przedstawia weryfikacje, opisuje przebiegające fazy biblioteki UVM 1.2 oraz jej wyniki. Następnie pokazuje symulację przeprowadzaną z instrukcjami wygenerowanymi przez RISCV-DV, Wyniki tej symulacji zostaną porównane z ISS Ovpsim i Spike. W piątym rozdziałe zostaną porównane wyniki symulacji oraz syntezy architektury Von Neumanna z architekturą Harvardzką, pamięć RAM jedno-portowa z pamięcią RAM dwu-portową. Ostatni rozdział to podsumowanie oraz propozycję dalszego rozwoju projektu.

2 Część teoretyczna

2.1 RISC V

2.1.1 Instruction set architecture ISA

RISC-V to otwarta ISA bazująca na architekturze RISC. Oznacza to, że licensja jest typu Open-source, która pozwala na wprowadzanie dowonlych modyfikacji¹, również jest nie wymaga żadnych opłat za wykorzystywanie jej w komercyjnych celach. Dokumentacja składa się z trzech części²:

- 1. User-Level ISA Specification specyfikacja ISA poziomu użytkownika
- 2. Privileged ISA Specifiation specyfikacja ISA przywilejów
- 3. Debug Specification specyfikacja debugowania

Podstawowe cechy architektury RISC to:

- Zredukowana lista rozkazów, jest ich kilkadziesiąt
- Przepustowość procesora zbliżona do jednej instrukcji na cylk
- Zredukowana tryby adresowania, kody rozkazów są prostsze
- Powiększenie liczby rejestrów
- Minimalizacja komunikacja między procesorem a pamięcią
- Instrukcje mogą operować na dowolnych rejestrach
- Instrukcje zajmują w pamięci taką samą liczbę bajtów
- Procesor posiada architekturę Harwardzką
- Procesor używa przetwarzania potokowego

Są cztery podstawowe zestawy instrukcji oraz piętnaście ich rozszerzeń. W tabeli 1 przedstawiono ich podział. Instrukcje są 32-bit. Tabela 3 przedstawia formaty tych instrukcji. Korzystają one z sześciu formatów:

- Register (R) instrukcje realizują działania na dwóch rejestrach rs1 i rs2, wynik jest zapisywany w rejestrze rd.
- Immediate (I) instrukcje realizują działania rejestrze rs1 i liczbie 12bitowej stałej ze znakiem, wynik jest zapisywany w rejestrze rd.
- \bullet Upper immediate (U) format wykorzystywany dla dwóch instrukcji: LUI, AU-IPC. Służy do przypisywania liczb 20bitowych do rejestru rd.
- Store (S) instrukcje realizują zapis do pamięci, pobierany jest bazowy adres z rejestru rs1 + offset pochodzący z imm, rejestr rs2 przechowuje.
- Branch (SB) instrukcje realizują skoki warunkowe.
- Jump (UJ) instrukcje służące do skoków, dodają wartość imm do PC.

Tabela 1: ISA base and extensions 3

Nazwa	Opis		
	Podstawowe		
RV32I	Base Integer Instruction Set, 32-bit		
RV32E Base Integer Instruction Set (embedded), 32-bit, 16 regist			
RV64I	Base Integer Instruction Set, 64-bit		
RV128I	Base Integer Instruction Set, 128-bit		
	Rozszerzenia		
M	Standard Extension for Integer Multiplication and Division		
A	Standard Extension for Atomic Instructions		
F	Standard Extension for Single-Precision Floating-Point		
D Standard Extension for Double-Precision Floating-Po G Shorthand for the base and above extensions Q Standard Extension for Quad-Precision Floating-Poi L Standard Extension for Decimal Floating-Point			
		С	Standard Extension for Compressed Instructions
		В	Standard Extension for Bit Manipulation
		J	Standard Extension for Dynamically Translated Languages
Т	Standard Extension for Transactional Memory		
Р	Standard Extension for Packed-SIMD Instructions		
V	Standard Extension for Vector Operations		
N	Standard Extension for User-Level Interrupts		
Н	Standard Extension for Hypervisor		

2.1.2 Rejestry

RISC-V posiada 32 rejestry (tryb embeded posiada tylko 16). Jeśli korzystamy z rozszerzenia zawierającego liczby zmiennoprzecinkowe, dodane zostają kolejne 32 rejestry. Pierwszy rejestr nazywany jest rejestrem zerowym. Zawsze przyjmuje wartość zera, a wszystkie dane zapisywane do niego są tracone. Służy on jako rejestr pomocniczy w wielu instrukcjach.

Tabela 2: Rejestry RISC-V³

		a 2. Regesery reise v	
Nazwa rejestry	Nazwa symboliczna	Opis	Właściciel
x0	Zero	zawsze zero	
x1	ra	adres powrotu	wywołujący
x2	sp	wskaźnik stosu	wołany (callee)
x3	gp	wskaźnik globalny	
x4	tp	wskaźnik wątku	
x5	t0	zmienna tymczasowa / alternatywny adres powrotu	wywołujący
x6-7	t1-2	zmienne tymczasowe	wywołujący
x8	s0/fp	zapisany rejestr / wskaźnik ramki	wołany
x9	s1	zapisany rejestr	wołany
x10-11	a0-1	argument funkcji / wartość zwracana	wywołujący
x12-17	a-2-7	argument funkcji	wołany
x18-27	s2-11	zapisane rejestry	wołany
x28-31	t3-6	zmienne tymczasowe	wywołujący
	32 rejestry dla	a zmiennoprzecinkowego rozszerzenia	
f0-7	ft0-7	tymczasowe zmienne zmiennoprzecinkowe	wywołujący
f8-9	fs0-1	zapisane rejestry zmiennoprzecinkowe	wołany
f10-11	fa0-1	argumenty/wartość zwaracana zmiennoprzecinkowe	wywołujący
f12-17	fa2-7	argumenty zmiennoprzecinkowe	wywołujący
f18-27	fs2-11	zapisane rejestry zmiennoprzecinkowe	wywołujący
f28-31	fs8-11	tymczasowe zmienne zmiennoprzecinkowe	wywołujący

2.1.3 Dostęp do pamięci

Dostęp do pamięci odbywa się za pomocą instrukcji load/store. W instrukcjach load adres bazowy znajduje się w rejestrze rs1, offset jest pobierany z liczby całkowitej 12bitowej imm. Rejestr docelowy znajduje się w rd. Przykład działania instrukcji LW:

 $1w \times 16, 8(x2)$

imm[11:0]	rs1	func3	rd	opcode
offset[11:0]	base_addr	width	dst_addr	LOAD
00000001000	00010	010	10000	0000011
imm=+8	rs1=2	LW	rd=16	LOAD

Wartość w funct3 służy do dekodowania rozmiaru i znaku ładowanej wartości. Wartość ta jest zależna od użytego rozkazu, tabela 4 przedstawia zależność między instrukcją a wartością func3.

Tabela 4: Zależność między func3 a instrukcją load 3

func3	instrukcja	
000	LB	
001	LH	
010	LW	
100	LBU	
101	LHU	

Kolejnymi instrukcjami są rozkazy *store*. Potrzebują one dwóch rejestrów, rejestrrs1 zawiera bazowy adres pamięci, natomiast do rejestru rs2 zostanie ona przypisana. Wartość offsetu jest pobierana z imm. Przykład działania instrukcji SW:

sw x16, 8(x2)

imm[11:5]	rs2	rs1	func3	imm[4:0]	opcode
offset[11:5]	store_addr	base_addr	width	offset[4:0]	STORE
0000000	10000	00010	010	01000	0100011
imm[11:0]=+8	rs2=16	rs1=2	SW		STORE

Podobnie jak w instrukcjach *load* func
3 służy dekodowania rozmiaru i jest zależna od przekazanego rozkazu. Tabela 5 przedstawia tą zależność.

Tabela 5: Zależność między func3 a instrukcją store³

func3	instrukcja
000	SB
001	SH
010	SW

2.1.4 Instrukcje arytmetyczne i logiczne

RISC-V zawiera zestaw instrukcji matematycznych przeznaczony dla liczb całkowitych w którego skład wchodzą: dodawanie, odejmowanie, przesuwanie , operacje logiczne i porównywanie liczb. Instrukcje dla mnożenia i dzielenia liczb znajdują się w rozszerzeniu ISA M. Zaś rozszerzenie ISA F zawiera instrukcje matematyczne dla liczb zmiennoprzecinkowych pojedynczej precyzji, rozszerzenie D zawiera instrukcje matematyczne dla liczb zmiennoprzecinkowych podwójnej precyzji 3 . Instrukcje te wykorzystują format R i I. Przykład działania rozkazu add, wykorzystuje on format instrukcji R:

Format SBS \Box Ħ [20] 31 30 29 28 27 imm[11:5]imm[10:5]funct7 imm[10:1] imm[11:0]26 25 24 23 $\frac{\mathrm{imm}[31:12]}{\mathrm{rs}2}$ $\mathrm{rs}2$ 22 21 rs220
 19
 18
 17
 16
 15
 14
 13
 12
 rs1 rs1rs1Bit imm[19:12]funct3 funct3 funct3 funct3 11 $\frac{\text{imm}[4:0]}{\text{imm}[4:1]}$ 10 9 8 rd rd rd [11]6 | 5 | 4 | 3 | 2 | 1 | 0 opcode opcode opcode opcode opcode

Tabela 3: 32-bit RISC-V formaty instrukcji 3

add x6, x7, x8

funct7	rs2	rs1	func3	rd	opcode
0000000	01000	00111	000	00110	0110011

Pierwszy argument trafił to rejestru rd, kolejny do rejestru rs1 ostatni do rejestru rs2. Funct7i funct3 służą do rozpoznania operacji i są one zależne od przekazanej instrukcji. Tabela 6 przedstawia te zależności.

Tabela 6: Zależność między func? i func? a instrukcjami arytmetyczn	znym	ni^3	i^3
---	------	-----------------	-------

func7	func3	OPCODE	instrukcja
0000000	000	0110011	ADD
0100000	000	0110011	SUB
0000000	001	0110011	SLL
0000000	010	0110011	SLT
0000000	011	0110011	SLTU
0000000	100	0110011	XOR
0000000	101	0110011	SRL
0100000	101	0110011	SRA
0000000	110	0110011	OR
0000000	111	0110011	AND

Instrukcja addi wykorzystuje format I, więc trzeci argument rozkazu jest liczbą całkowitą. Przykład tej instrukcji:

addi x6, x0, 50

imm[11:0]	rs1	func3	rd	opcode
000000110010	00000	000	00110	0010011

Func3 jest wykorzystywana w celu dekodowania instrukcji. Rozkazu przesunięcia bitowego wykorzystują pięć najmłodszych bitów z imm. Siedem pozostałych bitów służy do rozpoznawania instrukcji.

2.1.5 Instrukcje skokowe

Instrukcje skokowe dzielą się na dwa rodzaje: skoki bezwarunkowe i skoki warunkowe. Pierwszą z nich reprezentują dwa rozkazy: JAL (format UJ i JALR (format I. Pierwszy z nich pozwala dodać do rejestru PC liczbę ze znakiem o szerokości 20bitów. Dzięki rozkazowi JALR i AUIPC można stworzyć skok o szerokości 32bitów. Rozkaz AUIPC zapisuje do rejestru aktualną wartość PC, a rozkaz JALR, zamienia dwanaście najmłodszych bitów na wartość przekazanego argumentu. Przykładowe programy z użyciem instrukcji skoków bezwarunkowych.

Program wpisuje do rejestru x2 aktualną wartość PC, następnie po wykonaniu dwóch instrukcji addi następuje rozkazjalr, który dodaje wartość 8 do zapisanej wartości PC, więc kolejnym rozkazem wykonanym będzie addi x31, x31, 2.

Kolejną rodzajem są skoki warunkowe, jest ich sześć i są zakodowane w formacie SB:

- BEQ gdy zapisane liczby w rejestrach są równe wykonuje skok
- BNE gdy zapisane liczby w rejestrach są różne wykonuje skok


- BLT gdy liczba z rejestru *rs1* jest większa wykonuje skok
- BLTU gdy liczba z rejestru rs1 jest większa bądź równa wykonuje skok
- BHE gdy liczba z rejestru *rs2* jest większa wykonuje skok
- BGEU gdy liczba z rejestru rs2 jest większa wykonuje skok

2.2 System on Chip

2.2.1 Architektura Harvardzka

Architektura Harvardzka to rodzaj architektury komputera. Posiada ona dwie oddzielne szyny dla danych i rozkazów. Można w tym samym czasie pobierać argument wykonywanej funkcji i pobierać następnego rozkazu. Zwiększa ta szybkość pracy. Rysunek 1 przedstawia schemat blokowy tej architektury.

Rysunek 1: Schemat blokowy architektury Harvardzkiej



2.2.2 Peryferia


W projekcie zostały dodane następujące peryferia:

- 1. RAM pamięć o dostępnie swobodnym, jest to podstawowy rodzaj pamięci cyfrowej. Może być ona odczytywana i zmieniana w dowolnej kolejności. Służy ona do przechowywania danych i kodu maszynowego. W projekcie zaimplementowano pamięć jedno-portową i dwu-portową. Pamięć jedno-portowa posiada tylko jeden dane/adres port, więc może być czytana lub zapisywana w jednej chwili czasu. Pamięć dwu-portowa zawiera dwa dane/adres porty, więc może być czytana i zapisywana w jednej chwili czasu. 4
- 2. SPI interfejs służący do transmisji, głównie używany w systemach wbudowanych. Wykorzystuje się tryb *master-slave*, dzięki temu jest zapewniona komunikacja full-duplex. Interfejs ten posiada następujące porty:
 - \bullet SCLK zegar, wyjście z mastera.
 - MOSI Master Out Slave In
 - MISO Master In Slave Out

• \overline{SS} - Slave Select

By rozpocząć transmisje, *Master* konfiguruje *SCLK*, następnie ustawia stan niski na *SS* w celu wybrania odpowiedniego *Slave'a. Master* wysyła bit poprzez *MOSI* i *slave'a* odczytuje go i wysyła bit poprzez *MISO*. Rysunek 2 obrazuję przebieg transmisji⁵.

Rysunek 2: Przykład transmisji SPI




- 3. I2C magistrala szeregowa, dwukierunkowa, synchroniczna służąca do komunikacji. Wykorzystuje tryb *master-slave*. Posiada dwa porty:
 - SDA Linia dla *mastera* i *slave'a* służąca do komunikacji między nimi
 - SCL linia przenosząca sygnał zegarowy

I2C może pracować z wieloma slave'ami i masterami. Rysunek ?? przedstawia wygląd ramki I2C. By rozpoacząć transmisje master wysyła sygnał startowy. By to uzyskać sygnał na linii SDA zmienia się z wysokiego na niski przed zmianą sygnały z wysokiego na niski na linii SCL. Następnie jest przesyłany adres slave'a. Slave porównuje nadesłany adres i odsyła bit ACK ustawiając na linii SDA bit na stan niski. Po każdej udanej transmiji slave przysyła masterowi bit ACK. W celu zakończenia transmisji należy w czasie wysokiego stanu SCL zmienić stan z niskiego na wysoki na linii SDA. Rysunek ?? przedstawia przykładowy przebieg transmisji. 6

- 4. UART urządzenie służące do asynchronicznej szeregowej komunikacji. Odbiera jak i wysyła informacje poprzez port szeregowy. Zawiera on on konwertery:
 - szeregowo-równoległy do konwersji danych wysyłanych do komputera
 - równoległy-szeregowy do konwersji danych pochodzących z komputera

Rysunek 3 przedstawia ramkę UARTu. Bit parzystości jest opcjonalny i służy jako bit kontrolny.⁷

Rysunek 3: Ramka UART




- 5. GPIO wyprowadzenia służące do komunikacja między mikroprocesorem a peryferiami 8
- 6. Timer

2.2.3 Wishbone

Wishobone to opensource magistrala służąca do łączenia ze sobą wielu IP w systemie master/slave. Rysunek 4 przedstawia połączenia w tym interfejsie.

Rysunek 4: Wishbone master/slave interfejs⁹



Podczas implementacji tej magistrali należy trzymać się zasad które definiuje standard:

- Wszystkie sygnały interfejsu muszą być aktywne w wysokim stanie
- Wszystkie interfejsy WISHOBONE muszą zainicjować siebie podczas asercji sygnału RST_I. Muszą zostać zainicjowane aż do narastającego zbocza CLK_I, której następuje po negacji RST_I.
- RST_I musi pozostać przynajmniej przez jeden pełny cykl zegarowy w stanie asercji.
- \bullet Wszystkie interfejsy WISHBONE muszą być przygotowane na reakcję na RST_I w każdym momencie.
- RST_I może pozostać w stanie asercji dłużej niż jeden cykl zegarowy.

Porty używane przez ten interfejs 10:

- RST_I sygnał resetu otrzymywany z SYSCON
- CLK_I sygnał zegarowy otrzymywany z SYSCON
- ADR O/I linia adresu, wyjście z mastera, wejście do slave'a


- DAT_I/O linia danych
- WE_O/I pozwolenie na zapis, wyjście z master, wejście do slave.
- SEL_O/I selekcja bajtu, wyjście z master, wejście do slave.
- *STB_O/I* potwierdzenie nadania danych przez *mastera*, wyjście z *master*, wejście do *slave*.
- ACK_I/O potwierdzenie przyjęcia danych przez slave'a, wyjście z slave, wejście do master.
- CYC_O/I cykl magistrali, wyjście z master, wejście do slave.

Są dostępne trzy topologie:

- 1. Data Flow Interconnection
- 2. Crossbar Switch Interconnection
- 3. Shared Bus Interconnection

Ostatnia topologia została użyta w projekcie. Ma ona miejsce gdy wiele peryferii typu slave jest podpięta do tych samych masterów. Rysunek 5 przedstawia przykład tej topologii.

Rysunek 5: Wishbone shared bus interconnection⁹



W celu rozpoznania odpowiedniego *slave'a* przypisuje im się adresy. Adresy te tworzą mapę, szczegółowy opis tejże mapy znajduje się w rozdziale 3.2.


2.3 Ibex

Ibex jest to mikroprocesor tworzony przez organizację LowRISC. Jest on dwupotokowy:

- 1. Pobieranie instrukcji pobiera instrukcje z pamięci.
- 2. Dekodowanie i wykonanie instrukcji zdekodowanie pobranej instrukcji i natychmiastowe jej wykonanie

Implementuje on $ISA\ RV32IMC$. Wspiera on również rozszerzenie E i eksperymentalne B. Można je włączyć poprzez prawidłowe ustawienie parametrów 11 . Mikroprocesor ma szeroko rozwiniętą weryfikacje, wykorzystuje on między innymi generator rozkazów RISCV-DV. Jest on również częścią projektu OpenTitan, jest to RoT, wspierany między innymi przez $Google^{12}$. Rysunek 6 przedstawia schemat blokowy mikroprocesora $Ibex^{11}$.

Rysunek 6: Schemat blokowy mikroprocesora



2.4 Kompilator

2.4.1 Budowanie toolchaina

Toolchain można pobrać z oficjalnego repozytorium $RISC-V^{13}$. By zbudować kompatibilną wersję kompilatora dla mikroprocesora Ibex, należy do konfiguracji podać argumenty -with-abi=ilp32 -with-arch=rv32imc -with-cmodel=medany lub skorzystać z -multilib. Opcja ta spowoduje zbudowanie kompilatora dla 64bit, lecz po podaniu odpowiednich argumentów podczas kompilacji programu wspiera również architektury 32bit.

2.4.2 Przykładowa kompilacja

By skompilować przykładowy program dla mikroprocesora Ibex należy użyć następujących komend:

Listing 1: Przykładowa kompilacja

```
riscv32-unknown-elf-gcc -march=rv32imc -mabi=ilp32 -static -mcmodel=medany -nostdlib \
-nostartfiles -Wall -g -Os -MMD -c -o led.o led.c

riscv32-unknown-elf-gcc -march=rv32imc -mabi=ilp32 -static -mcmodel=medany -nostdlib \
-nostartfiles -Wall -g -Os -MMD -c -o crt0.o crt0.S

riscv32-unknown-elf-gcc -march=rv32imc -mabi=ilp32 -static -mcmodel=medany -nostdlib \
-nostartfiles -Wall -g -Os -T link.ld led.o crt0.o -o led.elf

riscv32-unknown-elf-objcopy -O binary led.elf led.bin

srec_cat led.bin -binary -offset 0x0000 -byte-swap 4 -o led.vmem -vmem

riscv32-unknown-elf-objcopy -O verilog --interleave-width=4 \
--interleave=4 --byte=0 led.elf led.hex
```

Pierwsze dwie komendy tworzą biblioteki, trzecia komenda spaja ze sobą potrzebne biblioteki i konsolidatora i tworzy plik bin. Następnie plik bin jest konwertowany do

plików vmem i hex.

2.5 Weryfikacja

2.5.1 UVM

UVM jest to biblioteka oparta na języku System Verilog służąca do tworzenia testów weryfikacyjnych. UVM zawiera bazowe klasy z metodami, które pomagają w weryfikacji. Ważniejsze klasy bazowe biblioteki:


- 1. uvm_object podstawowa klasa bazowa, zawierająca metody: create, copy, clone, compare, print, record. Zazwyczaj używana do budowy testbenchu i konfiguracji testcase'u
- 2. uvm_component wszystkie komponenty testbenchu takie jak scoreboards, monitor, driver pochodzą z tej klasy.
- 3. uvm_sequence jest klasą bazową wszystkich sekwencji zawartych w testbenchu

UVM test składa się z następujących elementów:

- UVM test jest odpowiedzialny za konfigurację testbenchu, rozpoczęcie symulacji poprzez inicjalizację sekwencji, stworzenie wszystkich komponentów, której znajdują się poniżej w hierarchii na przykład: uvm_env.
- UVM env grupuje agentów i scoreborady
- UVM Agent łączy ze sobą uvm_components na przykład:uvm_driver, uvm_monitor, uvm_suquence, uvm_sequencer za pomocą interfejsów TLM.
- UVM Driver jest odpowiedzialny za wysyłanie pakietów do DUT
- UVM Sequence generuje pa kiety
- UVM Sequencer jest odpowiedzialny za ruch między uvm sequence i uvm driver
- UVM Monitor obserwuje sygnały, następnie wysyła je do uvm_scoreboard
- UVM Scoreboard odbiera dane z *uvm_monitor* i porównuje z spodziewanymi wartościami. Wartości te mogą pochodzić z modelu referencyjnego lub *golden* pattern.

Rysunek 7 przedstawia przykładowy graf UVM testu

Rysunek 7: Przykładowy graf UVM



2.5.2 RISCV DV

RISCV-DV - narzędzie/IP służące do generacji programów w języku assembler do testowania danych aspektów procesora. Współpracuje z ISA: RV32IMAFDC, RV64IMAFDC. Programy są tworzone losowo. By korzystać z tego nardzędzia/IP należy posiadać symulator wspierający UVM, na przykład: Riviera-PRO 14.

2.6 FPGA

SoC będzie działać na płytce NEXYS4 DDR wyposażony w programowalny układ logiczny Artix-7 XC7A100T-1CSG324C. Ważniejsze zasoby płytki: 15

- $\bullet\,$ 15850 plastrów logicznych, każdy złożony z czterech elementów LUT o 6-wejściach i 8 przerzutników
- Pojemność 4860 kb szybkiego bloku pamięci RAM
- Sześć bloków zarządzania sygnałem zegarowym (CMT), każdy z pętlą fazową (PLL)
- 240 plastrów DSP
- 16 przełączników użytkownika
- Mostek USB-UART
- Port USB-JTAG Digilent do komunikacji i programowania FPGA

- Cztery porty Pmod
- 100MHz rezonator kwarcowy

2.7 SystemVerilog

Język opisu sprzętu, jest rozszerzeniem języka Verilog. Dodaje on nowe typy danych: logic, enum, byte, shortint, int, longint, struct, union, wielowymiarowe tablice. Dodano również nowe bloki proceduralne: always_comb, always_latch, always_ff. Wprowadzono interfejsy wraz z modportami, pomagają one zapanować nad portami w projekcie. Udoskonalono weryfikację poprzez dodanie nowego typu danych: string, klas, asercji oraz constrained random generation pozwalający narzucić ograniczenia podczas randomizacji. 16

2.7.1 Xilinx Vivado Design Suite

Vivado Design Suite - oprogramowanie firmy Xilinx dla syntezy i analizy projektów HDL. Posiada wbudowany symulator *ISIM* oraz *Vivado IP Integrator* pozwalający na szybkie zarządzanie IP.

2.7.2 Aldec Riviera-PRO

Riviera-PRO komercyjny symulator HDL firmy Aldec. Obsługuje on bibliotekę UVM, randomizacje, asercje oraz może być wykorzystany do generacji programów assembler w celu weryfikacji działania SoCa.

3 Implementacja

3.1 System na czipie

Modułem głównym projektu jest $ibex_soc$. Nazwy jego portów, parametru i ich przeznaczenie zostały przedstawione w tabeli 7

typ parametru/kierunek portu	nazwa parametru / portu	przeznaczenie
localparam	SPI_SLAVE_NUMBER	ilość portów SS SPI
input	I_CLK	wejście sygnału zegarowego
input	I_RST_N	wejście sygnału resetu
output	O_LED	wyjście GPIO
input	I_BTM	wejście GPIO
input	I_UART_RX	wejście UART receive
output	O_UART_TX	wyjście UART transmit
inout	IO_SDA	dwukierunkowa linia danych I2C
inout	IO_SCL	dwukierunkowa linia zegara I2C
input	I_MISO	wejście Master In Slave Out SPI
input	I_MOSI	wejście Master Out Slave In SPI
output	O_MOSI	wyjście Master Out Slave In SPI
output	O_MISO	wyjście Master In Slave Out SPI
output	O_SCK	wyjście linii zegara SPI
input	I_SCK	wejście linii zegara SPI
input	I_CS	wejście wyboru slave SPI
output	O_CS	wyjście wyboru slave SPI

Tabela 7: Porty i parametry modułu *ibex_soc*

Parametr SPI_SLAVE_NUMBER definiuje ilość wyjść wybory slave. Wejście sygnału zegarowego zostało podłączone do rezonatora kwarcowego o częstotliwości 100MHz. Wejście resetu zostało podłączone do przełącznika znajdującego się na płytce FPGA, jest on aktywny w stanie niskim. Sygnały GPIO zostały podłączone do diod LED oraz przełączników. Sygnały UART zostały podłączone do znajdującego się na płytce konwertera USB-UART. Pozostałe sygnały zostały połączone z portami Pmod. Tabela 8 przedstawia nazwy modułów i odpowiadające im instancje, zainicjowane w $ibex_soc$.

7D 1 1 0	T , .	1 1/	• 1 • 1		• 7
Tabela X	Instancie	modułow	znajdujących	SIP W	ther soc

nazwa modułu/interfejsu	nazwa instancji	przeznaczenie	
clkgen clkgen		buforowanie sygnału zegarowego oraz jego skalowanie	
ibex_wb	ibex_wishbone	wraper rdzenia Ibex przystosowany do interfejsu Wishbone	
wishbone_sharedbus	wb_share_bus	komunikacja masterów ze slave'ami	
wb_1p_ram_instr	ram_instr	jednoportowa pamięć RAM przeznaczona dla instrukcji	
wb_1p_ram_data	ram_data	jednoportowa pamięć RAM przeznaczona dla danych	
wb_2p_ram_instr	ram_instr	dwuportowa pamięć RAM przeznaczona dla instrukcji	
wb_2p_ram_data	ram_data	dwuportowa pamięć RAM przeznaczona dla danych	
wb_gpio	wb_gpio	wraper GPIO przystosowany do interfejsu Wishbone	
wb_uart	wb_uart	wraper UART przystosowany do interfejsu Wishbone	
wb_i2c	wb_i2c	wraper I2C przystosowany do interfejsu Wishbone	
wb_spi_master	wb_spi_master	wraper SPI master przystosowany do interfejsu Wishbone	
wb_spi_slave	wb_spi_slave	wraper SPI slave przystosowany do interfejsu Wishbone	
wb_timer	wb_timer	wraper timera przystosowany do interfejsu Wishbone	
wishbone_if	wb_master	tablica interfejsów przeznaczona dla rdzenia	
wishbone_if	wb_slave	tablica interfejsów przeznaczona dla peryferii	

Szczegółowy opis powyższych modułów znajduje się w kolejnych podrozdziałach. Moduł ten importuje również paczkę z mapą pamięci. Są w niej zdefiniowane parametry opisujące adres bazowy jak i rozmiar. Listing 2 przedstawia te parametry.

Listing 2: Mapa pamięci

```
package addr_map_pkg;
        parameter NUM\_MASTER = 2;
        parameter NUM SLAVE = 7;
        parameter RAM_INSTR_BASE_ADDR
                                         = 'h00000000;
        parameter RAM INSTR SIZE
                                             'h10000;
        parameter RAM_DATA_BASE_ADDR
                                          = 'h00100000;
        parameter RAM_DATA_SIZE
                                           = 'h10000;
        parameter LED_BASE_ADDR
                                           = 'h10000000;
                                             ^{\prime} h 0 fff;
        parameter LED_SIZE
        parameter UART_BASE_ADDR
                                           = 'h10001000;
                                           = 'h0fff;
        parameter UART_SIZE
        parameter I2C_BASE_ADDR
                                           = 'h10002000;
                                           = 'h0fff;
        parameter I2C SIZE
        parameter\ SPI\_BASE\_ADDR
                                           = 'h10003000:
        parameter SPI_SIZE
                                           = 'h0fff;
        parameter TIMER BASE ADDR
                                           = 'h10004000;
                                           = \ \ ^{\prime}\,h\,0\,fff\;;
        parameter TIMER_SIZE
endpackage
```

Parametr *NUM_MASTER* definiuje ilość *masterów* w projekcie. Są dwa, pierwszy przeznaczony dla linii danych rdzenia, drugi przeznaczony dla linii instrukcji rdzenia. Parametr *NUM_SLAVE* definiuje ilość użytych peryferii. Parametry te służą również

3.2 Ibex

3.2.1 Ibex wishbone

Głównym modułem rdzenia jest *ibex_core*. By poprawnie działał z magistralą *Wishbone*, należy opisać *wrapper* w odpowiedni sposób. W tym celu powstał moduł *ibex_wishbone*, jego zadaniem jest poprawne przeniesienie sygnałów do interfejsów magistrali *Wishbone*. Zostały w nim zainicjowane następujące moduły/interfejsy:

- data_core interfejs ibex_if z sygnałami danych.
- *instr_core* interfejs *ibex_if* z sygnałami instrukcji.

do określenia wielkości tablic instancji interfejsu wishbone_if.

- *u_core* instancja modułu *ibex_core*
- data_core2wb instancja modułu ibex_to_wb
- *instr_core2wb* instancja modułu *ibex_to_wb*

Wykorzystuje on przypisanie ciągłe by w instancji *instr_core* wymusić stan niski na sygnałach: *we*, *be* i *wdata* w celu zabezpieczenia przypadkowego zapisu w pamięci instrukcji.

3.2.2 Data core i Instr core

Data_core i instr_core są to instancje interfejsu ibex_if. Są w nich zdefiniowane sygnały pochodzące z linii instrukcji i linii danych. Interfejs ten zawiera w sobie dwa modporty: master i slave. W zależności od potrzeby możemy odczytywać wartości

sygnałów używając modportu *slave*, modport *master* daje możliwość zapisywania wartości sygnałów. Tabela 9 przedstawia listę sygnałów wraz z ich kierunkami w zależności od używanego modportu.

Tabela 9: Porty i parametry modułu *ibex_soc*

Kierunek wyprowadzenia		Nazwa wyprowadzenia	Przeznaczenie	
Modport master	Modport slave	Nazwa wyprowadzenia	Fizeznaczenie	
input	input	clk_i	sygnał zegarowy	
input	input	rst_ni	sygnał resetu	
output	input	reg	żądanie zapytania	
input	output	gnt	sygnał akceptacji zapytania	
input	output	rvalid	sygnał prawidłowego odczytu danych	
output	input	we	zezwolenie zapisu	
output	input	be	sygnał bajtu	
output	input	addr	sygnał adresowy	
output	input	wdata	dane przeznaczone do zapisu	
input	output	rdata	odczytane dane	
input	output	err	sygnał błędu	

3.2.3 Ibex core


Moduł $ibex_core$ został zainjonowany jako u_core . Zawiera on w sobie wszystkie submoduły rdzenia, a są to:

- Clock gating moduł zawierający bufor sygnału zegarowego.
- Instruction Fetch odpowiedzialny za pobieranie instrukcji. W jednym cyklu dostarcza instrukcję do ibex_id_stage o ile pamięć jest zdolna do wysłania jednej instrukcji na cykl. Instrukcje są przechwytywane do ibex_prefetch_buffer w celu optymalizacji wydajności. Rozkazy są zapisywane wraz licznikiem rozkazów i pochodzą z ibex_fetch_fifo. Gdy FIFO jest puste, instrukcja natychmiast zostaje przekazana na jego wyjście.
- *Instruction Decode* odpowiedzialny za dekodowanie instrukcji. Zawiera on w sobie multipleksery, kontrolujące przepływ danych do *ALU*,
- *Instruction Execute* odpowiedzialny za wykonanie instrukcji, zawiera on w sobie *ALU* i moduły odpowiedzialne za mnożenie i dzielnie.
 - Arithmetic Logic Unit jednostka arytmetyczno-logiczna, blok kombinacyjny wykonujący obliczenia liczb całkowitych oraz operacje porównawcze. Dodatkowo jest wykorzystywany:
 - * w wykonywaniu dodawania w ramach algorytmów mnożenia i dzielenia
 - * w obliczaniu PC+Imm
 - * w obliczaniu adresu pamięci Reg+Imm
 - Multiplier/Divider Block blok wykorzystywany do mnożenia i dzielenia. Są dostępne dwa tryby: szybki i wolny. Oba wykorzystują algorytm długiego podziału oraz jednostkę arytmetyczno-logiczną.
- Load-Store Unit odpowiedzialny za dostęp do pamięci danych. Pozwala działać na słowach (32-bit) pół-słowach (16-bit) i bajtach (8-bit). Każda operacja zapisania lub odczytu danych powoduje zatrzymacie bloków ID/EX na przynajmniej

jeden cykl w celu oczekiwania na odpowiedź. Potrafi obsłużyć źle ustawiony dostęp do pamięci, czyli dostęp, który nie jest w domyślnych granicach słowa. Potrzeba na to co najmniej dwóch cykli ponieważ są robione dwa osobne zapisania. Komunikacja z pamięcią odbywa się w następujący sposób:

- 1. Jednsotka LSU wysyła adres poprzez data_addr_o, konfiguruje wyjścia data_be_o, data_wdata_o, ustawia stan wysoki sygnału data_req_o i data_we_o. Gdy pamięć będzie gotowa do obsługi żądania, odpowiada stanem wysokim sygnału data_qnt_i.
- 2. Po otrzymaniu potwierdzenia gotowości, LSU może zmienić wartość sygnału $data_addr_o$.
- 3. Pamięć wysyła wysoki stan sygnału $data_rvalid_i$ wraz z informacją o wystąpieniu błędów, jeśli takowe się pojawią zostanie to zasygnalizowane stanem wysokim sygnału $data_err_i$. Odczytane dane są przekazywane dostępne na linii $data_rdata_i$.
- 4. W przypadku wielu żądań, są one obsługiwane w kolejności ich nadania.

Rysunek 8 przedstawia przykład komunikacji między modułem LSU a pamięcią.



Rysunek 8: Komunikacja LSU z pamięcią

- Register File zawiera trzydzieści jeden lub piętnaście 32-bit rejestrów. Liczba ich jest zależna od rozszerzenia RV32E. Rejestr x0 jest zawsze zerem. Moduł ten posiada dwa porty przeznaczone dla odczytu i jeden dla zapisu. Gdy dany rejestr jest równocześnie zapisywany i odczytywany, zwróci on wartość aktualną a nie zapisywaną.
- Control and Status Registers zawiera rejestry kontrolne i statusu.

3.2.4 Komunikacja rdzenia z magistralą Wishbone

Instancje data_core2wb i instr_core2wb modułu ibex_to_wb są odpowiedzialne za komunikację rdzenia z magistralą. Moduł ten posiada dwa porty:

1. core - modport slave pochodzący z interfejsu ibex_if. Dla instancji data_core2wb została przypisana instancja data_core, dla instancja instr_core2wb została przypisana instancja insftr_core.

2. wb - modport master pochodzący z interfejsu wishbone_if. Dla instancji data_core2wb została przypisana instancja data_wb. Dla instancji instr_core2wb została przypisana instancja instr_wb.

W module tym zostało wykorzystane przypisanie ciągłe w celu przekazania wartości sygnałów. Listing 3 przedstawia te przypisania.

Listing 3: Przypisanie ciągłe modułu ibex_to_wb

```
= core.req & ~wb.stall;
assign core.gnt
assign core.rvalid = wb.ack;
assign \ core.err \\ = wb.err;
assign core.rdata = wb.data_s;
assign wb.stb
                   = core.req;
assign wb.addr
                   = core.addr:
assign wb.data_m = core.wdata;
assign wb.we
                  = core.we;
                   = core.we ? core.be : '1;
assign wb. sel
always_ff @(posedge wb.clk_i or posedge wb.rst_ni)
        if (!wb.rst_ni)
                cyc <= 1'b0;
        else
        if (core.req)
                cyc <= 1'b1;
        else if (wb.ack || wb.err)
                cyc <= 1'b0;
assign wb.cyc = core.req | cyc;}
```


Dzięki temu zabiegowi, każda zmiana sygnału zostanie przeniesiona na magistralę Wishbone.

3.3 Wishbone

Magistrala Wishbone składa się z następujących komponentów:

- Instancje interfejsu wishbone_if: wb_master i wb_slave,
- instancji modułu wishbone_sharedbus: wb_share bus,
- modułów służących do podłączenia komponentów systemu na czipie do magistrali:
 - wb_gpio moduł łączący GPIO z magistralą,
 - wb_uart moduł łączącu UART z magistralą,
 - wb_i2c moduł łączący I2C z magistralą,
 - wb_spi_master moduł łączący SPI master z magistralą,
 - wb_spi_slave moduł łączący SPI slave z magistralą,
 - wb timer moduł łaczacy timer z magistrala,
 - wb_ram moduł łączący pamięć RAM z magistralą.

Rysunek 9 przedstawia porównanie komunikacji magistrali Wishbone z komunikacją LSU z pamięcią.



Rysunek 9: Porównanie komunikacji Ibex z Wishbone

3.3.1 Interfejs magistrali Wishbone

Interfejs magistrali posiada dwie instancje:

- wb_master tablica interfejsu, wielkość tej tablicy definiowana jest przez parametr NUM MASTER. Jest ona przeznaczona dla urządzeń typu master,
- wb_slave tablica interfejsu, wielkość tej tablicy definiowana jest przez parametr NUM_SLAVE . Jest ona przeznaczona dla urządzeń typu slave.

W celu zarządzania kierunkami sygnałów, zostały utworzone dwa modporty: master i slave. Wyprowadzenia oraz ich przeznaczenie zostały opisane w tabeli 10.

Tabela 10: Sygnały interfejsu wishbone_if

Kierunek sygnału		Negwe gygnelu	Przeznaczenie
Modport master	Modport slave	Nazwa sygnału	1 Izeznaczenie
input	input	clk_i	sygnał zegarowy
input	input	rst_ni	sygnał resetu
output	input	addr	sygnał adresu
output	input	data_m	sygnał danych mastera
input	output	data_s	sygnał danych slave'a
output	input	we	zezwolenie zapisu
output	input	sel	selekcja bajtu
output	input	stb	potwierdzenie nadania danych
input	output	ack	potwierdzenie przyjęcia danych
output	input	cyc	cykl magistrali
input	output	err	sygnał błędu
input	output	stall	sygnał zajętości

3.3.2 Połączenia magistrali Wishbone

W celu komunikacji urządzeń typu *slave* z urządzeniami typu *master* należało przygotować odpowiedni moduł, kontrolujący tę komunikację. Jest on parametryzowany:

- num_master = -1 określa liczbę urządzeń typu master,
- $num_slave = -1$ określa liczbę urządzeń typu slave,
- bit [31:0] base_addr[num_slave] = '{-1} tablica adresów początkowych urządzeń typu slave. Jej szerokość definiowana jest poprzez parametr num_slave, każde jej pole to liczba całkowita 32bitowa.
- bit [31:0] size[num_slave] = '{-1} tablica szerokości adresu pod jakim znajduje się urządzenie typu slave. Jej szerokość definiowana jest poprzez parametr num_slave, każde jej pole to liczba całkowita 32bitowa.

Wartość domyślna parametrów to -1, ma to uchronić przed złym przypisaniem wartości podczas inicjalizacji tego modułu. Lista portów tego modułu składa się z dwóch modportów:

- wishbone_if.slave wb_master[num_master] port przeznaczony dla odczytu informacji z urządzeń typu master. Został użyty modport slave w celu zabezpieczenia przed przypadkowym nadpisaniem sygnałów.
- wishbone_if.master wb_slave[num_slave] port przeznaczony do odczytu informacji z urządzeń typu slave. Został użyty modport master w celu zabezpieczenia przed przypadkowym nadpisaniem sygnałów.

Przykładowa inicjalizacja modułu została pokazana na Listingu 4. Kolejność parametrów podanych do przypisania tablicy *base_addr* i *size* musi się zgadzać z indeksem przypisanym dla poszczególnego komponentu.

Listing 4: Przykładowa inicjalizacja modułu $wishbone_sharedbus$

Dla sygnałów pochodzących z urządzeń zostały utworzone pomocnicze tablice zmiennych tymczasowych. Szerokość tych tablic definiują parametry num_master i num_slave . Zdefiniowane zostały również sygnały wspólne, mające na celu przekazywanie wartości między komponentami.

W pierwszym kroku należy odczytać/przypisać wartości dla danych modportów. Listing 5 przedstawia tą operację.

Listing 5: Przykładowa inicjalizacja modułu wishbone_sharedbus

Pętla *for* z użyciem zmiennej typu *genvar* pozwala tworzyć bloki generyczne. Dzięki nim i przypisaniu ciągłemu wartości poszczególnych sygnałów zawsze zostaną przypisane gdy nastąpi ich zmiana.

Wybór aktywnego urządzenia slave jest dokonywany poprzez iterację po tablicy adresów i sprawdzenie poprzez operator inside czy adres podany przez mastera znajduje się w przestrzeni adresowej urządzenia slave. Gdy jest to prawdą, operator zwróci jedynkę logiczną, która jest przypisywana do tablicy slave_select w komórkę odpowiadającej danemu urządzeniu slave. Operacja ta została umieszczona w bloku proceduralnym always_comb więc przy każdej zmianie adresu operacja ta jest ponawiana. Listing 6 przedstawia ten proces.

Listing 6: Wybór urządzenia slave

Informacja o wyborze danego urządzenia jest przekazywana za pomocą nie blokującego

przypisania do tablicy $slave_select_1$ w celu zapewnienia potokowości. Blok proceduralny $always_comb$ zapewnia komunikacje między masterem a urządzeniem slave. Listing 7 przedstawia ten zabieg.

Listing 7: Komunikacja urządzenia master z urządzeniem slave


```
always comb begin
                = 1'b0;
         ack
         err
                = 1'b0;
         stall = 1'b0;
         data_rd = 0;
         for (int i = 0; i < num slave; i++) begin
                 ack |= wb_slave_ack[i];
                        = wb_slave_err[i]
                 stall |= wb_slave_stall[i];
                 wb_slave_cyc[i] = cyc;
                 wb_slave_addr[i]
                 wb_slave_stb[i]
                                     = 1'b0;
                 wb_slave_we[i]
                 wb_slave_sel[i]
                 wb\_slave\_data\_o[i] = '0;
                  if (ss[i]) begin
                          wb_slave_addr[i]
                                              = addr;
                          wb_slave_stb[i]
                                              = \operatorname{cyc} \& \operatorname{stb};
                          wb_slave_sel[i]
                                             = sel;
                          wb\_slave\_data\_o[i] = data\_wr;
                 end
                  if (ss1[i])
                          data_rd = wb_slave_data_i[i];
         end
```

Jeśli urządzenie slave zostało wybrane, przekazywane są do niego sygnały z urządzenia master w kolejnym cyklu zegarowym dane są przypisywane do urządzenia master.

Obsługa urządzeń master jest analogiczna. Gdy pojawi się sygnał cyc informujący o żądaniu mastera następuje zapisanie stanu wysokiego dla sygnału gnt, w kolejnym cyklu zegarowym wartość ta jest przekazywana do gnt_1 w celu zachowania potokowości. Gdy urządzenie master jest gotowe do działania, zapisuje dane do sygnałów wspólnych, te przekazują je urządzeniu slave. Potwierdzeniem udanej transmisji jest przekazanie sygnału ack potwierdzającego odczyt danych przez peryferia i sygnału err, który komunikuje o problemach.

Rysunek 10 przedstawia przebiegi sygnałów tego modułu uzyskanych dzięki symulacji. Po otrzymaniu prawidłowego adresu sygnał ss zmienił swój stan na wysoki, w kolejnym cylku zegarowym stan wysoki przyjmuje sygnał ss1 - co odpowiada opisowi. Pojawienie się jedynki logicznej w sygnale stb spowodowało aktywację sygnału gnt a z kolejnym cyklem zegarowym wartość ta zostaje przepisana na sygnał gnt1. Wysoki stan ss spowodował aktywację urządzenie slave, można to zauważyć poprzez pojawienie się adresu na linii wb_slave_addr , dzięki ss1 dane z linii $wb_slave_data_i[0]$ zostały przekazane do $data_rd$, sygnał gnt_1 pozwolił na zapis ich na linii $wb_master_data_o[1]$

Rysunek 10: Przebiegi sygnałów podczas symulacji



3.4 RAM

cos o ram

3.5 **GPIO**

opis gpio

3.6 **UART**

opis uart

3.7 I2C

3.7.1 master

opis i2c master

3.7.2 slave

opis i2c slave

3.8 SPI

3.8.1 master

opis spi master

3.8.2 slave

opis spi slave

3.9 Timer

opis timera

4 Weryfikacja

4.1 RISCV DV

4.1.1 riscv arithmetic basic test

krotko o tym tescie i wynik z simstatus jak rowniez fragment logu komparacji z spike-/ovpsim

4.1.2 riscv rand instr test

krotko o tym tescie i wynik z simstatus jak rowniez fragment logu komparacji z spike-/ovpsim

4.1.3 riscv illegal instr test

krotko o tym tescie i wynik z simstatus jak rowniez fragment logu komparacji z spike-/ovpsim

4.2 UVM build phases

4.2.1 UVM build phase

co tam jest

4.2.2 UVM connect phase

co tam jest

4.2.3 UVM end of elaboration phase

co tam jest

4.3 UVM run phases

4.3.1 UVM start of simulation

 co tam jest

4.3.2 UVM run phase

co tam jest

4.4 UVM cleanup phases

4.4.1 UVM extract phase

co tam jest

4.4.2 UVM check phase

co tam jest

4.4.3 UVM report phase

co tam jest

4.4.4 UVM final phase

co tam jest

5 Benchmarki

pamiec 1p ram vs 2p ram

6 Podsumowanie i wnioski

6.1 dalszy rozwoj

text

7 Bibliografia

Literatura

- [1] Karl Michael Popp. Best Practices for commercial use of open source software. Books On Demand 2015.
- [2] https://riscv.org/specifications/ [dostęp 10 sierpień 2020]
- [3] Andrew Waterman, Krste Asanović. The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2. University of California, Berkeley. EECS-2016-118. Retrieved 7 May 2017.
- [4] Kung Linliu. DRAM-Dynamic Random Access Memory: The memory of computer, smart phone and notebook PC. Independently Published 2018.
- [5] https://www.nxp.com/files-static/microcontrollers/doc/ref_manual/S12SPIV4.pdf [dostęp 10 sierpień 2020]
- [6] Dominique Paret, Carl Fenger. The I2C Bus: From Theory to Practice. Wiley 1997
- [7] Adam Osborne. An Introduction to Microcomputers Volume 1: Basic Concepts. McGraw-Hill; 2nd edition 1980.
- [8] https://bit.ly/2DJ1Y5F [dostęp 10 sierpień 2020]
- [9] http://cdn.opencores.org/downloads/wbspec_b4.pdf [dostęp 10 sierpień 2020]
- [10] http://zipcpu.com/zipcpu/2017/11/07/wb-formal.html [dostęp 10 sierpień 2020]
- [11] https://ibex-core.readthedocs.io/en/latest/index.html [dostep 10 sierpień 2020]
- [12] https://tcrn.ch/2PIjSrN [dostęp 10 sierpień 2020]
- [13] https://github.com/riscv/riscv-gnu-toolchain [dostep 10 sierpień 2020]
- [14] https://bit.ly/33Vh8zI [dostep 10 sierpień 2020]
- [15] https://dl.btc.pl/kamami_wa/digilent_nexys4-ddr_1.pdf [dostęp 10 sierpień 2020]
- [16] https://standards.ieee.org/standard/1800-2017.html [dostęp 10 sierpień 2020]